KR950005583B1 - 푸쉬풀 출력회로 - Google Patents

푸쉬풀 출력회로 Download PDF

Info

Publication number
KR950005583B1
KR950005583B1 KR1019900015285A KR900015285A KR950005583B1 KR 950005583 B1 KR950005583 B1 KR 950005583B1 KR 1019900015285 A KR1019900015285 A KR 1019900015285A KR 900015285 A KR900015285 A KR 900015285A KR 950005583 B1 KR950005583 B1 KR 950005583B1
Authority
KR
South Korea
Prior art keywords
circuit
push
transistor
pull output
channel mos
Prior art date
Application number
KR1019900015285A
Other languages
English (en)
Other versions
KR910007239A (ko
Inventor
요시로 요시나가
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910007239A publication Critical patent/KR910007239A/ko
Application granted granted Critical
Publication of KR950005583B1 publication Critical patent/KR950005583B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

푸쉬풀 출력회로
제1도는 본 발명의 푸쉬풀 출력회로의 1실시예를 나타낸 구성설명도.
제2도는 제1도의 푸쉬풀 출력회로의 1구체예를 나타낸 회로도.
제3도는 제2도중의 푸쉬풀 출력단회로의 트랜지스터의 게이트·소오스간 전압(VGS)대 드레인 전류특성을 나타낸 도면.
제4도는 제2도중의 푸쉬풀 출력단회로의 트랜지스터의 무효전류값과 제어신호발생회로의 제어신호와의 관계를 나타낸 도면.
제5도는 제2도 및 제7도의 푸쉬풀 출력회로에서의 출력회로(P1)의 바이어스전압(VGS)의 전원전압 의존성을 나타낸 도면.
제6도는 제2도 및 제7도의 푸쉬풀 출력회로에서의 트랜지스터(P1)의 무효전류의 전원전압 의존성을 나타낸 도면.
제7도 및 제8도는 각각 종래의 푸쉬풀 출력회로를 나타낸 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
P1, N1 : 푸쉬풀 출력단회로의 트랜지스터
N2 : 출력제어용 트랜지스터
P3, N3 : 가변레벨쉬프트용 트랜지스터
P4, N4 : 제어신호발생용 트랜지스터
11 : 제1전류원회로
12 : 가변레벨쉬프트회로
13 : 제어신호 발생회로
16 : 제2전류원회로 17 : 제3전류원회로
[산업상의 이용분야]
본 발명의 푸쉬풀 출력회로에 관한 것으로, 특히 반도체 집적회로의 출력회로에 이용되는 푸쉬풀 출력회로에 관한 것이다.
[종래의 기술 및 그 문제점]
종래, 대진폭특성, 제왜곡특성, 대출력전류특성을 필요로 하는 반도체 집적회로의 출력회로에는 제7도 또는 제8도에 나타낸 바와 같은 푸쉬풀 출력회로가 이용되고 있다.
즉, 제7도의 푸쉬풀 출력회로에 있어서, 참조부호 Vcc는 전원전위, GND는 접지전위, P1 및 N1은 전원전위(Vcc)와 접지전위(GND)간에 직렬로 접속되어 푸쉬풀 출력단회로를 형성하고 있는 P채널 MOS트랜지스터 및 N채널 MOS트랜지스터, OUT는 P채널 트랜지스터(P1) 및 N채널 트랜지스터(N1)의 드레인상호에 접속된 출력단자, IN은 출력제어신호 입력단자이다.
더욱이, 전원전위(Vcc)와 접지전위(GND)간에 전류원회로(71)와 레벨쉬프트회로(72) 및 출력제어용 N채널 MOS트랜지스터(N2)가 직렬로 접속되어 있다. 그리고, 이 출력제어용 N채널 트랜지스터(N2)의 게이트는 입력단자(IN)에 접속되고, 전류원회로(71)와 레벨쉬프트회로(72)의 접속점(e) 및 레벨쉬프트회로(72)와 출력제어용 N채널 트랜지스터(N2)의 접속점(f)이 대응하여 각각 푸쉬풀 출력단회로의 P채널 트랜지스터(P1)의 게이트 및 N채널 트랜지스터(N2)의 게이트에 접속되어 있다.
또, 제8도의 푸쉬풀 출력회로는, 제7도의 푸쉬풀 출력회로와 비교하여 레벨쉬프트회로(72)가 생략되고, 전원전위(Vcc)와 접지전위(GND)간에 P채널 MOS트랜지스터(P2) 및 제2전류원회로(81)가 접속되어 있는 점이 다르다. 그리고, 출력제어용 N채널 트랜지스터(N2)의 게이트는 출력제어신호 입력단자(IN)에 접속되고, P채널 트랜지스터(P2)의 게이트·드레인 상호접속점(g)이 푸쉬풀 출력회로의 P채널 트랜지스터(P1)의 게이트에 접속되며, 제1전류원회로(71)와 출력제어용 N채널 트랜지스터(N2)의 접속점(h)이 푸쉬풀 출력회로의 N채널 트랜지스터(N1)의 게이트에 접속되어 있다.
그러나, 제7도의 푸쉬풀 출력회로는, 레벨쉬프트회로(72)의 레벨쉬프트량이 고정되어 있어서 레벨쉬프트량을 제어할 수 없으므로, 푸쉬풀 출력단회로의 2개 MOS트랜지스터(P1, N1)의 바이어스전압에는 전원전위(Vcc)의 변동분에 비례하는 변동이 생긴다.
이에 따라, 푸쉬풀 출력단회로에 흐르는 무효전류(정적 전류, 직류전류)가 크게 변화하여 소비전력이 커지고 특성도 변화하기 때문에 사용하는 전원전압의 범위가 좁아지는 문제가 있다. 또, 푸쉬풀 출력단회로의 2개의 MOS트랜지스터(P1, N1)의 문턱치전압 등의 오차에 의해서도 푸쉬풀 출력단회로에 흐르는 무효전류가 크게 변화하고, 이것을 피하려고 하면 프로세스제어가 어렵게되거나 수율이 저하되는 문제가 있었다.
또, 제8도의 푸쉬풀 출력회로는 P채널 트랜지스터(P2)와 푸쉬풀 출력단회로의 P채널 트랜지스터(P1)가 커런트미러(current mirror) 접속되어 있어서 푸쉬풀 출력단회로의 P채널 트랜지스터(P1)는 P채널 트랜지스터(P2)의 게이트로부터 항상 일정한 고정바이어스가 게이트에 인가되므로, 항상 일정한 전류를 흘린다. 이에 따라, 출력전류가 푸쉬풀 출력단회로의 P채널 트랜지스터(P1)의 정전류를 의해 제한되어 버려 대출력전류를 필요로 하는 경우에 무부하시의 무효전류를 크게 설정할 필요가 생기므로, 소비전력이 커지게 되는 문제가 있다.
상기한 바와 같이 종래의 푸쉬풀 출력회로는, 푸쉬풀 출력단회로의 트랜지스터의 바이어스전압에 전원전압에 변동분에 비례하는 변동이 생겨 푸쉬풀 출력단회로에 흐르는 무효전류가 크게 변화하여 소비전력이 커지고 특성도 변화하기 때문에, 사용하는 전원전압의 범위가 좁아지는 문제가 있다. 또, 푸쉬풀 출력단회로의 트랜지스터의 문턱치전압 등의 오차에 의해서도 푸쉬풀 출력단회로에 흐르는 무효전류가 크게 변화하고, 이것을 피하려고 하면 프로세스제어가 어렵게 되거나 수율이 저하되는 문제가 있다.
[발명의 목적]
본 발명은 상기한 문제점을 해결하기 위해 발명된 것으로, 대진폭특성, 제왜곡특성, 대출력전류특성을 가지면서 전원전압과 트랜지스터의 오차에 대해 일정하며 비교적 적은 무효전류를 갖는 푸쉬풀 출력회로를 제공함에 그 목적이 있다.
[발명의 구성]
본 발명은 전원전위와 접지전위간에 직렬로 접속되어 소정의 무효전류를 흘리는 2개의 트랜지스터를 갖춘 푸쉬풀 출력단위와, 마찬가지로 상기 전원전위와 접지전위간에 직렬로 접속된 제1전류회로와 가변레벨쉬프트회로 및 출력제어용 트랜지스터를 갖추고, 상기 제1전류원회로와 가변레벨쉬프트회로의 접속점의 전위 및 가변레벨쉬프트회로와 출력제어용 트랜지스터의 접속점의 전위가 대응하여 상기 푸쉬풀 출력단회로의 2개의 트랜지스터의 각 제어전극에 인가되는 푸쉬풀 출력회로에 있어서, 상기 푸쉬풀 출력단회로의 2개의 트랜지스터에 흐르는 무효전류를 각각 검출하고, 이 검출결과에 따라 상기 가변레벨쉬프트회로의 레벨쉬프트량을 제어하여 상기 무효전류를 항상 일정하게 하도록 제어하는 제어신호발생회로를 더 구비하여 구성된 것을 특징으로 한다.
[작용]
상기한 바와 같이 구성된 본 발명에 의하면, 푸쉬풀 출력단회로의 2개의 트랜지스터에 흐르는 무효전류가 제어신호발생회로에서 검출되고, 이 검출결과에 따라 상기 2개의 트랜지스터의 각각의 게이트 바이어스전위가 일정하게 되도록 가변레벨쉬프트회로의 레벨쉬프트량이 제어됨으로써 푸쉬풀 출력단회로의 2개의 트랜지스터에 흐르는 무효전류가 항상 일정하게 되도록 제어된다.
[실시예]
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
제1도는 대진폭특성, 저왜곡특성, 대출력전류특성을 필요로 하는 반도체 집적회로를 출력회로에 이용되는 CMOS구성의 푸쉬풀 출력회로를 나타내고 있다. 이 푸쉬풀 출력회로에 있어서는 전원전위(Vcc)와 접지전위(GND)간에 직렬로 접속되어 소정의 무효전류를 흘리는 P채널 MOS트랜지스터(P1)와 N채널 MOS트랜지스터(N1)를 갖춘 푸쉬풀 출력단회로와, 마찬가지로 전원전위(Vcc)와 접지전원(GND)간에 직렬로 접속된 제1전류원회로(11)와 가변레벨쉬프트회로(12) 및 출력제어용 N채널 MOS트랜지스터(N2)를 갖추고 있다. 그리고, 제1전류원회로(11)와 가변레벨쉬프트회로(12)의 접속점(a)의 전위 및 가변레벨쉬프트회로(12)와 출력제어용 트랜지스터(N2)의 접속점(b)의 전위가 대응하여 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)이 각 제어전극(게이트)에 인가되고 있다.
또, 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 P2)에 각가 흐르는 무효전류에 따라 가변레벨쉬프트회로(12)의 레벨쉬프트량을 제어하여 상기 무효전류를 항상 일정하게 하도록 제어하는 제어신호발생회로(13)가 더 부가되어 있다. 동도면에서, 참조부호 14 및 15는 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)에 각각 흐르는 무효전류를 각각 검출하기 위한 회로로서, 제어신호발생회로(13)에 포함된다.
제2도는 제1도의 푸쉬풀 출력회로의 1구체예를 나타내고 있는 바, 제1도와 동일한 부분에는 제1도와 동일한 부호를 붙이고 있다. 즉 가변레벨쉬프트회로(12)는, P채널 MOS트랜지스터(P3)와 N채널 MOS트랜지스터(N3)가 병렬로 접속된 가변저항으로 구성되어, 제1전류원회로(11)로부터의 전류에 의해 발생되는 전압강하에 의해 레벨쉬프트를 행한다. 또, 제어신호발생회로(13)는 전원전위(Vcc)와 접지전위(GND)간에 P채널 트랜지스터(P4) 및 제2전류원회로(16)가 직렬로 접속됨과 더불어 제3전류원회로(17) 및 N채널 MOS트랜지스터(N4)가 직렬로 접속되어 있다.
그리고, P채널 트랜지스터(P4)의 게이트가 접속점[a ; 푸쉬풀 출력단회로의 P채널 트랜지스터(P1)의 게이트]에 접속되고, N채널 트랜지스터(N4)의 게이트가 접속점[b ; 푸쉬풀 출력단회로의 N채널 트랜지스터 (N1)의 게이트]에 접속되어 있다. 더욱이, P채널 트랜지스터(P4)와 제2전류원회로(16)의 접속점(바이어스점 c) 및 제3전류원회로(17)와 N채널 트랜지스터(N4)의 접속점(바이어스점 d)이 대응하여 상기 가변레벨쉬프트회로(12)의 P채널 트랜지스터(P3)의 게이트 및 N채널 트랜지스터(N3)의 게이트에 접속되어 있다.
이어, 상기 푸쉬풀 출력회로의 동작의 개요를 설명한다. 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)에 흐르는 무효전류가 제어신호발생회로(13)에서 검출되고, 이 검출결과에 따라 상기 2개의 트랜지스터(P1 및 N1)의 각각의 바이어스전위가 일정하게 되도록 가변레벨쉬프트회로(12)의 레벨쉬프트량이 제어됨으로써, 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)에 흐르는 무효전류가 항상 일정하게 되도록 제어된다.
다음에는 상기 푸쉬풀 출력회로의 동작에 대해 제3도 내지 제6도를 참조하면서 상세히 설명한다. 제2전류원회로(16), 제3전류원회로(17)에는 각각 같은 전류가 흐르는 것으로 한다.
출력단자(OUT)가 무부하 상태일때에는, 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)에 흐르는 전류는 같다. 이 전류가 제어신호발생회로(13)에 의해 검출되어 그 전류값에 대응하는 제어신호가 발생하고, 이 제어신호에 의해 가변레벨쉬프트회로(12)의 레벨쉬프트량이 제어된다. 즉, 전원전압의 변동에 의해 트랜지스터(N1)의 전류가 감소하면, 이 트랜지스터(N1)의 게이트·소오스간 전압이 변화하고, 이 트랜지스터(N1)와 동일한 게이트·소오스간 전압이 인가되고 있는 트랜지스터(N4)의 전류가 감소하며, 이 트랜지스터(N4)의 전류와 제3전류원회로(17)의 전류가 비교되어 트랜지스터(N4)의 드레인(바이어스점 d)의 전위가 상승하고, 가변레벨쉬프트(12)의 N채널 트랜지스터(N3)의 저항이 저하하며, 바이어스점(b)의 전위가 상승하여 트랜지스터(N1)의 전류를 증대시키도록 보정한다.
상기와는 반대로, 트랜지스터(N1)의 전류가 증대하면, 트랜지스터(N4)의 전류가 증대하고, 그 드레인(바이어스점 d)의 전위가 저하하며, 가변레벨쉬프트회로(12)의 N채널 트랜지스터(N3)의 저항이 증가하고 바이어스점(b)의 전위가 저하하여 트랜지스터(N1)의 전류를 감소시키도록 보정한다. 마찬가지로, 트랜지스터(P1)의 전류의 증감에 따라 그 게이트·소오스간 전압이 변화하고, 이 트랜지스터(P1)와 동일한 게이트·소오스간 전압이 인가되고 있는 트랜지스터(P4)의 전류가 변화하며, 이 트랜지스터(P4)의 전류와 제2전류원회로(16)의 전류가 비교되어 트랜지스터(P4)의 드레인(바이어스점 c)의 전위가 변화하고, 가변레벨쉬프트회로(12)의 P채널 트랜지스터(P3)의 저항이 변화하며, 바이어스점(a)의 전위가 변화하여 트랜지스터(P1)의 전류를 보정하도록 동작한다. 여기서, 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)는 상보적인 특성을 가지며, 제3도에 나타낸 바와 같이 게이트·소오스간 전압(VGS)이 증가하면 드레인전류는 2승 특성에 따라 증가한다. 그래서, 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)에 흐르는 전류값이 증대하는 것과 마찬가지로 가변레벨쉬프트회로(12)의 레벨쉬프트량이 증대하도록 설정하면, 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)에 흐르는 전류값이 증대함에 따라 각각의 게이트·소오스간 전압(VGS)이 감소하므로, 이 2개의 트랜지스터(P1 및 N1)에 흐르는 전류값이 일정하게 되도록 동작한다.
한편, 출력단자(OUT)에 부하가 접속된 상태일 때에는, 출력단자(OUT)에 전류가 흐르므로 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)에 흐르는 전류값에 차(差)가 생긴다. 그러나, 제어신호발생회로(13)의 특성으로서, 제4도에 나타낸 바와 같이 상기 2개의 트랜지스터(P1 및 N1)중에서 전류값이 작은쪽의 트랜지스터의 전류만을 검출하여 제어신호를 출력하는 것과 같은 특성을 갖도록 해두면, 이 제어신호에 의해 제어되는 가변레벨쉬프트회로(12)의 레벨쉬프트량이 너무 커지는 일없이 출력전류를 흘리는 쪽의 트랜지스터의 게이트·소오스간 전압(VGS)이 충분히 커져서 비교적 큰 출력전류를 얻을 수 있게 된다.
즉, 예컨대 출력단자(OUT)로부터 전류가 유출되는 경우, 트랜지스터(P1)의 전류는 트랜지스터(N1)의 전류보다도 커지게 된다. 트랜지스터(P1)의 전류의 증가에 따라 트랜지스터(P4)의 전류도 증가하려고 하기 때문에, 바이어스점(c)의 전위(제어신호출력)가 상승하여 어떤 레벨이상으로 되면, 가변레벨쉬프트회로(12)의 P채널 트랜지스터(P3)를 오프시켜 제어신호출력에 영향을 받지 않게 된다. 즉, 트랜지스터(P1)의 전류의 영향을 받지 않게 된다. 그러나, 트랜지스터(N1)의 전류와 같은 전류가 트랜지스터(N4)에 흘러 바이어스점(d)의 전위가 제어되기 때문에, 트랜지스터(N1)에 흐르는 무효전류는 변화하지 않게 않게 된다. 상기와는 반대로, 출력단자(OUT)로 전류가 유입되는 경우도 마찬가지이다.
제5도중의 특성 A는 제2도의 푸쉬풀 출력회로에서의 트랜지스터(P1)의 바이어스전압(VGS)의 전원전압 의존성을 나타내고 있고, 비교를 위해 종래예(제7도)의 푸쉬풀 출력회로에서의 트랜지스터(P1)의 바이어스전압(VGS)의 전원전압 의존성을 A', A"로 나타내고 있다.
제6도중의 특성 B 는 제2도의 푸쉬풀 출력회로에서의 트랜지스터(P1)의 무효전류(I1)의 전원전압 의존성을 나타내고 있고, 비교를 위해 종래예(제7도)의 푸쉬풀 출력회로에서의 트랜지스터(P1)의 무효전류(I1)의 전원전압 의존성을 B', B''로 나타내고 있다.
제5도중의 특성 A의 기울기 및 제6도중의 특성 B의 기울기는 제2도의 푸쉬풀 출력회로중의 전류원회로(11, 16, 17)의 전류변동분과 트랜지스터(P1)의 드레인·소오스간 전압변동분을 나타내고 있다.
이에 대해, 종래예(제7도)의 푸쉬풀 출력회로에 있어서는 레벨쉬프트회로(72)의 레벨쉬프트량이 고정되어 있으므로, 특성 A'에 나타낸 바와 같이 트랜지스터(P1)의 바이어스전압(VGS)이 전원전압(Vcc)에 비례하고 있고, 이 바이어스전압(VGS)의 트랜지스터(P1)의 문턱치전압(Vth) 이상으로 되면, 제6도중의 특성 B'에 나타낸 바와 같이 트랜지스터(P1)의 무효전류(I1)는 2승 특성을 나타낸다.
또한, 제5도중의 특성 A"는 P채널 트랜지스터(P1)의 문턱치전압(Vth)이 변화한 경우 이 문턱치 전압(Vth)을 기준으로 하여 P채널 트랜지스터(P1)의 바이어스전압(VGS)을 나타낸 경우로서, 이 경우의 무효전류(I1)는 제6도중의 특성 B"에 나타낸 바와 같이 대폭적으로 변화하고 있다.
즉, 상기 제5도 및 제6도에 나타낸 특성으로부터, 푸쉬풀 출력단회로의 P채널 트랜지스터(P1)의 문턱치전압(Vth)이 변화해도 동일한 칩상에 형성되어 있는 제어신호발생회로(13)의 P채널 트랜지스터(P4)의 문턱치전압(Vth)이 마찬가지로 변화하므로, 가변레벨쉬프트회로(12)의 P채널 트랜지스터(P3)의 게이트·소오스간 전압이 변동하지 않아 바이어스점(a)의 전압은 변동하지 않음을 알 수 있다.
또한, 상기 실시예의 푸쉬풀 출력회로에 발진방지회로를 부가해도 좋고, 또 푸쉬풀 출력단회로의 2개의 트랜지스터(P1 및 N1)에 대한 전류검출감도를 높이기 위해 P채널 트랜지스터(N4) 및 N채널 트랜지스터(N4)의 크기를 예컨대 2배로 하는 등의 변경을 해도 좋다.
또, 상기 실시예에서는 트랜지스터로서 MOS트랜지스터를 사용하고 있으나, MOS트랜지스터 외의 바이폴라 트랜지스터 등과 같은 다른 농동소자를 사용한 경우에도, 상기 실시예에 준하여 실시하면 상기 실시예와 거의 동일한 효과를 얻을 수 있다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 대진폭특성, 제왜곡특성, 대출력전류특성을 가지면서 전원전압, 트랜지스터의 오차에 대해 일정하며 비교적 적은 무효전류를 갖는 푸쉬풀 출력회로를 제공할 수 있게 된다.

Claims (2)

  1. 전원전위(Vcc)와 접지전위(GND)간에 직렬로 접속되어 소정의 무효전류를 흘리는 2개의 트랜지스터를 갖춘 푸쉬풀 출력단회로(P1, N1)와, 전원전위(Vcc)와 접지전위(GND)간에 직렬로 접속된 제1전류원회로(11), 전원전위(Vcc)와 접지전위(GND)간에 직렬로 접속되어 상기 제1전류원회로(11)와의 접속점(a)이 상기 푸쉬풀 출력단회로(P1, N1)의 2개의 트랜지스터중의 한쪽에 트랜지스터에 제어전극에 접속된 가변레벨쉬프트회로(12), 전원전위(Vcc)와 접지전위(GND)간에 직렬로 접속되어 상기 가변레벨쉬프트회로(12)와의 접속점(b)이 상기 푸쉬풀 출력단회로(P1, N1)의 2개의 트랜지스터중의 다른쪽의 트랜지스터에 제어전극에 접속된 출력제어용 트랜지스터(N2) 및, 출력단자에 부하가 접속된 상태의 경우에는 상기 푸쉬풀 출력단회로(P1, N1)의 2개의 트랜지스터중의 전류치가 작은 쪽의 트랜지스터에 흐르는 무효전류를 검출하고, 또한 출력단자에 부하가 접속되지 않은 상태의 경우에는 상기 푸쉬풀 출력단회로(P1, N1)의 2개의 트랜지스터에 흐르는 전류를 항상 일정하게 하도록 상기 가변레벨쉬프트회로(12)를 제어하는 제어신호발생회로(13, 14, 15)를 구비하여 구성된 것을 특징으로 하는 푸쉬풀 출력회로.
  2. 제1항에 있어서, 상기 푸쉬풀 출력단회로(P1, N1)의 2개의 트랜지스터는 제1P채널 MOS트랜지스터(P1)와 제1N채널 MOS트랜지스터(N1)를 갖추고, 상기 가변레벨쉬프트회로(12)는, 제2P채널 MOS트랜지스터(P3)와 제2N채널 MOS트랜지스터(N3)가 병렬로 접속된 가변저항을 갖추고, 상기 제1P채널 MOS트랜지스터(P1) 및 제1N채널 MOS트랜지스터(N1)의 게이트에 가해지는 바이어스전위가 일정하게 되도록 레벨쉬프트 동작을 행하며, 상기 제어신호발생회로는 전원전위(Vcc)와 접지전위(GND)간에 직렬로 접속된 제3P채널 MOS트랜지스터(P4) 및 제2전류원회로(16)와, 직렬로 접속된 제3전류원회로(17) 및 제3N채널 MOS트랜지스터(N4)를 갖추고, 상기 제3P채널 MOS트랜지스터(P4)의 게이트가 상기 푸쉬풀 출력단회로의 상기 제1P채널 트랜지스터(P1)의 게이트에 접속되고, 상기 제3N채널 MOS트랜지스터(N4)의 게이트가 상기 푸쉬풀 출력단회로의 상기 제1N채널 MOS트랜지스터(N1)의 게이트에 접속되며, 상기 제3P채널 MOS트랜지스터(P4)와 상기 제2전류원회로(16)의 접속점(c)이 상기 가변레벨쉬프트회로(12)의 상기 제2P채널 트랜지스터(P3)의 게이트에 접속되고, 상기 제3전류원회로(17)와 상기 제3N채널 MOS트랜지스터(N4)의 접속점(d)이 상기 제2N채널 트랜지스터(N3)의 게이트에 접속되어 있는 것을 특징으로 하는 푸쉬풀 출력회로.
KR1019900015285A 1989-09-27 1990-09-26 푸쉬풀 출력회로 KR950005583B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP01-249076 1989-09-27
JP1-249076 1989-09-27
JP1249076A JP2647208B2 (ja) 1989-09-27 1989-09-27 Ａ級プッシュプル出力回路

Publications (2)

Publication Number Publication Date
KR910007239A KR910007239A (ko) 1991-04-30
KR950005583B1 true KR950005583B1 (ko) 1995-05-25

Family

ID=17187648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015285A KR950005583B1 (ko) 1989-09-27 1990-09-26 푸쉬풀 출력회로

Country Status (4)

Country Link
EP (1) EP0420183B1 (ko)
JP (1) JP2647208B2 (ko)
KR (1) KR950005583B1 (ko)
DE (1) DE69025116T2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4329865C2 (de) * 1993-09-03 1995-12-14 Siemens Ag Schaltungsanordnung zur Einstellung des Querstroms einer Gegentaktendstufe
KR100537053B1 (ko) * 1998-12-25 2005-12-16 후지쯔 가부시끼가이샤 푸쉬풀형 증폭 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58150307A (ja) * 1982-02-05 1983-09-07 Nippon Columbia Co Ltd 電力増幅器のバイアス回路
US4570128A (en) * 1984-07-05 1986-02-11 National Semiconductor Corporation Class AB output circuit with large swing
JPS6138641A (ja) * 1984-07-31 1986-02-24 萩原　弘 粉砕機の自動制御方法
JPS6334338U (ko) * 1986-08-21 1988-03-05
US4737732A (en) * 1987-02-24 1988-04-12 Motorola, Inc. Low voltage operational amplifier having a substantially full range output voltage
BE1000708A7 (nl) * 1987-06-30 1989-03-14 Bell Telephone Mfg Correctieschakeling voor versterker.
JP2594585B2 (ja) * 1987-11-25 1997-03-26 富士通株式会社 演算増幅回路

Also Published As

Publication number Publication date
JPH03112207A (ja) 1991-05-13
EP0420183A2 (en) 1991-04-03
DE69025116T2 (de) 1996-07-11
EP0420183B1 (en) 1996-01-31
EP0420183A3 (en) 1991-08-07
KR910007239A (ko) 1991-04-30
DE69025116D1 (de) 1996-03-14
JP2647208B2 (ja) 1997-08-27

Similar Documents

Publication Publication Date Title
KR940006619B1 (ko) 버퍼회로
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
US5019729A (en) TTL to CMOS buffer circuit
US4410813A (en) High speed CMOS comparator circuit
KR100967365B1 (ko) 반도체 집적 회로 장치
JPH0679262B2 (ja) 参照電圧回路
KR19990044770A (ko) 차동 증폭 회로 및 ｏｐ 앰프 회로
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US4267501A (en) NMOS Voltage reference generator
KR101681458B1 (ko) Ｃｍｏｓ 입력 버퍼 회로
JPS6070591A (ja) センスアンプ
KR950005583B1 (ko) 푸쉬풀 출력회로
KR100363139B1 (ko) 버퍼회로및바이어스회로
US7532071B2 (en) Operational amplifier circuit
KR100332508B1 (ko) 안정화전류미러회로
JP3855810B2 (ja) 差動増幅回路
US5296754A (en) Push-pull circuit resistant to power supply and temperature induced distortion
JP4723772B2 (ja) Ａｂ級ｃｍｏｓ出力回路
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
US20030102888A1 (en) Input buffer circuit
JPH11326398A (ja) 電圧検知回路
JPH03230617A (ja) 半導体集積回路
KR100268781B1 (ko) 반도체 장치의 입력 장치
KR950001121Y1 (ko) 전원 전압 변동 검출회로
JP2687653B2 (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee