DE102004002408B4

DE102004002408B4 - Empfängerschaltung mit einer Inverterschaltung

Info

Publication number: DE102004002408B4
Application number: DE102004002408A
Authority: DE
Inventors: Michael Bernhard Sommer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2004-01-16
Filing date: 2004-01-16
Publication date: 2006-01-26
Anticipated expiration: 2024-01-17
Also published as: DE102004002408A1; US7330047B2; US20050156624A1

Abstract

Empfängerschaltung
– mit einem Empfängerschaltkreis (2) mit einem Eingang (201) zum Empfang eines Eingangssignals (IN), mit einem Ausgang (202) zur Ausgabe eines Ausgangssignals (OUT_F) und mit einer ersten Inverterschaltung (23) mit Schalttransistoren (211, 212), der das Eingangssignal zugeführt wird, wobei in Reihe zu den Schalttransistoren wenigstens ein erster und ein zweiter Steuertransistor (221, 222) unterschiedlichen Leitungstyps geschaltet ist, die einen jeweiligen Steueranschluss aufweisen,
– wobei die erste Inverterschaltung (23) zwischen den Eingang (201) und den Ausgang (202) des Empfängerschaltkreises geschaltet ist, und
– mit einem Regelschaltkreis (3), der umfasst
– einen ersten Differenzverstärker (31), welcher eingangsseitig mit einem Anschluss für eine Referenzspannung (VREF) und ausgangsseitig mit dem Steueranschluss des ersten Steuertransistors (221) der ersten Inverterschaltung (23) verbunden ist,
– wobei der Regelschaltkreis (3) derart ausgebildet ist, dass der erste Steuertransistor (221) durch den Regelschaltkreis bei Abweichungen der Referenzspannung (VREF) von einem Spannungswert in einem Referenzbetriebszustand...

Description

Die vorliegende Erfindung betrifft eine Empfängerschaltung mit einem Eingang zum Empfang eines Eingangssignals und mit einem Ausgang zur Ausgabe eines Ausgangssignals, wobei eine Inverterschaltung zwischen den Eingang und den Ausgang geschaltet ist.
Empfängerschaltungen, sogenannte Receiver, werden in integrierten Schaltungen in einer Vielzahl von Anwendungen eingesetzt. Beispielsweise ist eine Empfängerschaltung als sogenannter Input-Receiver auf einer integrierten Schaltung vorgesehen, um beispielsweise Daten einer anderen integrierten Schaltung zu empfangen. Eine derartige Empfängerschaltung ist mit einer Eingangssignalleitung zum Empfang eines jeweiligen Eingangssignals und mit einer Ausgangssignalleitung zur Ausgabe eines jeweiligen Ausgangssignals verbunden. Als Empfängerschaltungen werden beispielsweise Inverterschaltungen eingesetzt, die zwischen eine Eingangssignalleitung und Ausgangssignalleitung geschaltet sind. Eine Inverterschaltung ist vor allem hinsichtlich ihres geringen Stromverbrauchs und hoher zu erzielender Schaltgeschwindigkeiten vorteilhaft, weist jedoch den Nachteil einer vergleichsweise hohen Empfindlichkeit gegenüber Eingangsignalschwankungen auf. Eine weitere bekannte Ausführungsform einer Empfängerschaltung ist eine Differenzverstärkerschaltung, die bislang häufig als "Chip-Receiver" zum Einsatz kommt.
Eine Differenzverstärkerschaltung umfasst im wesentlichen zwei Eingangstransistoren, ein Lastelement und eine Stromquelle. Die beiden parallel geschalteten Eingangstransistoren werden von einer Eingangsspannung beziehungsweise von einer Referenzspannung angesteuert. Dabei wird die Eingangsspannung mit einer vorgegebenen Referenzspannung verglichen und je nach dem, ob die Eingangsspannung oberhalb oder unterhalb der Referenzspannung liegt, am Ausgang des Differenzverstärkers der Signalzustand "1" oder "0" geliefert. Signalübergänge vom Zustand "0" in den Zustand "1" werden erzeugt, indem die Eingangsspannung von einem niedrigen Spannungswert auf einen hohen Spannungswert angehoben wird, bei einem Signalübergang vom Zustand "1" in den Zustand "0" wird die Eingangsspannung des Differenzverstärkers von einem hohen Spannungspegel zu einem tiefen Spannungspegel erniedrigt. Sobald der Signalpegel des Eingangssignals den Wert der Referenzspannung erreicht, wechselt das Signal des Differenzverstärkers von einem in den anderen Zustand.
Hierbei ist problematisch, dass der Wert der Referenzspannung meist nicht auf einem fest vorgegebenen, nominalen Wert gehalten werden kann, sondern beispielsweise aufgrund technologischer Einflüsse oder temperaturbedingter Einflüsse Schwankungen unterliegt. Schwankungen der Referenzspannung bewirken eine Verschiebung des Arbeitspunktes der Schaltung. Dies führt nachteilig dazu, dass sich der Schnittpunkt, an dem der Pegel der Eingangsspannung den Pegel der Referenzspannung schneidet, verschiebt. Eine weitere Folge sind auch längere oder kürzere Schaltzeiten des Differenzverstärkers aufgrund veränderten Schaltverhaltens der Schalttransistoren und des Stromquellentransistors, so dass sich die Anpassung beziehungsweise Synchronisation eines Taktsignals und eines Eingangssignals verschlechtert.
Aufgrund des Trends zu immer kleineren Versorgungsspannungen einer integrierten Schaltung ergibt sich im Zuge der Proble matik der Verschiebung des Arbeitspunktes eines Differenzverstärkers das Problem, dass die zulässige Schwankungsbreite der Referenzspannung weiter abnimmt, so dass die Schaltung leichter aus ihrem Arbeitspunkt gebracht werden kann. Folglich können kleine Abweichungen der Referenzspannung zu großen Abweichungen des sogenannten "Duty-Cycle" führen, der das Verhältnis der Zeitspanne insbesondere eines hohen Signalpegels eines Signals zu der Periodendauer des jeweiligen Signals kennzeichnet.

Das Dokument US 6,144,223 zeigt in 7 einen Eingangsreceiver für Anwendungen mit einer niedrigen Frequenz mit einem Inverter aus einem n-Kanal- und einem p-Kanal-Transistorpaar und einem p-Kanal-Stromquellentransistor, der in Serie zwischen dem p-Kanal-Transistor und der Spannungsversorgung geschaltet ist. Der p-Kanal-Stromquellentransistor wird durch eine Steuerspannung VC angesteuert, damit der p-Kanal-Stromquellentransistor mehr oder weniger Strom leitet, sodass die Schaltschwelle des Inverters stabilisiert ist.

Im Dokument GB 2 340 685 A ist in 5 ein Biasgenerator für CMOS-Eingangspuffer gezeigt, der einen Inverter umfasst, welcher zwei Schalttransistoren und zwei Steuertransistoren aufweist. Weiter ist in 6 ein Regelkreis gezeigt, der eine BIAS-Level-Control-Schaltung umfasst. Der Regelkreis erzeugt Steuersignale zum Ansteuern der beiden Steuertransistoren in dem Inverter der Anordnung gemäß 5.

Das Dokument DE 41 27 212 A1 zeigt eine Schaltungsanordnung zur Pegelumsetzung. In 3 wird eine Anordnung vorgestellt, welche einen Inverter mit zwei Schalttransistoren und einen Steuertransistor beinhaltet.

Das Dokument US 5,268,599 zeigt einen Eingangspuffer mit CMOS-Strukturen zum Umsetzen von TTL- auf CMOS-Signale. In 3 ist eine Schaltung gezeigt, die ein Ausgangssignal in Abhängigkeit von einem Eingangssignal erzeugt und eine Serienschaltung umfasst. Die Serienschaltung weist zwei Schalttransistoren, einen Steuertransistor, welcher mit einer Steuerspannung beaufschlagt ist, und einen Transistor, der mit einem Signal Chip Selection beaufschlagt ist, auf.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Empfängerschaltung anzugeben, die vergleichsweise unempfindlich gegenüber Schwankungen oder Abweichungen einer Referenzspannung gegenüber einem nominalen Wert eines Referenzbetriebszustandes ist und hohe Schaltgeschwindigkeiten ermöglicht.

Diese Aufgabe wird durch eine Empfängerschaltung gemäß Patentanspruch 1 gelöst.

Die Empfängerschaltung gemäß der Erfindung weist einen Empfängerschaltkreis auf mit einem Eingang zum Empfang eines Eingangssignals, mit einem Ausgang zur Ausgabe eines Ausgangssignals und mit einer ersten Inverterschaltung mit Schalttransistoren, der das Eingangssignal zugeführt wird. In Reihe zu den Schalttransistoren ist wenigstens ein erster und ein zweiter Steuertransistor unterschiedlichen Leitungstyps geschaltet, die einen jeweiligen Steueranschluss aufweisen. Die erste Inverterschaltung ist zwischen den Eingang und den Ausgang des Empfängerschaltkreises geschaltet. Ein Regelschaltkreis umfasst einen ersten Differenzverstärker, welcher eingangsseitig mit einem Anschluss für eine Referenzspannung und ausgangsseitig mit dem Steueranschluss des ersten Steuer transistors der ersten Inverterschaltung verbunden ist. Der Regelschaltkreis ist derart ausgebildet ist, dass der erste Steuertransistor durch den Regelschaltkreis bei Abweichungen der Referenzspannung von einem Spannungswert in einem Referenzbetriebszustand mit einer gegenüber dem Referenzbetriebszustand abweichenden ersten Steuerspannung angesteuert wird. Der Regelschaltkreis umfasst einen zweiten Differenzverstärker, welcher eingangsseitig mit dem Anschluss für die Referenzspannung und ausgangsseitig mit dem Steueranschluss des zweiten Steuertransistors der ersten Inverterschaltung verbunden ist. Der Regelschaltkreis ist derart ausgebildet, dass der zweite Steuertransistor durch den Regelschaltkreis bei Abweichungen der Referenzspannung von einem Spannungswert in einem Referenzbetriebszustand mit einer gegenüber dem Referenzbetriebszustand abweichenden zweiten Steuerspannung angesteuert wird, die unterschiedlich zur ersten Steuerspannung ist.

Der Regelschaltkreis sorgt dafür, dass sich die Dimensionierung der ersten Inverterschaltung des Empfängerschaltkreises so anpaßt, dass kleine Abweichungen der Referenzspannung von einem Nominalwert in einem Referenzbetriebszustand kompensiert werden können. Damit wird eine sehr gute Robustheit bezüglich Schwankungen der Referenzspannung erzielt. Weiterhin kann die Kompaktheit der Schaltung zu einer Verbesserung der Schaltgeschwindigkeiten und Signaldurchlaufzeiten führen.

Insbesondere ist der Regelschaltkreis derart ausgebildet, dass bei einer Veränderung der Referenzspannung gegenüber dem Referenzbetriebszustand mit Ansteuerung des ersten und des zweiten Steuertransistors der ersten Inverterschaltung durch den Regelschaltkreis die Verstärkung der ersten Inverterschaltung erhöht wird. Insbesondere wird bei kleinen Abweichungen der Referenzspannung von einem Nominalwert in einem Referenzbetriebszustand der Inverter stark ausgesteuert, so dass die Inverterschaltung des Empfängerschaltkreises eine große Verstärkung aufweist.

Nach dem erfindungsgemäßen Konzept wird also mit Vorsehen des Empfängerschaltkreises und des Regelschaltkreises der Teil der Empfängerschaltung, der ein Eingangssignal empfängt und an einem Ausgang ausgibt, von dem Teil der Empfängerschaltung getrennt, der dafür sorgt, dass die Empfängerschaltung vergleichsweise unempfindlich gegenüber Schwankungen oder Abweichungen der Referenzspannung gegenüber einem Nominalwert in einem Referenzbetriebszustand ist. Damit werden sozusagen Datensignal und Referenzspannung voneinander entkoppelt. Der Arbeitspunkt des Empfängerschaltkreises wird quasi "statisch" mit einer Veränderung der Referenzspannung angepasst beziehungsweise automatisch optimiert. Zusätzlich können mit der Empfängerschaltung der Erfindung durch Einsatz einer Inverterschaltung im Empfängerschaltkreis hohe Schaltgeschwindigkeiten realisiert werden.

Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren, die Ausführungsbeispiele zur vorliegenden Erfindung darstellen, näher erläutert.

1, 2 und 4 zeigen unterschiedliche Ausführungsformen von Empfängerschaltungen,

3 zeigt eine Empfängerschaltung gemäß der Erfindung,

5 zeigt eine weitere Ausführungsform einer Empfängerschaltung gemäß der Erfindung,

6 zeigt ein beispielhaftes Signaldiagramm einer Empfängerschaltung nach 4 bei einer Frequenz des Eingangssignals von 1 GHz und nominaler Referenzspannung,

7 zeigt ein beispielhaftes Signaldiagramm einer Empfängerschaltung nach 4 bei einer Frequenz des Eingangssignals von 200 MHz und nominaler Referenzspannung,

8 zeigt ein beispielhaftes Signaldiagramm einer Empfängerschaltung nach 4 bei einer Frequenz des Eingangssignals von 200 MHz und bei einer Abweichung der Referenzspannung von 200 mV gegenüber einem Nominalwert,

9 zeigt ein beispielhaftes Signaldiagramm einer Empfängerschaltung nach 4 bei einer Frequenz des Eingangssignals von 200 MHz und bei einer Abweichung der Referenzspannung von –200 mV gegenüber einem Nominalwert.

In 1 ist eine Empfängerschaltung dargestellt. Die Empfängerschaltung 1 enthält einen Empfängerschaltkreis 2 und einen Regelschaltkreis 3. Der Empfängerschaltkreis 2 weist einen Eingang 201 zum Empfang eines Eingangssignals IN sowie einen Ausgang 202 zur Ausgabe eines Ausgangssignals OUT_F auf. Weiterhin ist eine erste Inverterschaltung 21 vorgesehen, die ihrerseits Schalttransistoren 211 und 212 aufweist, deren Steueranschlüsse mit dem Eingang 201 verbunden sind. In Reihe zu den Schalttransistoren 211 und 212 ist ein Steuertransistor 221 geschaltet, dessen Steueranschluss mit dem Regelschaltkreis 3 verbunden ist. Der Empfängerschaltung 1 wird mit dem Eingangssignal IN beispielsweise ein Datensignal einer weiteren integrierten Schaltung zugeführt. Das daraus generierte Ausgangssignal OUT_F wird in der integrierten Schaltung weiterverarbeitet, innerhalb derer die Empfängerschaltung 1 vorgesehen ist. Der Empfängerschaltkreis 2 repräsentiert also einen sogenannten Chip-Receiver mit einer Inverterschaltung 21 zum Empfang des Eingangssignals IN und mit einer nachgeschalteten weiteren Inverterschaltung 24 zur Ausgabe des Ausgangssignal OUT_F.

Der Regelschaltkreis 3 ist eingangsseitig mit einem Anschluss für eine Referenzspannung VREF und ausgangsseitig mit dem Steueranschluss des Steuertransistors 221 der Inverterschaltung 21 verbunden. Der Regelschaltkreis der Ausführungsform nach 1 weist einen Differenzverstärker 31 auf mit einem ersten Eingang 311, einem zweiten Eingang 312 und einem Ausgang 313. Weiterhin ist eine zweite Inverterschaltung 40 vorgesehen mit einem Eingang 401, einem Ausgang 402 und mit Schalttransistoren 411 und 412. Ein Steuertransistor 421 ist in Reihe zu den Schalttransistoren 411, 412 geschaltet. Der erste Eingang 311 des Differenzverstärkers 31 ist mit dem Ausgang 402 der Inverterschaltung 40 verbunden. Der zweite Eingang 312 des Differenzverstärkers 31 und der Eingang 401 der Inverterschaltung 40 sind mit dem Anschluss für die Referenzspannung VREF verbunden. Der Ausgang 313 des Differenzverstärkers 31 ist mit dem Steueranschluss des Steuertransistors 421 der Inverterschaltung 40 und mit dem Steueranschluss des Steuertransistors 221 der Inverterschaltung 21 verbunden.

Wie im weiteren Verlauf noch näher ausgeführt wird, wird mit dem Regelschaltkreis 3 erreicht, dass der Steuertransistor 221 der Inverterschaltung 21 mit einer abweichenden Steuer spannung VCTL1 angesteuert wird, wenn die Referenzspannung VREF von einem Spannungswert in einem Referenzbetriebszustand abweicht. Dementsprechend unterscheidet sich die Steuerspannung VCTL1 von einem Spannungswert in dem Referenzbetriebszustand. Hierbei wird mit Ansteuerung des Steuertransistors 221 durch den Regelschaltkreis 3 die Verstärkung der Inverterschaltung 21 erhöht. Dies hat zur Folge, dass kleine Abweichungen der Referenzspannung VREF die Inverterschaltung 21 stark aussteuern lassen, so dass auf diese Art Schwankungen der Referenzspannung kompensiert werden können. Dies erzeugt eine sehr hohe Robustheit der Empfängerschaltung bezüglich Schwankungen der Referenzspannung VREF. Der Regelschaltkreis 3 sorgt dafür, dass sich die Dimensionierung der Inverterschaltung 21 so anpasst, dass eine Ansteuerung der Inverterschaltung durch ein Eingangssignal mit "Mid-Level" (Signalzustand zwischen 0 und 1) beziehungsweise eine Ansteuerung mit der Referenzspannung zur Folge hat, dass sich die Spannung des Ausgangssignals der Inverterschaltung auf den gleichen "Mid-Level" einstellt. Die Inverterschaltung erfährt somit ihren instabilen Zustand bei Ansteuerung mit der Referenzspannung.

In 2 ist eine Empfängerschaltung in zu der Ausführungsform gemäß 1 abgewandelter Form gezeigt. Nach der Ausführungsform gemäß 2 ist eine erste Inverterschaltung 22 des Empfängerschaltkreises 2 zwischen den Eingang 201 und den Ausgang 202 des Empfängerschaltkreises 2 geschaltet. Der Inverterschaltung 22 ist eine weitere Inverterschaltung 24 nachgeschaltet. Die Inverterschaltung 22 enthält Schalttransistoren 211 und 212, deren Steueranschlüsse mit dem Eingang 201 zum Empfang des Eingangssignals IN verbunden sind. In Reihe zu den Schalttransistoren 211, 212 ist ein Steuertransistor 222 geschaltet, der vom Regelschaltkreis 3 mit der Steuerspannung VCTL2 angesteuert wird.

Der Regelschaltkreis 3 der Ausführungsform nach 2 weist einen Differenzverstärker 32 auf mit einem ersten Eingang 321, einem zweiten Eingang 322 und einem Ausgang 323. Weiterhin ist eine zweite Inverterschaltung 40 vorgesehen mit einem Eingang 401, einem Ausgang 402 und einem Steuertransistor 422, der in Reihe zu den Schalttransistoren 411 und 412 geschaltet ist. Der erste Eingang 321 des Differenzverstärkers 32 ist mit dem Ausgang 402 der Inverterschaltung 40 verbunden, der zweite Eingang 322 des Differenzverstärkers 32 und der Eingang 401 der Inverterschaltung 40 sind mit dem Anschluss für die Referenzspannung VREF verbunden. Der Ausgang 323 des Differenzverstärkers 32 ist mit dem Steueranschluss des Steuertransistors 422 der Inverterschaltung 40 und mit dem Steueranschluss des Steuertransistors 222 der Inverterschaltung 22 verbunden.

Der Steuertransistor 222 der Inverterschaltung 22 ist vom n-Leitfähigkeitstyp und zwischen einen Anschluss für eine Bezugsspannung GND oder eine negative Versorgungsspannung (in 2 nicht dargestellt) und den Ausgang der Inverterschaltung 22 geschaltet. Demgegenüber ist der Steuertransistor 221 der Inverterschaltung 21 gemäß 1 vom p-Leitfähigkeitstyp und zwischen einen Anschluss für die positive Versorgungsspannung VDD und den Ausgang der Inverterschaltung 21 geschaltet. Die Funktionsweise der Schaltungen nach 1 und 2 ist zueinander analog, wobei in beiden Fällen die Verstärkung der Inverterschaltung 21 beziehungsweise 22 erhöht wird in dem Fall, dass sich die Referenzspannung VREF gegenüber einem Nominalwert in einem Referenzbetriebszustand verändert.

Der Steuertransistor 422 der Inverterschaltung 40 gemäß 2 ist vom n-Leitfähigkeitstyp und zwischen den Anschluss für die Bezugsspannung GND (oder eine negative Versorgungsspannung) und den Ausgang 402 der Inverterschaltung 40 geschaltet. Demgegenüber ist der Steuertransistor 421 der Inverterschaltung 40 nach 1 vom p-Leitfähigkeitstyp und zwischen den Anschluss für die positive Versorgungsspannung VDD und den Ausgang 402 der Inverterschaltung 40 geschaltet.

In 4 ist eine Ausführungsform einer Empfängerschaltung gezeigt, anhand derer die Funktionsweise einer Empfängerschaltung näher erläutert werden soll. Die Schaltung gemäß 4 ist dabei bis auf wenige Abweichungen konform zu der Schaltung gemäß 1 aufgebaut. Im Unterschied zur Ausführungsform gemäß 1 sind die Positionen des Schalttransistors 211 und des Steuertransistors 221 in der Ausführungsform nach 4 vertauscht, wobei der Steuertransistor 221 nach wie vor zwischen den Anschluss für die positive Versorgungsspannung VDD und den Ausgang der Inverterschaltung 21 geschaltet ist. Analog dazu sind auch die Positionen des Schalttransistors 411 und des Steuertransistors 421 der Inverterschaltung 40 in der Ausführungsform nach 4 gegenüber der Ausführungsform nach 1 vertauscht.

Zum Zwecke der Erläuterung der Funktionsweise der Empfängerschaltung nach 4 sei zunächst angenommen, dass die Referenzspannung VREF sich gegenüber ihrem Nominalwert in einem Referenzbetriebszustand erhöht, beispielsweise von 1,25 V als Nominalwert hin zu 1,3 V. Die Inverterschaltung 40 lenkt folglich aus ihrem instabilen Zustand aus, wobei sich der Spannungswert des Signals OUTREF erniedrigt. Als Folge davon erniedrigt sich die Steuerspannung VCTL1, so dass die Steuertransistoren 421 und 221 sich in einen höher leitenden Zustand bewegen. Bezüglich der Inverterschaltung 40 hat dies die Folge, dass sich die Spannung des Signals OUTREF wiederum erhöht, wobei dieser Regelungsvorgang solange vonstatten geht, bis die Spannung des Signals OUTREF den Wert der Referenzspannung VREF (im Beispiel 1,3 V) annimmt.

Damit sorgt der Regelschaltkreis 3 dafür, dass sich die Dimensionierung der Inverterschaltung 21 so anpasst, dass eine Ansteuerung der Inverterschaltung mit "Mid-Level" (beziehungsweise der Referenzspannung) zur Folge hat, dass sich die Ausgangsspannung der Inverterschaltung auf den gleichen "Mid-Level" einstellt. Die Inverterschaltung 21 erfährt somit ihren instabilen Zustand bei der Referenzspannung VREF. Dies hat zur Folge, dass kleine Abweichungen von der Referenzspannung die Inverterschaltung stark aussteuern lassen und somit die Eingangsstufe eine große Verstärkung aufweist. Im vorliegenden Ausführungsbeispiel nach 4 sind der Schalttransistor 212 der Inverterschaltung 21 und der Schalttransistor 412 der Inverterschaltung 40 mit einer negativen Versorgungsspannung VN verbunden. Der Differenzverstärker 31 ist über einen Widerstand R auch mit der negativen Versorgungsspannung VN verbunden.

In 3 ist eine Ausführungsform einer Empfängerschaltung gemäß der Erfindung gezeigt. Gemäß dieser Ausführungsform werden die Ausführungsbeispiele nach 1 und 2 miteinander kombiniert. Die Empfängerschaltung 2 weist eine erste Inverterschaltung 23 auf, die in Reihe zu den Schalttransistoren 211 und 212 einen ersten Steuertransistor 221 und einen zweiten Steuertransistor 222 unterschiedlichen Leitungstyps enthält. Insbesondere ist der erste Steuertransis tor 221 der Inverterschaltung 23 vom p-Leitfähigkeitstyp und zwischen den Anschluss für die positive Versorgungsspannung VDD und den Ausgang der Inverterschaltung 23 geschaltet. Der zweite Steuertransistor 222 der Inverterschaltung 23 ist vom n-Leitfähigkeitstyp und zwischen den Anschluss für eine Bezugsspannung GND (oder eine negative Versorgungsspannung) und den Ausgang der Inverterschaltung 23 geschaltet.

Ein erster Regelschaltkreis 3-1 ist eingangsseitig mit dem Anschluss für die Referenzspannung VREF und ausgangsseitig mit dem Steueranschluss des ersten Steuertransistors 221 der Inverterschaltung 23 verbunden. Ein zweiter Regelschaltkreis 3-2 ist eingangsseitig mit dem Anschluss der Referenzspannung VREF und ausgangsseitig mit dem Steueranschluss des zweiten Steuertransistors 222 der Inverterschaltung 23 verbunden. Der erste Regelschaltkreis 3-1 umfasst hierbei einen ersten Differenzverstärker 31 mit einem ersten Eingang 311, einem zweiten Eingang 312 und einem Ausgang 313. Weiterhin enthält der Regelschaltkreis 3-1 eine zweite Inverterschaltung 40 mit einem Eingang 401, einem Ausgang 402 und einem ersten Steuertransistor 421, der in Reihe zu den Schalttransistoren 411 und 412 der zweiten Inverterschaltung 40 geschaltet ist. Der erste Eingang 311 des Differenzverstärkers 31 ist mit dem Ausgang 402 der Inverterschaltung 40 verbunden, der zweite Eingang 312 des Differenzverstärkers 31 und der Eingang 401 der Inverterschaltung 40 sind mit dem Anschluss für die Referenzspannung VREF verbunden. Der Ausgang 313 des Differenzverstärkers 31 ist mit dem Steueranschluss des ersten Steuertransistors 421 der Inverterschaltung 40 und mit dem Steueranschluss des ersten Steuertransistors 221 der Inverterschaltung 23 verbunden.

Der zweite Regelschaltkreis 3-2 umfasst einen zweiten Differenzverstärker 32 mit einem ersten Eingang 321, zweiten Eingang 322 und einem Ausgang 323. Der Regelschaltkreis 3-2 teilt sich mit dem Regelschaltkreis 3-1 die Inverterschaltung 40, wobei ein von dem Differenzverstärker 32 angesteuerter zweiter Steuertransistor 422 vorgesehen ist, der in Reihe zu den Schalttransistoren 411 und 412 der Inverterschaltung 40 geschaltet ist. Der erste Eingang 321 des Differenzverstärkers 32 ist mit dem Ausgang 402 der Inverterschaltung 40 verbunden, der zweite Eingang 322 des Differenzverstärkers 32 ist mit dem Anschluss für die Referenzspannung VREF verbunden. Der Ausgang 323 des Differenzverstärkers 32 ist mit dem Steueranschluss des zweiten Steuertransistors 422 der Inverterschaltung 40 und mit dem Steueranschluss des zweiten Steuertransistors 222 der Inverterschaltung 23 verbunden. Der erste Steuertransistor 421 der Inverterschaltung 40 ist vom p-Leitfähigkeitstyp und zwischen den Anschluss für die positive Versorgungsspannung VDD und den Ausgang 402 der Inverterschaltung 40 geschaltet. Der zweite Steuertransistor 422 der Inverterschaltung 40 ist vom n-Leitfähigkeitstyp und zwischen den Anschluss für die Bezugsspannung GND (oder eine negative Versorgungsspannung) und den Ausgang 402 der Inverterschaltung 40 geschaltet.

Durch den ersten Regelschaltkreis 3-1 wird eine erste Steuerspannung VCTL1 erzeugt, die bei Abweichungen der Referenzspannung VREF von einem Spannungswert in einem Referenzbetriebszustand gegenüber einem entsprechenden Nominalwert im Referenzbetriebszustand abweicht. Entsprechend wird durch den zweiten Regelschaltkreis 3-2 eine zweite Steuerspannung VCTL2 erzeugt, die bei Abweichungen der Referenzspannung VREF von einem Spannungswert in dem Referenzbetriebszustand von einem entsprechenden Nominalwert in dem Referenzbetriebszustand ab weicht. Hierbei ist die erste Steuerspannung VCTL1 unterschiedlich zur zweiten Steuerspannung VCTL2.

In 5 ist eine weitere Ausführungsform einer Empfängerschaltung gemäß der Erfindung gezeigt, die sich in weiten Teilen an die Ausführungsform gemäß 3 anlehnt. Die Empfängerschaltung 1 weist einen Regelschaltkreis 3 auf, der im Unterschied zum Ausführungsbeispiel nach 3 mehrere Empfängerschaltkreise 2 ansteuert. Durch diesen modulartigen Aufbau ist es ermöglicht, eine Empfängerschaltung gemäß der Erfindung in platzsparender Weise anzuordnen. Insbesondere ist es ermöglicht, für eine Vielzahl von Empfängerschaltkreisen nur einen Regelschaltkreis vorzusehen, der dafür sorgt, dass Einflüsse der Referenzspannung auf das Schaltverhalten der Empfängerschaltungen weitgehend kompensiert werden.

Im Unterschied zum Ausführungsbeispiel gemäß 3 ist bei der Empfängerschaltung nach 5 in dem Regelschaltkreis 3 eine dritte Inverterschaltung 50 vorgesehen, die einen Eingang 501 und einen Ausgang 502 aufweist. Der Eingang 501 der Inverterschaltung 50 ist mit dem Anschluss für die Referenzspannung VREF und der Ausgang 502 der Inverterschaltung 50 mit dem ersten Eingang 311 des Differenzverstärkers 31 und dem ersten Eingang 321 des Differenzverstärkers 32 verbunden. Weiterhin sind Inverterschaltungen 60 vorgesehen, die den Eingängen der Inverterschaltungen 23 jeweils vorgeschaltet sind. Das Vorsehen der Inverterschaltung 50 in dem Regelschaltkreis 3 hat den Vorteil, dass eine etwaige gegenseitige Beeinflussung der Regelschaltkreise 3-1 und 3-2 und damit verbundene Schwingungen im Regelverhalten weitgehend unterbunden werden.

In den 6 bis 9 sind beispielhafte Signaldiagramme einer Empfängerschaltung nach 4 gezeigt.

In 6 ist ein Signaldiagramm dargestellt, wonach in die Empfängerschaltung ein Eingangssignal IN mit einer Frequenz von 1 GHz bei nominaler Referenzspannung VREF eingespeist wird. Der Verlauf der Spannungswerte der Signale OUT, OUTREF, IN und OUT_F ist in 6 wie auch in den nachfolgenden Figuren mit V(OUT), V(OUTREF), V(IN) beziehungsweise V(OUT_F) bezeichnet. Man erkennt aus dem Verlauf aus 6, dass die Empfängerschaltung prinzipiell auch bei sehr hohen Frequenzen von 1 GHz funktionsfähig ist, wodurch zum Ausdruck kommt, dass mit der Empfängerschaltung gemäß der Erfindung sehr hohe Schaltgeschwindigkeiten ermöglicht sind.

Gemäß dem Signaldiagramm nach 7 sind die Spannungsverläufe der Signale nach 6 für eine Frequenz des Eingangssignals IN von 200 MHz bei nominaler Referenzspannung VREF gezeigt. Man erkennt, dass sich der "Duty-Cycle" des Signals OUT_F an den Wert 0,5 annähert.

In 8 ist ein Signaldiagramm für die oben genannten Signale gezeigt, wobei jedoch der Wert der Referenzspannung VREF gegenüber einem Nominalwert um 200 mV abweicht. In diesem Zusammenhang ist von Bedeutung, dass nunmehr das Eingangssignal IN sich um den erhöhten Wert VREF bewegt, das heißt der "Mid-Level" des Signals IN um 200 mV erhöht ist. Man erkennt, dass die Empfängerschaltung gemäß der Erfindung geeignet ist, auch bei einer Verschiebung der Referenzspannung VREF ein Ausgangssignal OUT_F zu erzeugen, das im wesentlichen den "Duty-Cycle" gemäß 7 aufweist. Folglich wird durch die Kompensation der Veränderung der Referenzspannung VREF die Bil dung von Signalverzerrungen am Ausgangssignal OUT_F verhindert.

In 9 ist ein Signaldiagramm der oben genannten Signale gezeigt, wobei in diesem Fall die Referenzspannung VREF um einen Wert –200 mV von einem Nominalwert in einem Referenzbetriebszustand abweicht, wobei die Frequenz des Eingangsignals IN wiederum 200 MHz beträgt. Auch in diesem Fall führt eine wirksame Kompensation der Veränderung der Referenzspannung VREF dazu, dass der "Duty-Cycle" des Signals OUT_F im wesentlichen den Wert gemäß dem Signaldiagramm nach 7 beibehält.

Es ist grundsätzlich möglich, die Signalverläufe nach 6 bis 9 und die zugrundeliegende Empfängerschaltung weiter zu optimieren, etwa im Hinblick auf minimalen Stromverbrauch, einen voreingestellten "Duty-Cycle" oder im Hinblick auf die Kompensation von spezifischen Einflüssen bei der Herstellung einer integrierten Schaltung.

1: Empfängerschaltung
2: Empfängerschaltkreis
3: Regelschaltkreis
21, 22, 23: Inverterschaltung
24: Inverterschaltung
31, 32: Differenzverstärker
40: Inverterschaltung
50: Inverterschaltung
60: Inverterschaltung
3-1, 3-2: Regelschaltkreis
211, 212: Schalttransistor
221, 222: Steuertransistor
201: Eingang
202: Ausgang
311, 312: Eingang
313: Ausgang
321, 322: Eingang
323: Ausgang
401: Eingang
402: Ausgang
411, 412: Schalttransistor
421, 422: Steuertransistor
VREF: Referenzspannung
GND: Bezugsspannung
VDD: positive Versorgungsspannung
VN: negative Versorgungsspannung
IN: Eingangssignal
OUT: Signal
OUT_F: Ausgangssignal
OUTREF: Signal
VCTl1, VCTL2: Steuerspannung

Claims

Empfängerschaltung – mit einem Empfängerschaltkreis (2) mit einem Eingang (201) zum Empfang eines Eingangssignals (IN), mit einem Ausgang (202) zur Ausgabe eines Ausgangssignals (OUT_F) und mit einer ersten Inverterschaltung (23) mit Schalttransistoren (211, 212), der das Eingangssignal zugeführt wird, wobei in Reihe zu den Schalttransistoren wenigstens ein erster und ein zweiter Steuertransistor (221, 222) unterschiedlichen Leitungstyps geschaltet ist, die einen jeweiligen Steueranschluss aufweisen, – wobei die erste Inverterschaltung (23) zwischen den Eingang (201) und den Ausgang (202) des Empfängerschaltkreises geschaltet ist, und – mit einem Regelschaltkreis (3), der umfasst – einen ersten Differenzverstärker (31), welcher eingangsseitig mit einem Anschluss für eine Referenzspannung (VREF) und ausgangsseitig mit dem Steueranschluss des ersten Steuertransistors (221) der ersten Inverterschaltung (23) verbunden ist, – wobei der Regelschaltkreis (3) derart ausgebildet ist, dass der erste Steuertransistor (221) durch den Regelschaltkreis bei Abweichungen der Referenzspannung (VREF) von einem Spannungswert in einem Referenzbetriebszustand mit einer gegenüber dem Referenzbetriebszustand abweichenden ersten Steuerspannung (VCTL1) angesteuert wird, und – einen zweiten Differenzverstärker (32), welcher eingangsseitig mit dem Anschluss für die Referenzspannung (VREF) und ausgangsseitig mit dem Steueranschluss des zweiten Steuertransistors (222) der ersten Inverterschaltung verbunden ist, – wobei der Regelschaltkreis (3) derart ausgebildet ist, dass der zweite Steuertransistor (222) durch den Regelschaltkreis bei Abweichungen der Referenzspannung (VREF) von einem Spannungswert in einem Referenzbetriebszustand mit einer gegenüber dem Referenzbetriebszustand abweichenden zweiten Steuerspannung (VCTL2) angesteuert wird, die unterschiedlich zur ersten Steuerspannung (VCTL1) ist.
Empfängerschaltung nach Anspruch 1, dadurch gekennzeichnet, dass der Regelschaltkreis (3) ferner umfasst: – den ersten Differenzverstärker (31) mit einem ersten Eingang (311), einem zweiten Eingang (312) und einem Ausgang (313), – eine zweite Inverterschaltung (40) mit einem Eingang (401), einem Ausgang (402) und einem ersten und einem zweiten Steuertransistor (421, 422), die in Reihe zu Schalttransistoren (411, 412) der zweiten Inverterschaltung (40) geschaltet sind, – wobei der erste Eingang (311) des ersten Differenzverstärkers (31) mit dem Ausgang (402) der zweiten Inverterschaltung (40) verbunden ist, – wobei der zweite Eingang (312) des ersten Differenzverstärkers (31) und der Eingang (401) der zweiten Inverterschaltung (40) mit dem Anschluss für die Referenzspannung (VREF) verbunden sind, – wobei der Ausgang (313) des ersten Differenzverstärkers (31) mit einem Steueranschluss des ersten Steuertransistors (421) der zweiten Inverterschaltung (40) und mit dem Steueranschluss des ersten Steuertransistors (221) der ersten Inverterschaltung (23) verbunden ist, – den zweiten Differenzverstärker (32) mit einem ersten Eingang (321), einem zweiten Eingang (322) und einem Ausgang (323), – wobei der erste Eingang (321) des zweiten Differenzverstärkers (32) mit dem Ausgang (402) der zweiten Inverterschaltung (40) verbunden ist, – wobei der zweite Eingang (322) des zweiten Differenzverstärkers (32) mit dem Anschluss für die Referenzspannung (VREF) verbunden ist, – wobei der Ausgang (323) des zweiten Differenzverstärkers (32) mit einem Steueranschluss des zweiten Steuertransistors (422) der zweiten Inverterschaltung (40) und mit dem Steueranschluss des zweiten Steuertransistors (222) der ersten Inverterschaltung (23) verbunden ist.
Empfängerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Regelschaltkreis (3) derart ausgebildet ist, dass bei einer Veränderung der Referenzspannung (VREF) gegenüber dem Referenzbetriebszustand mit Ansteuerung des ersten und des zweiten Steuertransistors (221, 222) der ersten Inverterschaltung (23) durch den Regelschaltkreis (3) die Verstärkung der ersten Inverterschaltung (23) erhöht wird.
Empfängerschaltung nach Anspruch 3, dadurch gekennzeichnet, dass der Regelschaltkreis (3) eine dritte Inverterschaltung (50) mit einem Eingang (501) und einem Ausgang (502) umfasst, wobei der Eingang (501) der dritten Inverterschaltung (50) mit dem Anschluss für die Referenzspannung (VREF) und der Ausgang (502) der dritten Inverterschaltung (50) mit den ersten Eingängen (311, 321) des ersten und zweiten Differenzverstärkers (31, 32) verbunden ist.
Empfängerschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass – der erste Steuertransistor (221) der ersten Inverterschaltung (23) vom p-Leitfähigkeitstyp ist und zwischen einen Anschluss für eine positive Versorgungsspannung (VDD) und einen Ausgang der ersten Inverterschaltung (23) geschaltet ist, – der zweite Steuertransistor (222) der ersten Inverterschaltung (23) vom n-Leitfähigkeitstyp ist und zwischen einen Anschluss für eine Bezugsspannung (GND) oder eine negative Versorgungsspannung (VN) und den Ausgang der ersten Inverterschaltung (23) geschaltet ist.
Empfängerschaltung nach Anspruch 2, dadurch gekennzeichnet, dass – der erste Steuertransistor (421) der zweiten Inverterschaltung (40) vom p-Leitfähigkeitstyp ist und zwischen einen Anschluss für eine positive Versorgungsspannung (VDD) und den Ausgang (402) der zweiten Inverterschaltung (40) geschaltet ist, – der zweite Steuertransistor (422) der zweiten Inverterschaltung (40) vom n-Leitfähigkeitstyp ist und zwischen einen Anschluss für eine Bezugsspannung (GND) oder eine negative Versorgungsspannung (VN) und den Ausgang (402) der zweiten Inverterschaltung (40) geschaltet ist.