DE69937870T2

DE69937870T2 - Differenzverstärkerschaltung vom Mehreingangstyp

Info

Publication number: DE69937870T2
Application number: DE69937870T
Authority: DE
Inventors: Hiroshi Yokohama-shi Tachimori
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-11-19
Filing date: 1999-11-19
Publication date: 2009-01-02
Anticipated expiration: 2019-11-20
Also published as: JP2000156616A; EP1003281B1; EP1003281A2; US6388519B1; EP1003281A3; DE69937870D1

Description

Hintergrund der Erfindung
1. Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Mehreingangs-Differenzverstärkerschaltung mit zwei oder mehr Paaren von positiven und negativen Eingangsanschlüssen.
2. Beschreibung der verwandten Technik
In einer Differenzverstärkerschaltung und insbesondere in einer Differenzverstärkerschaltung vom Mehreingangstyp mit zwei oder mehr Paaren von positiven und negativen Eingangsanschlüssen wird Gebrauch gemacht von einem Aufbau, bei dem ein Eingangs-Dynamikbereich dadurch erweitert wird, dass Drain-Elektroden von Transistoren, die ein Eingangselement auf der positiven Seite darstellen, mit einem gemeinsamen Schaltungsknoten verbunden sind, dass Drain-Elektroden von Transistoren, die ein Eingangselement auf der negativen Seite darstellen, mit einem weiteren gemeinsamen Knoten verbunden sind und dass ein Betriebsstrom von einer unterschiedlichen Stromquelle für jedes Differenzpaar abgegeben wird. Eine Differenzverstärkerschaltung vom Mehreingangstyp mit einem solchen Aufbau wurde in der ungeprüften japanischen Patentveröffentlichung (Kokai) Nr. 9-93052 angegeben.
49 veranschaulicht in einem Schaltungsdiagramm ein Beispiel der in der ungeprüften japanischen Patentveröffentlichung (Kokai) Nr. 9-93052 angegebenen Differenzverstärkerschaltung vom Mehreingangstyp. Wie dargestellt, ist bei dieser Differenzverstärkerschaltung vom Mehreingangstyp eine Anzahl von n Differenzpaaren aus MOS-Transistoren MI₀₁, ..., MI_0n und MI₁₁, ..., MI_1n aufgebaut. Die Gate-Elektroden der Transistoren MI₁₁, ..., MI_1n bilden die Eingangsanschlüsse auf der positiven Seite, während die Gate-Elektroden der Transistoren MI₀₁, ..., MI_0n die Eingangsanschlüsse auf der negativen Seite bilden. Die Drain-Elektroden der Transistoren auf der positiven Seite sind mit einem gemeinsamen negativen Schaltungsknoten ND_N verbunden, während die Drain-Elektroden der Transistoren auf der negativen Seite mit einem gemeinsamen positiven Knoten bzw. Schaltungsknoten ND_P verbunden sind. Der Schaltungsknoten ND_N ist über eine Lastwiderstandsschaltung RL₁ mit einer eine Versorgungsspannung V_DD führenden Speiseleitung verbunden, während der Schaltungsknoten ND_P über eine Lastwiderstandschaltung RL₀ mit der die Versorgungsspannung V_DD führenden Speiseleitung verbunden ist. Die Source-Elektroden der beiden Transistoren, wie der Transistoren MI₀₁ und MI₁₁, aus denen das jeweilig Differenzpaar aufgebaut ist, sind mit einem gemeinsamen Schaltungsknoten verbunden, während Betriebsströme diesen Schaltungsknoten von verschiedenen Stromquellen zugeführt werden. So sind die Source-Elektroden des die Transistoren MI₀₁ und MI₁₁ umfassenden Transistorpaares mit einem Schaltungsknoten VS₁ verbunden, während die Source-Elektroden des die Transistoren MI_0n und MI_1n umfassenden Transistorpaares mit einem Schaltungsknoten VS_n verbunden sind. Ein Betriebsstrom ID₁ wird dem Schaltungsknoten VS₁ von einer Stromquelle IS₁ zugeführt, während ein Betriebsstrom ID_n dem Schaltungsknoten VS_n von einer Stromquelle IS_n zugeführt wird.
50 veranschaulicht in einer Ansicht ein Beispiel der in 49 dargestellten Differenzverstärkerschaltung vom Mehreingangstyp. Es sei hier darauf hingewiesen, dass eine sogenannte 4-Eingangsanschluss-Differenzverstärkerschaltung mit zwei positiven und negativen Eingangsanschlüssen dargestellt ist.
Wie veranschaulicht, ist bei dieser Differenzverstärkerschaltung eine Ausgangslastschaltung durch eine Stromspiegelschaltung aufgebaut, die aus p-Kanal-MOS-Transistoren ML₀ und ML₁ gebildet ist. Die Source-Elektroden der beiden Transistoren ML₀ und ML₁ sind mit der die Versorgungsspannung V_DD führenden Speiseleitung verbunden; die Gate-Elektroden dieser Transistoren sind miteinander verbunden, und ein Verbindungspunkt der betreffenden Gate-Elektroden ist mit der Drain-Elektrode des Transistors ML₀ verbunden. Die Drain-Elektrode des Transistors ML₀ ist mit dem gemeinsamen Schaltungspunkt bzw. -knoten ND_P der Drain-Elektroden der Transistoren MI₀₁ und MI₀₂ auf der positiven Seite verbunden, während die Drain-Elektrode des Transistors ML₁ mit dem gemeinsamen Schaltungspunkt bzw. -knoten ND_N der Transistoren MI₁₁ und MI₁₂ auf der negativen Seite verbunden ist.
Die Stromquelle zur Lieferung des Betriebsstroms für das jeweilige Differenzpaar ist ferner durch n-Kanal-MOS-Transistoren MS₁ und MS₂ aufgebaut, um an die Gate-Elektrode der betreffenden Transistoren eine bestimmte Vorspannung abzugeben. Die Drain-Elektrode des Transistors MS₁ ist beispielsweise mit dem Schaltungsknoten VS₁ verbunden, während die Drain-Elektrode des Transistors MS₂ mit dem Schaltungsknoten VS₂ verbunden ist. Eine Vorspannung V_BIAS wird den Gate-Elektroden dieser Transistoren MS₁ und MS₂ eingangsseitig zugeführt. Es sei darauf hingewiesen, dass die Vorspannung V_BIAS durch die Stromquelle IS₀ und den nMOS-Transistor MS₀ erzeugt wird.
Der Schaltungsknoten ND_P und der Schaltungsknoten ND_N bilden einen nicht invertierten Ausgangsanschluss DFO(+) und einen invertierten Ausgangsanschluss DFO(–) der Differenzverstärkerschaltung. Das Ausgangssignal des invertierten Ausgangsanschlusses DFO(–) wird einer Gegentakt-Ausgangsstufe, die aus Transistoren PT₁ und NT₁ aufgebaut ist, über einen Source-Folger eingangsseitig zugeführt, der aus Transistoren ML₂ und MS₃ aufgebaut ist. Das Ausgangssignal des Source-Folgers wird durch die Gegentakt-Ausgangsstufe verstärkt und an dem Ausgangsanschluss OUT abgegeben. Es sei darauf hingewiesen, dass ein Widerstandselement R₁ und ein Kondensator C₁, der mit dem betreffenden Widerstandselement eine Phasenkompensationsschaltung bildet, zwischen dem invertierten Ausgangsanschluss DFO(–) der Differenzverstärkerschaltung und dem Ausgangsanschluss OUT der Gegentakt-Ausgangsstufe in Reihe geschaltet sind.
51 zeigt in einer Ansicht ein Beispiel eines weiteren Aufbaus der Differenzverstärkerschaltung vom Mehreingangstyp. Wie dargestellt, handelt es sich bei der Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel um eine 6-Eingangsanschluss-Differenzverstärkerschaltung, die aus drei Differenzpaaren aufgebaut ist. Der Aufbau der Schaltung gemäß dem Beispiel ist weitgehend derselbe wie der der in 50 dargestellten 4-Eingangsanschluss-Differenzverstärkerschaltung, allerdings mit der Ausnahme, dass die betreffende Schaltung drei Differenzpaare aufweist. Es sei darauf hingewiesen, dass in diese Schaltung die Stromverstärkungsraten der Transistoren, aus denen die Differenzpaare aufgebaut sind, auf unterschiedliche Werte festgelegt sind, wodurch ein in Bezug auf das Eingangssignal gewichtetes Verstärkungssignal erhalten wird.
Sind die Stromverstärkungsrate der Transistoren MI₀₁ und MI₁₁ gegeben mit ☐₁, die Stromverstärkungsrate der Transistoren MI₀₂ und MI₁₂ mit β₂, die Stromverstärkungsrate der Transistoren MI₀₃ und MI₁₃ mit β₃ und ist das Verhältnis der Stromverstärkungsraten der Transistoren MS₁, MS₂ und MS₃ gegeben mit β₁:β₂:β₃, so wird das Differenzsignal, welches dem jeweiligen Differenzpaar eingangsseitig zugeführt wird, entsprechend der Stromverstärkungsrate der Transistoren gewichtet, aus denen das jeweilige Differenzpaar aufgebaut ist, womit das Verstärkungssignal erhalten wird.
Wenn bei der oben erwähnten Differenzverstärkerschaltung vom Mehreingangstyp die Differenzverstärkerschaltung verwendet wird, indem eine negative Rückkopplung bzw. Gegenkopplung zwischen dem Ausgang und dem Eingang hervorgerufen wird, dann arbeitet die übliche Differenzverstärkerschaltung, die lediglich ein Paar von positiven und negativen Eingangsanschlüssen aufweist, auf der Grundlage eines Zustands, bei dem die Spannung am Eingangsanschluss auf der positiven Seite und die Spannung am Eingangsanschluss auf der negativen Seite gleich sind (virtuelle Masse bzw. Erde). Im Gegensatz dazu brauchen bei einer Differenzverstärkerschaltung vom Mehreingangstyp die Spannung am Eingangsanschluss auf der positiven Seite und die Spannung am Eingangsanschluss auf der negativen Seite für jedes Paar nicht gleich zu sein, weshalb die betreffende Differenzverstärkerschaltung auf der Grundlage eines Zustands arbeitet, in welchem die Summe der Spannungen an den Eingangsanschlüssen auf der positiven Seite und die Summe der Spannungen an den Eingangsanschlüssen auf der negativen Seite gleich wird.
Eine Differenzverstärkerschaltung vom Mehreingangstyp muss nämlich sogar in einem Fall arbeiten, in welchem Spannungen der Eingangsanschlüsse auf der positiven Seite und der Eingangsanschlüsse auf der negativen Seite für jedes Differenzpaar verschieden sind. Bei Betrachtung der Drain-Spannung des Transistors, aus dem eine Stromquelle zur Abgabe eines Betriebsstroms an ein Differenz-Eingangspaar aufgebaut ist, wird diese Spannung jedoch die Ausgangsspannung einer Source-Folgerschaltung eines ODER-Typs unter Heranziehung der positiven und negativen Eingangsanschlüsse als zwei Eingangsanschlüssen. Wenn dabei eine Differenz zwischen den Spannungen der positiven und negativen Eingangsanschlüsse auftritt, die höher ist als die Schwellwertspannung der Transistoren, aus denen ein Eingangselement aufgebaut ist, dann wird aus diesem Grunde die Ausgangsspannung der Source-Folgerschaltung vom ODER-Typ eine Spannung, die von der Gate-Spannung des Transistors, der ferner eingeschaltet ist von den beiden Transistoren, aus denen das Eingangselement besteht, um den Wert der Schwellwertspannung V_th verschoben, womit eine Spannung, die zum Einschalten des betreffenden Transistors erforderlich ist, nicht zwischen die Gate-Elektrode und die Source-Elektrode des Transistors abgegeben wird, aus dem das andere Eingangselement aufgebaut ist.
Infolgedessen tritt in dem Fall, dass die Spannungen an den positiven und negativen Eingangsanschlüssen um mehr als den Wert der Schwellwertspannung V_th der Transistoren auseinander liegen, aus denen das Eingangselement aufgebaut ist, ein Zustand ein, in welchem ein durch eine Konstantstromquelle stabilisierter bzw. geregelter Strom durch die Transistoren, aus denen ein Eingangselement aufgebaut ist, fließt, während kein Strom durch die Transistoren fließt, aus denen das andere Eingangselement aufgebaut ist, so dass infolgedessen der Nachteil vorhanden ist, dass die betreffenden Spannungen nicht länger als Änderung des Stroms erscheinen. Dies bedeutet, dass die Spannungsänderung des Schaltungsknotens, mit dem die Drain-Elektroden der Transistoren, welche das Eingangselement auf der positiven Seite, gemeinsam verbunden sind, d. h. die Ausgangsspannung der Differenz-Eingangsschaltung, und des anderen Schaltungsknotens, mit dem die Drain-Elektroden der Transistoren, aus denen das Eingangselement auf der negativen Seite aufgebaut ist, gemeinsam verbunden sind, das sind der invertierte Ausgangsanschluss und der nicht invertierte Ausgangsanschluss der Differenz-Eingangsschaltung, von der Ausgangsspannung abweicht, die von einer Mehreingangs-Differenzverstärkerschaltung erwartet wird.
Es sei darauf hingewiesen, dass in der oben erwähnten Differenzverstärkerschaltung vom Mehreingangstyp in dem Fall, dass eine Operationsverstärkerschaltung dadurch aufgebaut ist, dass eine negative Rückkopplung bzw. Gegenkopplung zwischen dem Ausgang und dem Eingang geschaffen wird, die Spannungsdifferenz zwischen dem positiven und negativen Ausgangsknoten der Differenzverstärkerschaltung gering ist, und jede Spannung wird im Wesentlichen konstant.
Andererseits weist im Falle einer Vergleichs- und Entscheidungsschaltung unter Heranziehung einer Mehreingangs-Differenzverstärkerschaltung ohne Vornahme einer Gegenkopplung zumindest einer der positiven und negativen Ausgangsknoten der Differenzverstärkerschaltung eine Amplitude auf, weshalb die Spannungsbedingungen, unter denen Transistoren, aus denen sämtliche Eingangselemente und die Konstantstromquellen mit einer linearen Charakteristik aufgebaut sind, weiter enger werden. Aus diesem Grunde besteht der Nachteil, dass im Falle der Vergleichs- und Entscheidungsschaltung die erwarteten Charakteristiken gerade durch eine obige Differenzverstärkerschaltung vom Mehreingangstyp nicht erzielt werden können, die Betriebsströme von unterschiedlichen Stromquellen für jeden Differenzeingang liefert.
In dem Dokument Patent Abstract of Japan, Vol. 16, No. JP-A-03 258 109 ist ein aktives Filter beschrieben, welches aus einer Integrationsschaltung sowie einer Addier-/Subtrahierschaltung gebildet ist, die einen Mehreingangs-Operationsverstärker vom Strombetriebstyp umfasst.
Zusammenfassung der Erfindung
Eine Aufgabe besteht darin, eine Differenzverstärkerschaltung vom Mehreingangstyp bereitzustellen, die imstande ist, die lineare Charakteristik bzw. Kennlinie der Eingangsspannung und der Ausgangsspannung sogar in einem Fall aufrechtzuerhalten, in welchem zwischen den Eingangsspannungen der Differenz-Eingangsanschlüsse eine Differenz von mehr als der Schwellwertspannung der Transistoren besteht, aus denen das Differenzpaar aufgebaut ist, und die imstande ist, den Dynamikbereich und die lineare Charakteristik zu verbessern.
Um das obige Ziel zu erreichen bzw. um die obige Aufgabe zu lösen, ist eine Differenzverstärkerschaltung vom Mehreingangstyp gemäß der vorliegenden Erfindung eine Mehreingangs-Differenzverstärkerschaltung mit zumindest zwei Paaren von positiven und negativen Eingangsanschlüssen, umfassend zumindest zwei Differenzpaare, deren jedes einen ersten Transistor und einen zweiten Transistor aufweist, wobei die Steuergates der betreffenden Transistoren mit den positiven bzw. negativen Eingangsanschlüssen verbunden sind, wobei die Drain-Elektroden der betreffenden Transistoren mit ersten bzw. zweiten Ausgangsanschlüssen verbunden sind und wobei die Source-Elektroden der betreffenden Transistoren über erste bzw. zweite Widerstände mit Stromlieferungsknoten verbunden sind. Die Differenzverstärkerschaltung gemäß der Erfindung umfasst ferner zumindest zwei Stromquellen zur Lieferung von Betriebsströmen an die Stromlieferungsknoten in den Differenzpaaren sowie erste und zweite Lastschaltungen, die zwischen den ersten bzw. zweiten Ausgangsanschlüssen und einer die erste Speisespannung führenden Speiseleitung angeschlossen und durch Widerstände aufgebaut sind, welche zwischen den ersten und zweiten Ausgangsanschlüssen und der Speiseleitung der ersten Speisespannung angeschlossen sind.
Ferner weist eine Differenzverstärkerschaltung vom Mehreingangstyp gemäß der vorliegenden Erfindung zumindest zwei Differenzpaare, deren jedes einen ersten und einen zweiten Transistor mit Steuergates, die mit den positiven bzw. negativen Eingangsanschlüssen verbunden sind, mit Anschlüssen, die mit ersten bzw. zweiten Ausgangsanschlüssen verbunden sind, und mit weiteren Anschlüssen aufweist, die mit Stromlieferungsknoten über dritte bzw. vierte Widerstände verbunden sind, und zumindest zwei Stromquellen zur Lieferung von Betriebsströmen an die Stromlieferungsknoten in den Differenzpaaren auf, wobei erste und zweite Lastschaltungen zwischen den ersten bzw. zweiten Ausgangsanschlüssen und einer eine erste Speisespannung führenden Speiseleitung angeschlossen sind und wobei eine bestimmte Vorspannung an die Steuergates der dritten und vierten Transistoren abgegeben wird.
Ferner sind bei der vorliegenden Erfindung vorzugsweise die Stromquellen zur Abgabe der Betriebsströme an das jeweilige Differenzpaar jeweils durch einen Transistor aufgebaut, an dessen Steuergate die bestimmte Vorspannung abgegeben wird, wobei ein Anschluss des betreffenden Transistors mit dem Stromlieferungsknoten verbunden ist und wobei ein weiterer Anschluss des betreffenden Transistors mit der eine zweite Speisespannung führenden Speiseleitung verbunden ist.
Ferner sind bei der vorliegenden Erfindung die ersten und zweiten Lastschaltungen durch erste bzw. zweite Lastbildungs-Transistoren aufgebaut, die zwischen den ersten und zweiten Ausgangsanschlüssen und der die erste Speisespannung führenden Speiseleitung angeschlossen und als Stromspiegelschaltung aufgebaut sind.
Kurze Beschreibung der Zeichnungen
Diese und andere Aufgaben bzw. Ziele und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen näher ersichtlich werden.
1 zeigt ein Schaltungsdiagramm einer ersten Ausführungsform einer Differenzverstärkerschaltung vom Mehreingangstyp gemäß der vorliegenden Erfindung.
2 zeigt ein Schaltungsdiagramm eines Beispiels des Aufbaus einer zwei Eingänge aufweisenden Differenzverstärkerschaltung.
3 zeigt ein Schaltungsdiagramm eines Beispiels einer konventionellen zwei Eingänge aufweisenden Differenzverstärkerschaltung.
4 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit zwischen interner Betriebsspannung und Eingangsspannung auf Grund des Source-Widerstands in einer Verarbeitungsschaltung, in der eine Gegenkopplung zwischen dem Ausgang und dem Eingang einer zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
5 veranschaulicht in einem Diagramm die Änderung der Strom-Eingangsspannungs-Abhängigkeit aufgrund des Quellwiderstands in einer Verarbeitungsschaltung, in der eine Gegenkopplung zwischen dem Ausgang und dem Eingang der zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
6 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Ausgang und dem Eingang der zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
7 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Stromes von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Eingang und dem Ausgang der zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
8 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus der zwei Eingänge aufweisenden Differenzverstärkerschaltung.
9 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus einer konventionellen zwei Eingänge aufweisenden Differenzverstärkerschaltung.
10 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einer Verarbeitungsschaltung, in der eine Gegenkopplung zwischen dem Ausgang und dem Eingang der zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
11 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Stromes von der Eingangsspannung aufgrund des Source-Widerstandes in einer Verarbeitungsschaltung, in der eine Gegenkopplung zwischen dem Ausgang und dem Eingang einer zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
12 veranschaulicht in einem Diagramm eine Änderung der Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Ausgang und dem Eingang der zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
13 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Stroms von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Ausgang und dem Eingang einer zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
14 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Eingang und dem Ausgang einer zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
15 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Stromes von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Ausgang und dem Eingang einer zwei Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
16 zeigt ein Schaltungsdiagramm eines Beispiels des Aufbaus einer vier Eingänge aufweisenden Differenzverstärkerschaltung.
17 zeigt ein Schaltungsdiagramm eines Beispiels einer konventionellen vier Eingänge aufweisenden Differenzverstärkerschaltung.
18 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einer Verarbeitungsschaltung, in der eine Gegenkopplung zwischen dem Ausgang und dem Eingang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
19 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Stroms von der Eingangsspannung aufgrund des Source-Widerstandes in einer Verarbeitungsschaltung, in der eine Gegenkopplung zwischen dem Ausgang und dem Eingang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
20 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Eingang und dem Ausgang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
21 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Stroms von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Eingang und dem Ausgang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
22 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus einer vier Eingänge aufweisenden Differenzverstärkerschaltung.
23 zeigt ein Schaltungsdiagramm des Beispiels eines weiteren Aufbaus einer konventionellen vier Eingänge aufweisenden Differenzverstärkerschaltung.
24 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einer Verarbeitungsschaltung, in der eine Gegenkopplung zwischen dem Ausgang und dem Eingang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
25 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Stroms von der Eingangsspannung aufgrund des Source-Widerstandes in einer Verarbeitungsschaltung, in der eine Gegenkopplung zwischen dem Ausgang und dem Eingang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
26 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Ausgang und dem Eingang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
27 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Stroms von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Eingang und dem Ausgang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
28 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Ausgang und dem Eingang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorgesehen ist.
29 veranschaulicht in einem Diagramm die Abhängigkeit der Änderung des Stroms von der Eingangsspannung aufgrund des Source-Widerstandes in einer Vergleichs- und Entscheidungsschaltung, in der keine Gegenkopplung zwischen dem Ausgang und dem Eingang einer vier Eingänge aufweisenden Differenzverstärkerschaltung vorhanden ist.
30 zeigt ein Schaltungsdiagramm einer zweiten Ausführungsform einer Mehreingangs-Differenzverstärkerschaltung.
31 veranschaulicht in einem Diagramm die Betriebscharakteristik von Transistoren, die bei der zweiten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung als Widerstände wirken.
32 zeigt ein Schaltungsdiagramm eines Beispiels des Aufbaus einer dritten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
33 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus der dritten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
34 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus der dritten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
35 zeigt ein Schaltungsdiagramm eines Beispiels des Aufbaus einer vierten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
36 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus der vierten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
37 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus der vierten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
38 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus der vierten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
39 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus der vierten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
40 zeigt ein Schaltungsdiagramm eines weiteren Beispiels des Aufbaus der vierten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
41 zeigt ein Schaltungsdiagramm eines Beispiels des Aufbaus einer fünften Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
42 zeigt ein Schaltungsdiagramm eines Beispiels des Aufbaus einer sechsten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
43 zeigt ein Signalverlaufs- bzw. Wellenformdiagramm des Betriebs der Differenzverstärkerschaltung gemäß der sechsten Ausführungsform.
44 veranschaulicht in einem Diagramm die Abhängigkeit der internen Spannung von der Eingangsspannung aufgrund des Source-Widerstandes in einem Differenz-Eingangsschaltungsteil der Operationsverstärkerschaltung mit einer 1/2-Verstärkung unter Heranziehung der Differenzverstärkerschaltung gemäß der sechsten Ausführungsform.
45 veranschaulicht in einem Diagramm die Abhängigkeit des Stroms von der Eingangsspannung aufgrund des Source-Widerstandes in einem Differenz-Eingangsschaltungsteil der Operationsverstärkerschaltung mit einer 1/2-Verstärkung unter Heranziehung der Differenzverstärkerschaltung gemäß der sechsten Ausführungsform.
46 veranschaulicht in einem Schaltungsdiagramm den Aufbau einer Vergleichsschaltung einer siebten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
47 veranschaulicht in einem Signalverlaufs- bzw. Wellenformdiagramm den Betrieb der Differenzverstärkerschaltung gemäß der siebten Ausführungsform.
48 veranschaulicht in einem Schaltungsdiagramm den Aufbau einer Vergleichs- und Entscheidungsschaltung einer achten Ausführungsform der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung.
49 veranschaulicht in einem Schaltungsdiagramm ein Beispiel einer konventionellen Mehreingangs-Differenzverstärkerschaltung.
50 veranschaulicht in einem Schaltungsdiagramm ein Beispiel des Aufbaus einer konventionellen Mehreingangs-Differenzverstärkerschaltung.
51 veranschaulicht in einem Schaltungsdiagramm ein weiteres Beispiel des Aufbaus einer konventionellen Mehreingangs-Differenzverstärkerschaltung.
Beschreibung der bevorzugten Ausführungsformen
Unter Bezugnahme auf die beigefügten Zeichnungen werden nachstehend bevorzugte Ausführungsformen beschrieben.
Erste Ausführungsform
1 veranschaulicht in einem Schaltungsdiagramm eine erste Ausführungsform einer Differenzverstärkerschaltung vom Mehreingangstyp gemäß der vorliegenden Erfindung. Wie dargestellt, weist die Differenzverstärkerschaltung vom Mehreingangstyp gemäß der vorliegenden Erfindung eine Anzahl n von Differenzpaaren auf, die aus n Paaren von MOS-Transistoren MI₀₁, ..., MI_0n und MI₁₁, ..., MI_1n aufgebaut sind. Durch die Gate-Elektroden der Transistoren MI₁₁, ..., MI_1n sind die Eingangsanschlüsse auf der positiven Seite gebildet, während durch die Gate-Elektroden der Transistoren MI₀₁, ..., MI_0n die Eingangsanschlüsse auf der negativen Seite gebildet sind. Die Drain-Elektroden der Transistoren auf der positiven Seite sind mit dem gemeinsamen Schaltungspunkt bzw. knoten ND_N verbunden, während die Drain-Elektroden der Transistoren auf der negativen Seite mit dem gemeinsamen Schaltungspunkt bzw. -knoten ND_P verbunden sind. Der Schaltungsknoten ND_N ist mit der die Speisespannung V_DD führenden Speiseleitung über die Ausgangslast-Widerstandsschaltung RL₁ verbunden, während der Schaltungsknoten ND_P mit der die Speisespannung V_DD führenden Speiseleitung über die Ausgangslast-Widerstandsschaltung RL₀ verbunden ist. Der Schaltungsknoten ND_P ist mit dem nicht invertierten Ausgangsanschluss DFO(+) der Mehreingangs-Differenzverstärkerschaltung verbunden, während der Schaltungsknoten ND_N mit dem invertierten Ausgangsanschluss DFO(–) der Mehreingangs-Differenzverstärkerschaltung verbunden ist.
Die Source-Elektroden der das jeweilige Differenzpaar bildenden Transistoren sind über Widerstandselemente mit der Konstantstromquelle verbunden. Die Source-Elektroden der Transistoren MI₀₁ und MI₁₁ sind beispielsweise durch die Widerstandselemente RS₀₁ bzw. RS₁₁ mit dem Schaltungsknoten VS₁ verbunden. Die Source-Elektroden der Transistoren MI_0n und MI_1n sind durch die Widerstandselemente RS_0n bzw. RS_1n mit dem Schaltungsknoten VS_n verbunden. Der Schaltungsknoten VS₁ ist mit der Konstantstromquelle IS₁ verbunden, und der Schaltungsknoten VS_n ist mit der Konstantstromquelle IS_n verbunden.
Zur Erläuterung des Prinzips der Arbeitsweise der Differenzverstärkerschaltung vom Mehreingangstyp gemäß der vorliegenden Ausführungsform erfolgt zunächst eine Erläuterung des Aufbaus und der Arbeitsweise der 2-Eingangsanschluss-Differenzverstärkerschaltung, das ist der Grundaufbau einer 2n Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung.
2 veranschaulicht in einem Schaltungsdiagramm ein Beispiel des Aufbaus einer zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung – eines Grundelements des Aufbaus der Differenzverstärkerschaltung vom Mehreingangstyp gemäß der vorliegenden Erfindung. Es sei darauf hingewiesen, dass zum Vergleich hiermit ein Beispiel des Aufbaus der konventionellen zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung in 3 veranschaulicht ist.
Wie in 2 dargestellt, ist diese zwei Eingangsanschlüsse aufweisende Differenzverstärkerschaltung durch ein Differenzpaar aufgebaut, umfassend nMOS-Transistoren MI₀ und MI₁, Widerstandselemente RL₀ und RL₁, die Ausgangslastschaltungen des betreffenden Differenzpaares bilden, Widerstandselemente RS₀ und RS₁, die mit der Source-Seite der Transistoren MI₀ bzw. MI₁ verbunden sind, und den nMOS-Transistor MS₁, der die Stromquelle zur Lieferung eines Betriebsstroms für das Differenzpaar bildet.
Die Gate-Elektroden der Transistoren MI₀ und MI₁ sind mit den Differenz-Eingangsanschlüssen IN(–) bzw. IN(+) verbunden. Die Drain-Elektrode des Transistors MI₀ ist mit der die Speisespannung V_DD führenden Speiseleitung durch das Widerstandselement RL₀ verbunden, während die Drain-Elektrode des Transistors MI₁ mit der die Speisespannung V_DD führenden Speiseleitung durch das Widerstandselement RL₁ verbunden ist. Die Source-Elektroden der Transistoren MI₀ und MI₁ sind über die Widerstandselemente RS₀ bzw. RS₁ mit dem Schaltungsknoten VS₁ verbunden. Die Substrate bzw. Trägerschichten der Transistoren MI₀ und MI₁ sind mit den Source-Elektroden der Transistoren MI₀ bzw. MI₁ verbunden.
Die Drain-Elektrode des Transistors MS₁ ist mit dem Schaltungsknoten VS₁ verbunden; die Source-Elektrode des betreffenden Transistors ist mit einem eine Spannung V_SS führenden gemeinsamen Spannungspunkt verbunden, und die Gate-Elektrode des betreffenden Transistors ist mit dem die Vorspannung V_BIAS führenden Eingangsanschluss verbunden. Es sei darauf hingewiesen, dass die Vorspannung V_BIAS so festgelegt ist, dass der Transistor MS₁ in einem Sättigungszustand arbeitet.
Der Verbindungspunkt der Drain-Elektrode des Transistors MI₀ und des Widerstandselements RL₀ bildet den nicht invertierten Ausgangsanschluss DFO(+), während der Verbindungspunkt der Drain-Elektrode des Transistors MI₁ und des Widerstandselements RL₁ den invertierten Ausgangsanschluss DFO(–) bildet.
Andererseits ist bei der in 3 dargestellten konventionellen Differenzverstärkerschaltung mit zwei Eingangsanschlüssen der Widerstand nicht mit der Source-Seite der Transistoren MI₀ und MI₁ verbunden, aus denen das Differenzpaar aufgebaut ist. Die Source-Elektroden der Transistoren MI₀ und MI₁ sind nämlich mit dem Schaltungsknoten VS₁ verbunden, während die Substrate bzw. Trägerschichten der Transistoren MI₀ und MI₁ mit dem Schaltungsknoten VS₁ verbunden sind.
4 veranschaulicht in einem Diagramm die Beziehung zwischen der Änderung der Eingangsspannung und den Änderungen der internen Schaltungsspannungen der in 2 und 3 dargestellten 2-Eingangsanschluss-Differenzverstärkerschaltungen, wenn die betreffenden Schaltungen gemäß 2 und 3 als Operationsschaltungen betrieben werden, bei denen eine negative Rückkopplung bzw. Gegenkopplung zwischen dem Ausgang und dem Eingang vorgenommen wird und bei denen die Werte der Source-Widerstandselemente verändert werden.
Längs der Abszisse ist in 4 die Änderung der nicht invertierten Eingangsspannung IN(+) der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltungen gemäß 2 und 3 aufgetragen, wobei die nicht invertierte Eingangsspannung IN(+) zwischen der Spannung V_SS und der Spannung V_DD geändert wird. Bei diesem Beispiel liegt die invertierte Eingangsspannung IN(–) bei einer Zwischenspannung AGND zwischen der Spannung V_SS und der Spannung V_DD fest, nämlich bei IN(–) = AGND. Die Spannung AGND beträgt beispielsweise 0 V.
Längs einer Ordinate sind in 4 die Spannungsänderungen der folgenden internen Spannungen in den zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltungen gemäß 2 und 3 aufgetragen:

Kurven DFO(+) und DFO(–): die Spannungen an den Ausgangsanschlüssen DFO(+) bzw. DFO(–).
Kurve VR₁: die Spannung an der Source-Elektrode des Transistors MI₁ in 2.
Kurve VR₀: die Spannung an der Source-Elektrode des Transistors MI₀ in 2.
Kurve VS₁: die Spannung am Schaltungsknoten VS₁ in 2.
Kurve VS: die Spannung am Schaltungsknoten VS in 3.
Kurve V_BIAS: die an die Schaltungen in 2 und 3 angelegte Vorspannung.

Die durch punktierte Linien dargestellten Kurven veranschaulichen die Ergebnisse für den Fall, dass die Widerstandselemente nicht an den Source-Elektroden der Transistoren MI₀ und MI₁ in der Schaltungsanordnung gemäß 2 vorgesehen sind, sowie die Ergebnisse der Schaltungsanordnung gemäß 3 in dem Fall, dass die Widerstandselemente nicht vorgesehen sind.
Die durch die Strichpunktlinien dargestellten Kurven veranschaulichen die Ergebnisse für den Fall, dass die Werte der mit den Source-Elektroden der Transistoren MI₀ und MI₁ verbundenen Widerstandselemente in der Schaltung gemäß 2 maximale Werte aufweisen. Die durch die voll ausgezogenen Linien dargestellten Kurven veranschaulichen die Ergebnisse für den Fall, dass die Werte der mit den Source-Elektroden der Transistoren MI₀ und MI₁ in der Schaltung gemäß 2 verbundenen Widerstandselemente den mittleren Wert zwischen dem maximalen Wert und 0 aufweisen.
5 veranschaulicht in einem Diagramm die Beziehung zwischen der Änderung der Eingangsspannung und den Änderungen der internen Ströme der in 2 und 3 dargestellten 2-Eingangsanschluss-Differenzverstärkerschaltungen.
Längs der Abszisse ist in 5 die Änderung der nicht invertierten Eingangsspannung IN(+) der in 2 und 3 dargestellten 2-Eingangsanschluss-Differenzverstärkerschaltungen aufgetragen.
Längs der Ordinate sind in 5 die Stromänderungen der folgenden internen Ströme der Schaltungen in 2 und 3 aufgetragen, wenn die Schaltungen gemäß 2 und 3 unter den Bedingungen von 5 betrieben sind.

Kurve ID₁: der Strom, der durch die Stromquelle gelangt (der Transistor MS₁).
Kurve ID₀₁: der Strom, der durch das Lastwiderstandselement RL₀ gelangt.
Kurve ID₁₁: der Strom, der durch das Lastwiderstandselement RL₁ gelangt.

Die punktierten Kurven, die voll ausgezogenen Kurven und die Strichpunktkurven veranschaulichen die Ergebnisse des Falles, dass die Widerstandselemente mit den Source-Elektroden der Transistoren MI₀ und MI₁ nicht verbunden sind, wenn die Werte der Widerstandselemente mittlere Werte bzw. wenn die Werte der Widerstandselemente maximale Werte aufweisen.
Es sei darauf hingewiesen, dass die Angaben gemäß den Kurven von 4 und 5 bei den folgenden entsprechenden Zeichnungen angewandt sind.
6 und 7 veranschaulichen in Diagrammen die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung der Differenzverstärkerschaltung aufgrund des Source-Widerstandswertes bzw. die Änderung der Abhängigkeit des Stromes von der Eingangsspannung aufgrund des Source-Widerstandswertes für den Fall, dass keine obige Gegenkopplung vorliegt.
8 zeigt ein Beispiel eines weiteren Aufbaus einer zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung. Wie dargestellt, ist bei dieser zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung durch die Stromspiegelschaltung, welche die pMOS-Transistoren ML₀ und ML₁ aufweist, die Ausgangslastschaltung der Differenzverstärkerschaltung aufgebaut. Wie dargestellt, sind die beiden Source-Elektroden der Transistoren ML₀ und ML₁ mit der die Speisespannung V_DD führenden Speiseleitung verbunden; die Gate-Elektroden sind jeweils miteinander verbunden, und der Verbindungspunkt der betreffenden Gate-Elektroden ist mit der Drain-Elektrode des Transistors ML₀ verbunden. Ferner ist die Drain-Elektrode des Transistors ML₀ mit der Drain-Elektrode des Transistors MI₀ unter Bildung des Differenzpaares verbunden, wobei der Verbindungspunkt zwischen den betreffenden Drain-Elektroden den nicht invertierten Ausgangsanschluss DFO(+) bildet. Die Drain-Elektrode des Transistors ML₁ ist mit der Drain-Elektrode des Transistors MI₁ unter Bildung des Differenzpaares verbunden, und der Verbindungspunkt der betreffenden Drain-Elektroden bildet den invertierten Ausgangsanschluss DFO(–).
Die anderen Komponenten neben der Lastschaltung sind dieselben wie die Komponenten der in 2 dargestellten zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung. So ist nämlich das Widerstandselement RS₀ zwischen der Source-Elektrode des Transistors MI₀ und dem Schaltungsknoten VS₁ angeschlossen, während das Widerstandselement RS₁ zwischen der Source-Elektrode des Transistors MI₁ und dem Schaltungsknoten VS₁ angeschlossen ist. Der Betriebsstrom wird dem Schaltungsknoten VS₁ von der Stromquelle geliefert, die durch den Transistor MS₁ gebildet ist, dessen Gate-Elektrode die Vorspannung V_BIAS zugeführt wird.
9 zeigt zum Vergleich ein Beispiel einer konventionellen zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung. Wie dargestellt, sind bei dieser Differenzverstärkerschaltung Widerstände nicht mit der Source-Seite der das Differenzpaar bildenden Transistoren MI₀ und MI₁ verbunden. Die Source-Elektroden der Transistoren MI₀ und MI₁ sind miteinander verbunden, und der Betriebsstrom wird von der durch den Transistor MS₁ gebildeten Stromquelle zum Schaltungsknoten VS₁, dem Verbindungspunkt der betreffenden Transistoren geliefert.
10 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung einer Differenzverstärkerschaltung aufgrund des Source-Widerstandswertes in dem Fall, dass die in 8 und 9 dargestellten Differenzverstärkerschaltungen als Verarbeitungsschaltungen betrieben werden, bei denen eine negative Rückkopplung bzw. Gegenkopplung zwischen dem Ausgang und dem Eingang vorhanden ist. Ferner zeigt 11 in einem Diagramm die Änderung der Abhängigkeit des Betriebsstroms von der Eingangsspannung aufgrund des Source-Widerstandswerts in diesem Fall.
12 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung der Differenzverstärkerschaltung aufgrund des Source-Widerstandswertes in dem Fall, dass die in 8 und 9 dargestellten Differenzverstärkerschaltungen als Vergleichs- und Entscheidungsschaltungen betrieben werden, bei denen keine Gegenkopplung zwischen dem Ausgang und dem Eingang vorhanden ist. 13 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Betriebsstroms von der Eingangsspannung aufgrund des Source-Widerstandswertes in diesem Fall.
14 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung der Differenzverstärkerschaltung aufgrund des Source-Widerstandswertes in dem Fall, dass die in 8 und 9 dargestellten Differenzverstärkerschaltungen als Vergleichs- und Entscheidungsschaltungen betrieben werden, bei denen keine Gegenkopplung zwischen dem Eingang und dem Ausgang vorhanden ist. Ferner zeigt 15 in einem Diagramm die Änderung der Abhängigkeit des Betriebsstromes von der Eingangsspannung aufgrund des Source-Widerstandswertes in diesem Fall.
Es sei darauf hingewiesen, dass in 12 und 13 längs der Abszisse eine Eingangssignalspannung am nicht invertierten Ausgangsanschluss DFO(+) der Differenzverstärkerschaltung aufgetragen ist, während in 14 und 15 längs der Abszissen die Eingangssignalspannung am invertierten Ausgangsanschluss DFO(–) der Differenzverstärkerschaltung aufgetragen ist.
Wie oben erwähnt, werden bei der vorliegenden Erfindung durch die Bereitstellung der Widerstände zwischen der Source-Seite der das Differenzpaar bildenden Transistoren und der Stromquelle zur Lieferung des Betriebsstromes eine Verbesserung der linearen Eingangs-Ausgangs-Kennlinie der Differenzverstärkerschaltung und eine Erweiterung des Dynamikbereiches erzielt.
Die invertierten und nicht invertierten Ausgangssignale der oben erwähnten Differenzverstärkerschaltung weisen keine großen Ausgangsamplituden auf, da dann, wenn die Verarbeitungsschaltung eine Gegenkopplung zwischen dem Ausgang und dem Eingang hervorruft, die durch die Verstärkungsrate der Ausgangsstufe geteilte Amplitude der Ausgangsstufe die Ausgangsamplitude der Differenzverstärkerschaltung wird. Aus diesem Grunde werden in beiden Fällen der Eingangs-Ausgangs-Kennlinie der in 4 dargestellten, zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung vom Widerstandslasttyp und der Eingangs-Ausgangs-Kennlinie der in 10 dargestellten, zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung vom Stromspiegelschaltungs-Lasttyp die Ausgangssignalpegel des nicht invertierten Ausgangsanschlusses DFO(+) und des invertierten Ausgangsanschlusses DFO(–) nahezu gleich. Diese Ausgangsanschlüsse sind mit den Drain-Elektroden der das Differenzpaar bildenden Transistoren verbunden, und die Drain-Spannungen der Transistoren liegen etwas hoch und sind weitgehend konstant. Daher arbeiten die das Differenzpaar bildenden beiden Eingangstransistoren im Sättigungsbereich, oder einer der Transistoren arbeitet im Sättigungsbereich und der andere Transistor ist ausgeschaltet.
Wenn die Vergleichs- und Entscheidungsschaltung nicht mit einer Gegenkopplung zwischen dem Ausgang und dem Eingang versehen ist, werden Ausgangssignale mit einer gewissen hohen Amplitude von den invertierten und nicht invertierten Ausgangsanschlüssen der Differenzverstärkerschaltung abgegeben. Aus diesem Grunde sind auch Spannungszustände vorhanden, bei denen einer der beiden Eingangstransistoren im Nicht-Sättigungsbereich arbeitet.
Nachstehend wird die interne Arbeitsweise der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung für den Fall im Einzelnen erläutert, dass sie als Verarbeitungsschaltung betrieben ist, die mit einer Gegenkopplung zwischen dem Ausgang und dem Eingang versehen ist.
Wenn die Differenzverstärkerschaltung mit einer Gegenkopplung zwischen dem Ausgang und dem Eingang versehen ist, zeigt sich ein Zustand, in welchem die beiden das Differenzpaar bildenden Transistoren im Sättigungsbereich arbeiten oder in welchem einer der Transistoren im Sättigungsbereich arbeitet und der andere Transistor ausgeschaltet ist.
Wenn die Widerstände nicht mit der Source-Seite der Transistoren verbunden sind, d. h. im Falle der in 3 oder in 9 dargestellten Differenzverstärkerschaltung mit zwei Eingangsanschlüssen, dann wird die Spannung V_Si (bei der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung ist i = 1) des Schaltungsknotens VS₁, mit dem die Source-Elektroden der Transistoren verbunden sind, die Ausgangsspannung des Source-Folgers für die Eingangsspannung V_INi(+) oder V_INi(–), wie dies später beschrieben wird.
Hier ist bei den beiden Transistoren MI₀ und MI₁, welche das Differenzpaar bilden, der durch den Transistor MI₀ fließende Strom gegeben mit ID_0i, der durch den Transistor MI₁ fließende Strom ist gegeben mit ID_1i und die Summe der Ströme ID_0i und ID_1i ist gegeben mit ID₁, und zwar in dem Fall, dass V_INi(+) << V_INi(–), ID_i gleich ID_0i, und ID_1i gleich 0 ist. Es sei darauf hingewiesen, dass der Strom ID_i gleich dem Betriebsstrom ist, der dem Differenzpaar geliefert wird. In der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung, wie sie in 2 oder in 8 veranschaulicht ist, wird der Strom beispielsweise gleich dem Strom, der durch den als Stromquelle wirkenden Transistor MS₁ fließt.
Wenn die Stromverstärkungsrate des Transistors M1₀ gegeben ist mit β_i und wenn die Stromverstärkungsrate des Transistors MS₁, der als Stromquelle wirkt, gegeben ist mit β_Si, dann wird die folgende Gleichung auf der Grundlage von ID_i = ID_0i erhalten: (1/2)βSi(VBIAS – Vth)2 = (1/2)βi(VINi(–) – VSi – Vth)2 (1)
Aus der Gleichung (1) wird folgende Gleichung ermittelt: VSi = VINi(–) – Vth – (βSi/βi)(1/2) × (VBIAS – Vth) (2)
Wenn Signale, die im Wesentlichen denselben Pegel aufweisen, dem invertierten Eingangsanschluss IN_i(–) und dem nicht invertierten Eingangsanschluss IN_i(+) der Differenzverstärkerschaltung eingangsseitig zugeführt werden, d. h. dann, wenn V_INi(–) ≒ V_INi(+) ist, dann ist das Ergebnis ID_i = ID_0i + ID_1i, ID_0i ≠ 0 und ID_1i ≠ 0. Dies kann durch die folgende Gleichung ausgedrückt werden: (1/2)βSi(VBIAS – Vth)2 = (1/2)βi(VINi(–) – VSi – Vth)2 + (1/2)βi(VIni(+) – VSi – Vth)2 (3)
Wenn Signale mit gleichen Pegeln dem invertierten Ausgangsanschluss IN_i(–) und dem nicht invertierten Eingangsanschluss IN_i(+) der Differenzverstärkerschaltung eingangsseitig zugeführt werden, d. h. dann, wenn V_INi(–) = V_INi(+) ist, dann ist das Ergebnis ID_i = ID_0i + ID_1i, ID_0i = ID_1i = ID_i/2. Dies ist in der folgenden Gleichung dargestellt: (1/2)βSi(VBIAS – Vth)2 = βi(VINi(–/+) – VSi – Vth)2 (4)
Aus der Gleichung (4) kann die Spannung V_Si (i = 1) des Schaltungsknotens VS₁ durch folgende Gleichung ausgedrückt werden: VSi = VINi(–/+) – Vth – (βSi/2βi)(1/2) × (VBIAS – Vth) (5)
Wenn demgegenüber V_INi(+) >> V_INi(–) ist, dann wird ID_i gleich ID_1i, und ID_0i wird gleich 0, womit folgende Gleichung erhalten wird: (1/2)βSi(VBIAS – Vth)2 = (1/2)βi(VINi(+) – VSi – Vth)2 (6)
Aus der Gleichung (6) kann folgende Gleichung ermittelt werden: VSi = VINi(+)– Vth – (βSi/βi)(1/2) × (VBIAS – Vth) (7)
Die obigen Gleichungen geben die internen Betriebsspannungen entsprechend den Eingangssignalen in dem Fall an, dass Widerstände nicht mit der Source-Seite der das Differenzpaar bildenden Transistoren verbunden sind. Anschließend erfolgt eine Erläuterung bezüglich der internen Betriebsspannung in dem Fall, dass die Widerstände mit der Source-Seite der das Differenzpaar bildenden Transistoren verbunden sind. In einem solchen Fall werden die Source-Spannungen VR_0i und VR_1i der Transistoren MI₀ und MI₁ zu den Ausgangsspannungen des Source-Folgers in Bezug auf die Eingangssignalspannungen V_INi(–) und V_INi(+), wie dies nachstehend beschrieben wird.
Zunächst wird in dem Fall, dass V_INi(+) << V_INi(–) vorliegt, ID_i gleich ID_0i, und ID_1i wird gleich 0. Entsprechend dieser Situation wird folgende Gleichung ermittelt: (1/2)βSi(VBIAS – Vth)2 = (1/2)βi(VINi(–) – VR0i – Vth)2 (8)
Aus der Gleichung (8) wird folgende Gleichung ermittelt: VR0i = VINi(–) – Vth – (βSi/βi)(1/2) × (VBIAS – Vth) VSi = VROi – Ri·IDi VR1i = VSi (9)
Wenn V_INi(–) ≒ V_INi(+), ID_i = ID_0i + ID_1i, ID_0i ≒ 0 und ID_1i ≠ 0 gilt, kann folgende Gleichung angegeben werden: (1/2)βSi(VBIAS – Vth)2 = (1/2)βi(VINi(–) – VR0i – Vth)2 + (1/2)βi(VINi(+) – VR1i – Vth)2 VR0i = VSi + Ri·ID0i VR1i = VSi + Ri·ID1i (10)
Wenn Signale mit gleichen Pegeln dem invertierten Eingangsanschluss IN_i(–) und dem nicht invertierten Eingangsanschluss IN_i(+) der Differenzverstärkerschaltung eingangsseitig zugeführt werden, gilt V_INi(–) = V_INi(+), ID_i = ID_0i + ID_1i und ID_0i = ID_1i = ID_i/2. Dies ist in der folgenden Gleichung angegeben: (1/2)βSi(VBIAS – Vth)2 = βi(VINi(–/+) – VR0/1i – Vth)2 (11)
Auf der Grundlage der Gleichung (11) werden die Source-Spannung der Transistoren MI₀ und MI₁ und die Spannung V_Si des Schaltungsknotens VS₁ durch folgende Gleichung erhalten: VR0/1i = VINi(–/+) – Vth – (βSi/2βi)(1/2) × (VBIAS – Vth) VSi = VR0/1i – Ri·IDi/2 (12)
Wenn V_INi(+) >> V_INi(–) vorliegt, dann wird ID_i gleich ID_1i, und ID_0i wird gleich 0, so dass folgende Gleichung erhalten wird: (1/2)βSi(VBIAS – Vth)2 = (1/2)βi(VINi(+) – VR1i – Vth)2 (13)
Aus der Gleichung (13) wird ferner folgende Gleichung erhalten: VR1i = VINi(+) – Vth – (βSi/βi)(1/2) × (VBIAS – Vth) VSi = VR1i – Ri·IDi VR0i = VSi (14)
Anschließend erfolgt eine weitere detaillierte Erläuterung des Falles, in welchem Signale mit nahezu gleichen Spannungspegeln dem invertierten Eingangsanschluss IN_i(–) und dem nicht invertierten Eingangsanschluss IN_i(+) der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung eingangsseitig zugeführt werden. Dies heißt, dass V_INi(–) ≒ V_INi(+) gilt.
Wie in 3 und in 9 werden in dem Fall, dass die Widerstände nicht mit der Source-Seite der das Differenzpaar bildenden Transistoren verbunden sind, die nachstehend angegebenen Gleichungen (15) bis (18) erhalten: ID0i + ID1i = IDi (15) IDi = (1/2)βSi(VBIAS – Vth)2 (16) ID0i = (1/2)βi(VINi(–) – VSi – Vth)2 (17) ID1i = (1/2)βi(VINi(+) – VSi – Vth)2 (18)
Aus der Gleichung (17) und aus der Gleichung (18) können die folgenden Gleichungen ermittelt werden: ID0i (1/2) = (βi/2)(1/2) × (VINi(–) – VSi – Vth) (19) ID1i (1/2) = (βi/2)(1/2) × (VINi(+) – VSi – Vth) (20)
Wenn eine Subtraktion zwischen der Gleichung (19) und der Gleichung (20) vorgenommen wird, wird folgende Gleichung erhalten: ID1 (1/2) – ID0i (1/2) = (βi/2)(1/2) × (VINi(+) – VINi(–)) (21)
In dem Fall, dass V_INi(+) – V_INi(–) = V_X vorliegt, kann V_X durch folgende Gleichung berechnet werden: Vx = (2/βi)(1/2) × {ID1i (1/2) – ID0i (1/2)} (22)
Wenn die Gleichung (22) nach ID_1i differenziert wird, und zwar unter Berücksichtigung, dass ID_0i = ID_i – ID_1i gilt, wird folgende Gleichung erhalten: dVx/dID1i = (2/βi)(1/2) × (1/2){ID1i (–1/2) + (IDi – ID1i)(–1/2)} (23)
Wenn V_x = 0 gilt, d. h. dann, wenn die Eingangssignalpegel für den invertierten Eingangsanschluss IN_i(–) und den nicht invertierten Eingangsanschluss IN_i(+) der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung gleich sind, also ID_0i = ID_1i = ID_i/2 gilt, dann wird die Steigung d(V_X)/d(ID_1i) nahe V_X = 0 durch folgende Gleichung erhalten: dVx/dID1i = (2/βi)(1/2) × (IDi/2)(–1/2) (24)
Die Stromwerte von ID_0i und ID_1i ändern sich in einem Bereich von 0 bis ID_i bzw. in einem Bereich von ID_i bis 0 um ID_i/2 als Mitte. Sie ändern sich nämlich um (ID_i/2) ± (ID_i/2).
Der Betrag der Änderung auf einer Seite des Stromwerts ist gegeben mit ΔI = ID_i/2, womit der Betrag der Änderung ΔV der Spannung dementsprechend durch folgende Gleichung ermittelt wird: ΔV = ΔI × dVx/dID1i = (2/βi)(1/2) × (IDi/2)(1/2) = (βSi/2βi)(1/2) × (VBIAS – Vth) (25)
Oben ist eine Erläuterung bezüglich der internen Signale zur Zeit des Betriebs der in 3 oder in 9 dargestellten konventionellen Differenzverstärkerschaltung gegeben worden. Nachstehend erfolgt eine Erläuterung unter Ableitung von Gleichungen bezüglich der internen Signale zur Zeit des Betriebs der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung gemäß der vorliegenden Erfindung, wie sie in 2 oder in 8 veranschaulicht ist, das ist die Differenzverstärkerschaltung, in der die Widerstände mit der Source-Seite der das Differenzpaar bildenden Transistoren verbunden sind.
Bei den in 2 und in 8 gezeigten Differenzverstärkerschaltungen gemäß der vorliegenden Erfindung sind Widerstände mit der Source-Seite der das jeweilige Differenzpaar bildenden Transistoren verbunden. Wenn bei den in dieser Weise aufgebauten jeweils zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltungen die Eingangssignalpegel für die Eingangsanschlüsse IN_i(–) und IN_i(+) gleich sind, d. h. dann, wenn V_INi(–) = V_INi(+) gilt, dann werden die durch die Transistoren MI₀ und MI₁ fließenden Ströme ID_0i bzw. ID_1i, der Strom ID_i, welcher durch den als Stromquelle wirkenden Transistor MS₁ fließt, die Source-Spannungen VR_0i und VR_1i der Transistoren MI₀ bzw. MI₁ sowie die Spannung V_Si des Schaltungsknotens VS₁ werden durch folgenden Gleichungen (26) bis (31) ermittelt: ID0i + ID1i = IDi (26) IDi = (1/2)βSi(VBIAS – Vth)2 (27) ID0i = (1/2)βi(VINi(–) – VR0i – Vth)2 (28) ID1i = (1/2)βi(VINi(+) – VR1i – Vth)2 (29) VR0i – VSi = Ri × ID0i (30) VR1i – VSi = Ri × ID1i (31)
Aus den Gleichungen (28) und (29) werden folgende Gleichungen ermittelt: ID0i (1/2) = (βi/2)(1/2) × (VINi(–) – VR0i – Vth) (32) ID1i (1/2) = (βi/2)(1/2) × (VINi(+) – VR1i – Vth) (33)
Wenn eine Subtraktion der Gleichungen (32) und (33) vorgenommen wird, wird folgende Gleichung erhalten: ID1i (1/2) – ID01 (1/2) = (βi/2)(1/2) × {(VINi(+) – VINi(–)) – VR1i – V0i)} = (βi/2)(1/2) × {(VINi(+) – VINi(–)) – Ri(ID1i – ID0i)} (34)
Hier wird in dem Fall, dass V_INi(+) – V_INi(–) = V_X gilt, V_X durch folgende Gleichung berechnet: Vx = (2/βi)(1/2) × {ID1i (1/2) – ID0i (1/2)} + Ri(ID1i – ID0i)} (35)
Vergleicht man die rechten Seiten der Gleichung (35) und der Gleichung (22) so ist lediglich R_i(ID_1i – ID₀₁) des zweiten Terms unterschiedlich. Wenn die Gleichung (35) unter Berücksichtigung, dass ID_0i = ID_0i – ID_1i gilt, nach ID_1i differenziert wird, wird folgende Gleichung erhalten: dVx/dID1i = (2/βi)(1/2) × (1/2){ID1i (–1/2) + (IDi – ID1i)(–1/2)} + 2Ri (36)
Wenn V_X = 0 vorliegt, d. h. dann, wenn die Eingangssignalpegel für den invertierten Eingangsanschluss IN_i(–) und den nicht invertierten Eingangsanschluss IN_i(+) der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung gleich sind, also dann, wenn ID_0i = ID_1i = ID_i/2 gilt, dann wird daher die Steigung dV_X/dID_1i nahe V_X = 0 durch folgende Gleichung ermittelt: dVx/dID1i = (2/βi)(1/2) × (IDi/2)(1/2) + 2Ri (37)
Der Stromwert von ID₀₁ und ID_1i ändert sich in einem Bereich von 0 bis ID_i bzw. in einem Bereich von ID_i bis 0 um ID_i/2 als Mitte. Der betreffende Stromwert ändert sich nämlich um
(ID_i/2) ± (ID_i/2).
Der Betrag der Änderung der einen Seite des Stromwerts ist gegeben mit ΔI = ID_i/2, weshalb der Änderungsbetrag ΔV der Spannung dementsprechend durch folgende Gleichung ermittelt wird: ΔV = ΔI × dVx/dID1i = (2/βi)(1/2) × (IDi/2(1/2) + 2R1(1/2)IDi = (βSi/2βi)(1/2) × (VBIAS – Vth) + 2Ri·IDi (38)
Vergleicht man die rechten Seiten von Gleichung (25) und Gleichung (38), so ist lediglich (R_i·ID_i) des zweiten Terms unterschiedlich. Dies bedeutet nämlich, dass durch den Anschluss von Widerständen an der Source-Seite der das Differenzpaar bildenden Transistoren der Spannungsbereich, in welchem die Änderung des Ausgangsstroms eine lineare Beziehung in Bezug auf die Änderung der Eingangsspannung am jeweiligen Differenzpaar aufweist, um exakt (R_i·ID_i) breiter wird.
Die obige Erläuterung basierte auf der Bedingung, dass die das Differenzpaar bildenden Transistoren und der die Stromquelle bildende Transistor im Sättigungsbereich betrieben sind und dass die Gleichung (16) und die Gleichung (17) besonders in einem Fall gelten, in welchem der die Stromquelle bildende Transistor im Sättigungsbereich betrieben ist.
Wenn die Widerstände auf der Source-Seite der das Differenzpaar bildenden Transistoren eingefügt sind, wird jedoch die Spannung an der Drain-Elektrode des die Stromquelle bildenden Transistors, das ist die Spannung V_Si des Schaltungsknotens VS₁, wie in 2 und in 6 gezeigt, von dem Wert in dem Fall, dass Widerstände nicht eingefügt sind, um einen Betrag des Spannungsabfalls (R_i·ID_i) aufgrund der eingefügten Widerstände abgesenkt. Wenn die Widerstandswerte der auf der Source-Seite der das Differenzpaar bildenden Transistoren eingefügten Widerstände groß sind, dann gilt in dem Fall, dass die invertierten und nicht invertierten Eingangsanschlüsse IN_i(–) und IN_i(+) zur Seite der Vorspannung V_BIAS vom Pegel der analogen Massespannung AGND abgesenkt sind, (V_Si < V_BIAS – V_th), und der als Stromquelle wirkende Transistor arbeitet im Nicht-Sättigungsbereich. Wenn die Spannungsdifferenz zwischen der Gate-Elektrode und der Source-Elektrode des als Stromquelle wirkenden Transistors gegeben ist mit V_GS, dann beträgt der Drain-Strom des Transistors nämlich I_DS, und die Spannung zwischen der Drain-Elektrode und der Source-Elektrode ist gegeben mit V_DS. Der Arbeitspunkt des betreffenden Transistors verschiebt sich aus dem Sättigungsbereich in den Nicht-Sättigungsbereich auf einer Kennlinienkurve I_DS – V_DS, wenn V_GS = V_BIAS festliegt, so dass ID_i verringert sein wird.
Wenn die Eingangssignalpegel der Eingangsanschlüsse IN_i(+) und IN_i(–) kleiner sind als die analoge Massespannung AGND und wenn der Eingangssignalpegel am Eingangsanschluss IN_i(+) viel kleiner ist als am invertierten Eingangsanschluss IN_i(–), d. h. wenn V_INi(+) << V_INi(–) ≤ AGND vorliegt, dann wird ID_0i etwa gleich groß ID_i, und ID_1i wird etwa gleich 0. Damit wird folgende Gleichung erhalten: (1/2)βSi(VBIAS – Vth)2 ≒ (1/2)βi(VINi(–) – VR0i) – Vth)2 (39)
Aus der Gleichung (39) wird folgende Gleichung erhalten: VR0i ≒ VINi(–) – Vth – (βSi/βi)(1/2) × (VBIAS – Vth) VSi ≒ VR0i – Ri·IDi (40)
Der Arbeitszustand der das Differenzpaar bildenden Transistoren im Sättigungsbereich ist gegeben durch (V_Si > V_BIAS – V_th). Es ist nämlich notwendig, dass folgende Gleichung erfüllt ist: VR0i – Ri·IDi ≥ VBIAS – Vth (41)
Die folgende Gleichung wird aus der Gleichung (40) und der Gleichung (41) erhalten: VINi(–) – Vth – (βSi/βi)(1/2) × (VBIAS – Vth) – Ri·IDi ≥ VBIAS – Vth (42)
Die folgende Gleichung wird auf der Grundlage der Gleichung (42) erhalten: VINi(–) ≥ Vth + {(βSi/βi)(1/2) + 1} × (VBIAS – Vth) + Ri·IDi (43)
Wenn die Amplitude bei der als Referenzspannung vorgesehenen analogen Massespannung AGND korrigiert wird, wird folgende Gleichung erzielt: |VINi(–)| ≤ AGND – Vth + {(βSi/βi)(1/2) + 1} × (VBIAS – Vth) + Ri·IDi (44)
Sogar zu dem Zeitpunkt, zu dem V_INi(+) < V_INi(–) ≤ AGND gilt, wird ferner der Source-Widerstandswert R_ic für die Grenze des Betriebs der das Differenzpaar bildenden Transistoren im Sättigungsbereich durch folgende Gleichung ermittelt, wobei V_INi(–) = AGND gilt: Ric·IDi/2 = AGND – Vth – {(βSi/βi)(1/2) + 1} × (VBIAS – Vth)/2 (45)
Wenn die Eingangssignalpegel für die Eingangsanschlüsse IN_i(+) und IN_i(–) nahezu gleich sind und wenn diese Eingangssignalpegel nicht die analoge Massespannung AGND übersteigen, d. h. dann, wenn V_INi(+) ≒ V_INi(–) ≤ AGND gegeben ist, gilt ID_0i ≒ ID_1i ≒ ID_i/2, und darauf basierend wird folgende Gleichung erhalten: (1/2)βSi(VBIAS – Vth)2 ≒ βi(VINi(–/+) – VR0/1i – Vth)2 (46)
Aus der Gleichung (46) wird folgende Gleichung erhalten: VR0/1i ≒ VINi(–/+) – Vth – (βSi/2βi)(1/2) × (VBIAS – Vth) VSi ≒ VR0/1i – Ri·IDi/2 (47)
Der Betriebszustand der das Differenzpaar bildenden Transistoren im Sättigungsbereich ist gegeben durch (V_Si > _VBIAS – V_th). Es ist nämlich erforderlich, dass folgende Gleichung erfüllt ist: VR0/1i – Ri·IDi/2 ≥ VBIAS – Vth (48)
Aus der Gleichung (47) und der Gleichung (48) wird folgende Gleichung erhalten: VINi(–/+) – Vth – (βSi/2βi)(1/2) × (VBIAS – Vth) – Ri·IDi/2 ≥ VBIAS – Vth (49)
Auf der Grundlage der Gleichung (49) wird folgende Gleichung erhalten: VINi(–/+) ≥ Vth + {(βSi/2βi)(1/2) + 1} × (VBIAS – Vth) – Ri·IDi/2 (50)
Wenn die Amplitude in der Gleichung (50) mit der als Referenzspannung dienenden analogen Massespannung AGND korrigiert wird, wird folgende Gleichung erzielt: |VINi(–/+)| ≤ AGND – Vth + {(βSi/2βi)(1/2) + 1} × (VBIAS – Vth) + Ri·IDi/2 (51)
Sogar in einem Fall, in welchem V_INi(+) ≒ V_INi(–) ≤ AGND vorliegt, ist der Source-Widerstandswert R_ic2 beim Grenzbetrieb der das Differenzpaar bildenden Transistoren im Sättigungsbereich so, wie dies durch die folgende Gleichung angegeben wird, wenn V_INi(+/–) ≒ AGND gegeben ist: Ric2·IDi/2 = AGND – Vth – {(βSi/2βi)(1/2) + 1} × (VBIAS – Vth) (52)
Beträgt die Kanalbreite der das Differenzpaar bildenden Transistoren W, ist die Kanallänge mit L gegeben, beträgt die Kanalbreite des die Versorgungsspannung liefernden Transistors 2^1/2 W und ist die Kanallänge gegeben mit L, so werden aus der Gleichung (42) und der Gleichung (52) folgende Gleichungen erhalten: Ric·IDi/2 = AGND – Vth – 2,189 × (VBIAS – Vth)/2 (53) Ric2·IDi/2 = AGND – Vth – 1,841 × (VBIAS – Vth) (54)
Vergleicht man die Gleichungen (53) und (54), dann gilt R_ic2 ≒ 2R_ic. In den Kennlinienkurven in den Figuren entsprechen die Angaben bezüglich der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung und die Angaben bezüglich der Abhängigkeit des Betriebsstroms von der Eingangsspannung gemäß 4 bis 7 und gemäß 10 bis 15, wie oben erwähnt, nämlich „im Source-Widerstand" und „Source-Widerstand ist groß" (R_i ≒ R_ic) bzw. (R_i ≒ R_ic2).
In einer Schaltung, in der lediglich eine Amplitude eine Bedeutung hinsichtlich des Betriebs in Bezug auf die analoge Massespannung AGND hat, kann sie auf der Grundlage von (R_i ≒ R_ic2) festgelegt werden bzw. sein.
Wie oben erläutert, ist in der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung durch die Einfügung von Widerständen zwischen Source-Elektroden der das Differenzpaar bildenden Transistoren und der Drain-Elektrode des die Stromquelle bildenden Transistors und durch Trennen der Source-Elektroden der das Differenzpaar bildenden Transistoren in dem Fall, dass der Spannungspegel des Eingangssignals höher ist als die analoge Massespannung AGND, d. h. dann, wenn die das Differenzpaar bildenden Transistoren stärker eingeschaltet sind, der Spannungsbereich, in welchem die Pegeländerung des Eingangssignals und die Änderung des Ausgangsstroms eine lineare Beziehung aufweisen, um exakt einen Betrag von (R_i·ID_i) entsprechend dem Widerstandswert R_i des Source-Widerstands und des Speisestroms ID_i des als Stromquelle wirkenden Transistors erweitert. Wenn der Spannungspegel des Eingangssignals niedriger ist als die analoge Massespannung AGND, d. h. dann, wenn die das Differenzpaar bildenden Transistoren stärker ausgeschaltet sind, dann breitet sich jede der durch die obigen Gleichungen (38), (44) und (51) gegebenen Amplituden auf den kleinen Bereich als Amplitude aus.
Wenn, wie oben erwähnt, die Widerstandswerte der auf der Source-Seite der das Differenzpaar bildenden Transistoren eingefügten Widerstände groß festgelegt sind, ist zuweilen der Eingangsspannungsbereich, in welchem die lineare Eingangscharakteristik erhalten wird, lediglich die Spannung auf der Seite der Versorgungsspannung V_DD von der analogen Massespannung AGND oder auf der Seite der gemeinsamen Spannung VSS von der analogen Massespannung AGND, weshalb es notwendig ist, die Widerstandswerte der auf der Source-Seite eingefügten Widerstände in geeigneter Weise festzulegen.
Es ist möglich, den optimalen Widerstandswert R_i dadurch abzuschätzen, dass ein Widerstandswert R_i ermittelt wird, der zu gleichen rechten Seiten in den Gleichungen (38) und (44) oder auf den rechten Seiten der Gleichungen (38) und (51) führt und möglicherweise vermeidet, dass die Widerstandswerte als große Werte festgelegt werden.
Wie weiter aus der Gleichung (37) zu ersehen ist, wird der Wert von dV_X/dID_1i durch Einfügen von Widerständen auf der Source-Seite der das Differenzpaar bildenden Transistoren groß, weshalb der Wert von dID_1i/dV_X als Reziprokwert klein wird, so dass die Verstärkungsrate (Verstärkung) der Differenzverstärkerschaltung zuweilen klein wird. Die Mehreingangs-Differenzverstärkerschaltung weist einen komplizierteren Schaltungsaufbau auf als die übliche zwei Eingangsanschlüsse aufweisende Differenzverstärkerschaltung, weshalb die Kapazitätskomponente der durch das Ausgangssignal der Differenz-Eingangsschaltung gesteuerten Last groß wird. Aus diesem Grund ist bei der vorliegenden Erfindung bei den anderen später beschriebenen Ausführungsformen eine Mehreingangs-Differenzverstärkerschaltung, die eine ausreichende Verstärkungsrate und Arbeitsgeschwindigkeit gewährleisten kann, dadurch aufgebaut, dass die Differenzverstärkerschaltung als Differenz-Eingangsschaltung verwendet wird und dass eine Gegentakt-Ausgangsstufe für die Ansteuerung der Lastschaltung sowie eine Zwischen-Differenzverstärkerstufe vorgesehen sind.
Nachstehend erfolgt unter Bezugnahme auf die 16 bis 29 eine Erläuterung des Aufbaus und der Arbeitsweise der 4-Eingangsanschluss-Differenzverstärkerschaltung.
16 zeigt in einem Schaltungsdiagramm ein Beispiel einer vier Eingänge aufweisenden Differenzverstärkerschaltung mit zwei Differenzpaaren. Es sei darauf hingewiesen, dass 17 zum Vergleich ein Beispiel einer konventionellen Differenzverstärkerschaltung mit vier Eingängen zeigt.
Wie in 16 veranschaulicht, weist die Eingangsanschluss-Differenzverstärkerschaltung gemäß dem vorliegenden Bespiel zwei Differenzpaare auf, die aus Transistoren MI₀₁ und MI₁₁ bzw. MI₀₂ und MI₁₂ gebildet sind. Die Gate-Elektroden der Transistoren MI₀₁ und MI₁₁ sind mit den Differenz-Eingangsanschlüssen IN₁(–) bzw. IN₁(+) verbunden, und die Gate-Elektroden der Transistoren MI₀₂ und MI₁₂ sind mit den Differenz-Eingangsanschlüssen IN₂(–) bzw. IN₂(+) verbunden. Die Source-Elektroden der Transistoren MI₀₁ und MI₁₁ sind mit dem Schaltungsknoten VS₁ über die Widerstandselemente RS₀₁ bzw. RS₁₁ verbunden, und die Source-Elektroden der Transistoren MI₀₂ und MI₁₂ sind mit dem Schaltungsknoten VS₂ durch die Widerstandselemente RS₀₂ bzw. RS₁₂ verbunden. Der Transistor MS₁, dessen Gate-Elektrode die Vorspannung V_BIAS zugeführt wird, ist zwischen dem Schaltungsknoten VS₁ und dem eine gemeinsame Spannung V_SS führenden Schaltungspunkt angeschlossen, während der Transistor MS₂, dessen Gate-Elektrode die Vorspannung V_BIAS zugeführt wird, zwischen dem Schaltungsknoten VS₂ und dem die Spannung V_SS führenden gemeinsamen Spannungspunkt angeschlossen ist. Die Vorspannung V_BIAS ist in ihrem Spannungspegel so festgelegt, dass die Transistoren MS₁ und MS₂ im Nicht-Sättigungsbereich arbeiten. Die Transistoren MS₁ und MS₂ bilden die Stromquellen zur Abgabe der Betriebsströme an die Differenzpaare.
Beide Drain-Elektroden der Transistoren MI₀₁ und MI₀₂ sind mit dem nicht invertierten Ausgangsanschluss DFO(+) verbunden, während beide Drain-Elektroden der Transistoren MI₀₁ und MI₁₂ mit dem invertierten Ausgangsanschluss DFO(–) verbunden sind. Ein Widerstandselement RL₀, welches die Ausgangslast bildet, ist zwischen dem nicht invertierten Ausgangsanschluss DFO(+) und der die Speisespannung V_DD führenden Speiseleitung angeschossen, während ein Widerstandselement RL₁, welches die Ausgangslast bildet, zwischen dem invertierten Ausgangsanschluss DFO(–) und der die Speisespannung V_DD führenden Speiseleitung angeschlossen ist.
Wie oben erwähnt, sind bei der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel Widerstandselemente zwischen den Source-Elektroden der die Differenzpaare bildenden Transistoren und den Stromquellen eingefügt, die die Betriebsströme liefern. Die Source-Elektroden der das Differenzpaar bildenden Transistoren sind durch die eingefügten Widerstandselemente getrennt.
Im Gegensatz hierzu sind bei der in 17 dargestellten konventionellen Differenzverstärkerschaltung mit vier Eingangsanschlüssen die Source-Elektroden der die Differenzpaare bildenden Transistoren direkt mit den Drain-Elektroden der die Stromquellen bildenden Transistoren verbunden, und nicht durch Widerstandselemente.
18 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung aufgrund des Source-Widerstandswertes in dem Fall, dass die in 16 und in 17 dargestellte Differenzverstärkerschaltung mit vier Eingangsanschlüssen als Verarbeitungsschaltung betrieben wird, bei der eine Gegenkopplung zwischen dem Ausgang und dem Eingang vorhanden ist. Ferner veranschaulicht 19 in einem Diagramm die Änderung der Abhängigkeit des Betriebsstroms von der Eingangsspannung aufgrund des Source-Widerstandswertes in diesem Fall.
20 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung aufgrund des Source-Widerstandswerts in dem Fall, dass die in 16 und 17 gezeigten Differenzverstärkerschaltungen mit vier Eingangsanschlüssen als Vergleichs- und Entscheidungsschaltung arbeiten, und zwar ohne eine Gegenkopplung zwischen dem Ausgang und dem Eingang. 21 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit des Betriebsstroms von der Eingangsspannung aufgrund des Source-Widerstandswertes in diesem Fall.
22 zeigt ein weiteres Beispiel vom Aufbau einer vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung. Wie dargestellt, ist in der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel im Vergleich zu der in 16 dargestellten Differenzverstärkerschaltung mit vier Eingangsanschlüssen die Lastschaltung durch eine Stromspiegelschaltung gebildet bzw. aufgebaut, umfassend pMOS-Transistoren ML₀ und ML₁ anstelle der Widerstandselemente RL₀ und RL₁. Abgesehen von der Lastschaltung ist der Rest der Komponenten im Wesentlichen gleich den Komponenten der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung, wie sie beispielsweise in 16 gezeigt ist. Es sei darauf hingewiesen, dass 23 zum Vergleich ein Beispiel einer konventionellen Differenzverstärkerschaltung mit vier Eingangsanschlüssen zeigt, bei der die Lastschaltung durch eine Stromspiegelschaltung gebildet ist.
Wie in 22 und in 23 veranschaulicht, sind in der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel Widerstandselemente zwischen die Source-Elektroden der das Differenzpaar bildenden Transistoren und dem die Stromquelle bildenden Transistor eingefügt, der den Betriebsstrom für jedes Differenzpaar liefert. Im Gegensatz hierzu sind keine Widerstandselemente auf der Seite der Source-Elektroden der das Differenzpaar bildenden Transistoren in der konventionellen Differenzverstärkerschaltung mit vier Eingangsanschlüssen vorhanden – die Source-Elektrode jedes Transistors ist direkt mit dem die Stromquelle bildenden Transistor verbunden.
24 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung aufgrund des Source-Widerstandswertes in dem Fall, dass die in 22 und 23 dargestellten Differenzverstärkerschaltungen mit vier Eingangsanschlüssen als Verarbeitungsschaltung betrieben sind, bei der eine Gegenkopplung zwischen dem Ausgang und dem Eingang vorhanden ist. Ferner veranschaulicht 25 in einem Diagramm die Änderung der Abhängigkeit des Betriebsstroms von der Eingangsspannung aufgrund des Source-Widerstandswertes in diesem Fall.
26 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung aufgrund des Source-Widerstandswertes in dem Fall, dass die in 22 und 23 dargestellten Differenzverstärkerschaltungen mit vier Eingangsanschlüssen als Vergleichs- und Entscheidungsschaltung arbeiten, und zwar ohne eine Gegenkopplung zwischen dem Ausgang und dem Eingang. Ferner ist in 27 in einem Diagramm die Änderung der Abhängigkeit des Betriebsstroms von der Eingangsspannung aufgrund des Source-Widerstandswertes in diesem Fall veranschaulicht.
28 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung aufgrund des Source-Widerstandswerts in dem Fall, dass die in 22 und in 23 dargestellten Differenzverstärkerschaltungen mit vier Eingangsanschlüssen als Vergleichs- und Entscheidungsschaltung betrieben sind, und zwar ohne eine Gegenkopplung zwischen dem Ausgang und dem Eingang. In 29 ist in einem Diagramm überdies die Änderung der Abhängigkeit des Betriebsstroms von der Eingangsspannung aufgrund des Source-Widerstandswertes in diesem Fall veranschaulicht. Es sei darauf hingewiesen, dass in 28 und 29 längs der Abszisse die Eingangssignalspannung auf der Seite des invertierten Eingangsanschlusses IN(–) aufgetragen ist.
Während die Schaltung als Operationsverstärkerschaltung arbeitet, bei der die Gegenkopplung zwischen dem Ausgang und dem Eingang angewandt ist, wird für ein leichtes Verständnis bezüglich der Arbeitsweise der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel der Fall betrachtet, dass sich die Eingangssignalspannung lediglich an IN₁(+) von den Eingangsanschlüssen IN₁(+), IN₂(+), IN₁(–) und IN₂(–) ändert. Die Differenzsignale werden nämlich lediglich einem der beiden Paare von Differenz-Eingangsanschlüssen eingangsseitig zugeführt. Aus diesem Grunde werden die Amplituden an den Ausgangsanschlüssen DFO(+) und DFO(–) halb so groß wie jene in dem Fall, dass die Differenzsignale beiden Paaren von Eingangsanschlüssen eingangsseitig zugeführt werden.
Die Source-Spannungen VR₀₂ und VR₁₂ der Transistoren MI₀₂ und MI₁₂ in dem Differenzpaar, dem die Differenzsignale eingangsseitig nicht zugeführt werden, die Spannung V_S2 des Schaltungsknotens VS₂ und die Betriebsströme ID₀₂ und ID₁₂ werden unter der Bedingung der Eingangsspannung in dem Fall im Wesentlichen konstant, dass sämtliche vier Eingangsanschlüsse auf der analogen Massespannung AGND gehalten werden. Andererseits sind die Source-Spannungen VR₀₁ und VR₁₁ der Transistoren MI₀₁ und MI₁₁ in dem Differenzpaar, dem die Differenzsignale eingangsseitig zugeführt werden, die Spannung VS₁ des Schaltungsknotens VS₁ und die Betriebsströme ID₀₁ und ID₁₁ im Wesentlichen dieselben wie jene beim Betrieb der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung.
Bei der oben erwähnten vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung sind nämlich die Betriebsspannungen und die Betriebsströme der Differenzpaare, welche die Differenzverstärkerschaltung bilden, im Wesentlichen gleich wie jene Größen des Differenzpaares, welches eine zwei Eingangsanschlüsse aufweisende Differenzverstärkerschaltung bildet.
Wenn die Schaltung als Vergleichsschaltung betrieben wird, bei der keine Gegenkopplung zwischen dem Ausgang und dem Eingang der Differenzverstärkerschaltung angewandt ist, arbeitet eine vier Eingangsanschlüsse aufweisende Differenzverstärkerschaltung in einer Weise, bei der die Ströme der Transistoren in dem Differenzpaar gleich sind, d. h., dass ID₀₁ = ID₁₂ gilt. Dem betreffenden Differenzpaar werden die Differenzsignale eingangsseitig zugeführt. Dies bedeutet, dass das Differenzpaar aus den Transistoren MI₀₂ und MI₁₂ aufgebaut ist. Im Gegensatz hierzu sind in dem Differenzpaar, dem die Differenzsignale eingangsseitig zugeführt werden, das ist das aus den Transistoren MI₀₁ und MI₁₁ aufgebaute Differenzpaar, die Ströme der Transistoren verschieden. Es gilt nämlich ID₀₂ ≠ ID₁₂. Aus diesem Grunde liegt ein kleiner Unterschied in Bezug auf die Arbeitsweise der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung vor, die als vollständige Vergleicherschaltung arbeitet, wobei jedoch ein ähnlicher Effekt wie jenem in dem Fall erzielt wird, dass eine Gegenkopplung zwischen dem Ausgang und dem Eingang angewandt ist. Der Spannungsbereich, in welchem die lineare Kennlinie bzw. Charakteristik zwischen dem Eingang und dem Ausgang erzielt wird, wird weiter. So können eine Zunahme des Dynamikbereiches der Differenzverstärkerschaltung und eine Erhöhung der Arbeitsgeschwindigkeit realisiert werden.
So wird beispielsweise bei einer Differenzverstärkerschaltung, die arbeitet, wenn die Speisespannung V_DD gegeben ist mit 5 V, der lineare Arbeitsbereich, der im Falle ohne einen Source-Widerstand über den Eingangsspannungsbereich von AGND ± 400 mv verfügt, durch Einfügen der Source-Widerstände auf etwa AGND + 2 V bis AGND-0,8 V verbessert.
Es sei darauf hingewiesen, dass in der oben erläuterten Differenzverstärkerschaltung Differenzpaare, die durch n-Kanal-MOS-Transistoren aufgebaut waren, als Beispiel veranschaulicht worden sind; die vorliegende Erfindung ist jedoch darauf nicht beschränkt. So kann das Differenzpaar beispielsweise auch durch p-Kanal-Transistoren aufgebaut sein. Ferner erübrigt es sich, darauf hinzuweisen, dass die Differenzverstärkerschaltung durch Bipolartransistoren anstatt durch MOS-Transistoren aufgebaut sein kann.
Ferner ist bei der oben erläuterten Mehreingangs-Differenzverstärkerschaltung die Ausgangslastschaltung des jeweiligen Differenzpaares durch eine Stromspiegelschaltung oder eine Widerstandslast gebildet. Die vorliegende Erfindung ist indessen hierauf nicht beschränkt. Es ist möglich, die Lastschaltung beispielsweise aus pMOS-Transistoren aufzubauen, deren Gate-Elektroden eine bestimmte Vorspannung zugeführt wird, oder aus pMOS-Transistoren, deren Gate- und Drain-Elektroden mit dem Ausgangs-Schaltungsknoten verbunden sind.
Zweite Ausführungsform
30 veranschaulicht eine zweite Ausführungsform der Mehreingangs-Differenzverstärkerschaltung gemäß der vorliegenden Erfindung. Wie dargestellt, weist die Differenzverstärkerschaltung gemäß der vorliegenden Ausführungsform im Wesentlichen denselben Aufbau auf wie die in 1 dargestellte erste Ausführungsform der Differenzverstärkerschaltung. Die Transistoren, deren Gate-Elektroden die bestimmte Vorspannung zugeführt wird, sind mit der Source-Seite der das jeweilige Differenzpaar bildenden Transistoren anstelle der Widerstandselemente verbunden. So sind beispielsweise n-Kanal-MOS-Transistoren MR₀₁ und MR₁₁ zwischen den Source-Elektroden der Transistoren MI₀₁ und MI₁₁ und dem Schaltungsknoten VS₁ angeschlossen. Ferner sind n-Kanal-MOS-Transistoren MR_0n und MR_1n zwischen den Source-Elektroden der Transistoren MI_0n und MI_1n sowie dem Schaltungsknoten VS_n angeschlossen. Eine Vorspannung V_G wird den Gate-Elektroden der Transistoren MR₁ und MR_n zugeführt. Es sei darauf hingewiesen, dass die Vorspannung V_G eine Spannung ist, die so festgelegt ist, dass die Transistoren MR₀₁, MR₁₁, ..., MR_0n und MR_1n im Nicht-Sättigungsbereich arbeiten, und sie ist auf die Speisespannung V_DD, auf die gemeinsame Spannung V_SS oder auf eine bestimmte Spannung zwischen der Speisespannung V_DD und der gemeinsamen Spannung V_SS entsprechend dem Aufbau, etc. der Schaltung festgelegt.
31 veranschaulicht in einem Diagramm die Arbeitskennlinien bzw. -charakteristiken der Transistoren MR₀₁, MR₁₁, ..., MR_0n und MR_1n bei der in 30 dargestellten zweiten Ausführungsform. Hier ist beispielsweise die Beziehung des Stromes und der Drain-Spannung des Transistors MR_0i (i = 1, 2, ..., n) veranschaulicht. In 31 ist längs der Abszisse die Drain-Spannung V_D des Transistors aufgetragen, und längs der Ordinate ist der Strom ID_0i des Transistors aufgetragen.
Wie dargestellt, ändert sich in dem Fall, dass die Drain-Spannung V_D des Transistors niedriger ist als die Spannung VR_0i der durch den Transistor fließende Strom ID_0i im Verhältnis zu der Drain-Spannung V_D. Zu diesem Zeitpunkt weist der Transistor in äquivalenter Weise eine Charakteristik als Widerstandselement auf. Der Widerstandswert R_i des betreffenden Transistors wird durch folgende Gleichung dargestellt: Ri = (VR0i – VSi)/ID0i (55)
In der Gleichung (55) bedeutet VR_0i die Source-Spannung des Transistors MI_0i oder MI_1i der das in 30 dargestellte Differenzpaar bildenden Transistoren, während V_Si die Source-Spannung des Transistors MR_0i oder MR_1i der den Source-Widerstand bildenden Transistoren darstellt.
Wenn die Drain-Spannung V_D des Transistors die Spannung VR₀₁ übersteigt, gelangt der Transistor in den Sättigungsbereich. In diesem Fall geht die lineare Beziehung zwischen dem den Transistor durchfließenden Strom ID_0i und der Drain-Spannung V_D verloren. Wenn die Gate-Spannung V_G so hoch ist wie die Speisespannung V_DD, wie dies dargestellt ist, werden die Änderungsraten der Änderung des Stromes ID_0i und der Drain-Spannung V_D bei nahezu konstanten Verhältnissen gehalten. Aus diesem Grunde wirken bei der in 30 dargestellten Mehreingangs-Differenzverstärkerschaltung durch Festlegen der Vorspannung V_G für die eingangsseitige Zuführung zu den Gate-Elektroden der Transistoren MR₀₁, MR₁₁, ..., MR_0n und MR_1n auf eine hohe Spannung, beispielsweise auf die Speisespannung V_DD, die Transistoren als Widerstandselemente.
Bei den oben erwähnten ersten und zweiten Ausführungsformen sind die Source-Elektroden der die Differenzpaare bildenden Transistoren mit den Stromquellen verbunden, welche die Betriebsströme an die Differenzpaare durch die Widerstandselemente oder die Transistoren liefern, deren Gate-Elektroden die bestimmte Vorspannung zugeführt wird. In der Mehreingangs-Differenzverstärkerschaltung gemäß der vorliegenden Erfindung sind nämlich die Source-Elektroden der das Differenzpaar bildenden Transistoren durch die Widerstandselemente oder die als Widerstandselemente wirkenden Transistoren getrennt.
Dritte Ausführungsform
32, 33 und 34 zeigen Beispiele des Aufbaus einer Mehreingangs-Verstärkungsschaltung und einer Mehreingangs-Vergleichsschaltung, die unter Verwendung der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung aufgebaut sind. Es sei darauf hingewiesen, dass in diesen Schaltungen die in 30 dargestellte, oben erwähnte Mehreingangs-Differenzverstärkerschaltung als mehrere Anschlüsse aufweisende Differenz-Eingangsschaltung (DEF2n) verwendet ist.
32 zeigt das Beispiel des Aufbaus einer mehrere Eingänge aufweisenden Verstärkungsschaltung, die aus einer Differenz-Eingangsschaltung mit 2n Eingangsanschlüssen (DEF2n) 10, einem Source-Folger 20 und der Gegentakt-Ausgangsstufe aufgebaut ist.
Wie dargestellt, ist der Eingangsanschluss des Source-Folgers 20 mit dem invertierten Ausgangsanschluss DFO(–) der Differenz-Eingangsschaltung 10 verbunden. Das Ausgangssignal von dem invertierten Ausgangsanschluss DFO(–) der Differenz-Eingangsschaltung 10 und das Ausgangssignal des Source-Folgers 20 werden der Gegentakt-Ausgangsstufe 30 eingangsseitig zugeführt.
Wie dargestellt, sind zur Vermeidung einer Schwingung bei Anwendung einer Gegenkopplung zwischen dem Ausgang und dem Eingang der Differenzverstärkerschaltung das Phasenkompensations-Widerstandselement R₁ und der Kondensator C₁ in Reihe zwischen dem Ausgangsanschluss OUT der Gegentakt-Ausgangsstufe und dem invertierten Ausgangsanschluss DFO(–) der Differenz-Eingangsschaltung 10 angeschlossen.
33 zeigt ein Beispiel des Aufbaus einer Vergleichsschaltung, die aus der 2n Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10, dem Source-Folger 20 und der Gegentakt-Ausgangsstufe 30 aufgebaut ist.
Wie dargestellt, ist der Schaltungsaufbau des vorliegenden Beispiels im Wesentlichen derselbe Schaltungsaufbau wie jener der in 32 dargestellten mehrere Eingänge aufweisenden Verstärkungsschaltung. Es sei darauf hingewiesen, dass mit Rücksicht darauf, dass die Schaltung gemäß dem vorliegenden Beispiel als Vergleichsschaltung verwendet wird, die Phasenkompensationsschaltung, umfassend das Phasenkompensations-Widerstandselement R₁ und den dazu in Reihe geschalteten Kondensator C₁ gemäß 32, weggelassen ist.
34 zeigt ein Beispiel des Aufbaus einer Differenzverstärkerschaltung, die aus der 2n Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10, einer zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 40 und einer Negator-Ausgangsstufe 50 aufgebaut ist.
Wie dargestellt, sind bei der Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel der invertierte Ausgangsanschluss DFO(–) und der nicht invertierte Ausgangsanschluss DFO(+) der 2n Anschlüsse aufweisenden Differenz-Eingangsschaltung 10 mit dem nicht invertierten Eingangsanschluss In(+) bzw. mit dem invertierten Eingangsanschluss In(–) der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 40 verbunden. Der invertierte Ausgangsanschluss DFO(–) der zwei Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 40 ist mit dem Eingangsanschluss der Negator-Ausgangsstufe 50 verbunden.
Vierte Ausführungsform
35 bis 40 zeigen Beispiele des konkreten Aufbaus der Mehreingangs-Verstärkungsschaltung und der Mehreingangs-Vergleichsschaltung, die unter Verwendung der Differenzverstärkerschaltung gemäß der vorliegenden Erfindung aufgebaut sind. Es sei darauf hingewiesen, dass in diesen Schaltungen eine vier Eingangsanschlüsse oder sechs Eingangsanschlüsse aufweisende Differenzverstärkerschaltung unter Verwendung der Mehreingangs-Differenzverstärkerschaltung gemäß den in 1 und 30 dargestellten ersten und zweiten Ausführungsformen aufgebaut sind.
35 zeigt ein Beispiel der Mehreingangs-Differenzverstärkerschaltung, die aus der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10a, dem Source-Folger 20, der Gegentakt-Ausgangsstufe 30 und einer Vorspannungsschaltung 12 aufgebaut ist.
Die Vorspannungsschaltung 12 ist aus einer Stromquelle IS₀ und einem nMOS-Transistor MS₀ in Reihe zwischen der die Speisespannung V_DD führenden Speiseleitung und dem die gemeinsame Spannung V_SS führenden Schaltungspunkt liegend aufgebaut. Die Gate-Elektrode und die Drain-Elektrode des Transistors MS₀ sind gemeinsam mit der Stromquelle IS₀ verbunden, während die Source-Elektrode mit dem die gemeinsame Spannung V_SS führenden Schaltungspunkt verbunden ist. Die Vorspannung V_BIAS wird vom Verbindungspunkt der Gate-Elektrode und der Drain-Elektrode des Transistors MS₀ abgegeben.
Die vier Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung ist aus zwei Differenzpaaren aufgebaut, die aus nMOS-Transistoren MI₀₁, MI₁₁, MI₀₂ und MI₁₂ aufgebaut sind. Ferner bilden die pMOS-Transistoren ML₀ und ML₁ die Stromspiegelschaltung, die die Ausgangslastschaltung der Differenz-Eingangsschaltung bildet.
In dem aus den Transistoren MI₀₁ und MI₁₁ aufgebauten Differenzpaar sind die Gate-Elektroden der Transistoren MI₀₁ und MI₁₁ mit den Differenz-Eingangsanschlüssen IN(+) bzw. IN(–) verbunden. Die Drain-Elektroden der Transistoren MI₀₁ und MI₁₁ sind mit den Ausgangsanschlüssen DFO(+) bzw. DFO(–) verbunden. Die Source-Elektroden sind mit dem Schaltungsknoten VS₁ über die Widerstandselemente RS₀₁ bzw. RS₁₁ verbunden.
Aus dem nMOS-Transistor MS₁ ist die Stromquelle aufgebaut, die den Betriebsstrom für die Transistoren MI₀₁ und MI₁₁ abgibt. Die Drain-Elektrode des Transistors MS₁ ist mit dem Schaltungsknoten VS₁ verbunden, und die Source-Elektrode ist mit dem die gemeinsame Spannung V_SS führenden Schaltungspunkt verbunden. Die durch die Vorspannungsschaltung 12 erzeugte Vorspannung V_BIAS wird der Gate-Elektrode eingangsseitig zugeführt.
In weitgehend derselben Weise wie oben beschrieben sind in dem aus den Transistoren MI₀₂ und MI₁₂ aufgebauten Differenzpaar die Source-Elektroden der Transistoren MI₀₂ und MI₁₂ durch die Widerstandselemente RS₀₂ bzw. RS₁₂ mit dem Schaltungsknoten VS₂ verbunden, und der Betriebsstrom wird dem Schaltungsknoten VS₂ durch den Transistor MS₂ zugeführt, dessen Gate-Elektroden die Vorspannung V_BIAS zugeführt wird.
Der Source-Folger 20 ist aus den nMOS-Transistoren ML₂ und MS₃ aufgebaut. Die Transistoren ML₂ und MS₃ sind in Reihe liegend zwischen der die Speisespannung V_DD führenden Speiseleitung und dem die gemeinsame Spannung V_SS führenden Schaltungspunkt angeschlossen. Die Gate-Elektrode des Transistors ML₂ ist mit dem invertierten Ausgangsanschluss DFO(–) der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10a verbunden, während die Source-Elektrode mit der Gate-Elektrode des Transistors NT₁ verbunden ist, den die Gegentakt-Ausgangsstufe 30 umfasst. Der Gate-Elektrode des Transistors MS₃ wird die Vorspannung V_BIAS zugeführt. Aus dem Transistor MS₃ ist nämlich die Stromquelle aufgebaut, die den Betriebsstrom an den Emitter des Transistors ML₂ liefert.
In der Gegentakt-Ausgangsstufe 30 sind ein pMOS-Transistor PT₁ und der nMOS-Transistor NT₁ miteinander in Reihe liegend zwischen der die Speisespannung V_DD führenden Speiseleitung und dem die gemeinsame Spannung V_SS führenden Schaltungspunkt angeschlossen. Die Gate-Elektrode des Transistors PT₁ ist mit dem invertierten Ausgangsanschluss DFO(–) der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10a verbunden, während die Gate-Elektrode des Transistors NT₁ mit der Source-Elektrode des Transistors ML₂ verbunden ist, den der Source-Folger 20 umfasst. Der Ausgangsanschluss OUT ist durch den Verbindungspunkt der Transistoren PT₁ und NT₁ gebildet.
Das Widerstandselement R₁ und der Kondensator C₁ sind in Reihe liegend zwischen dem Ausgangsanschluss OUT und dem invertierten Ausgangsanschluss DFO(–) der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10a angeschlossen. Aus diesem Widerstandselement R₁ und dem Kondensator C₁ ist die Phasenkompensationsschaltung aufgebaut. Die Phasenkompensationsschaltung verhindert das Schwingen der Schaltung, wenn eine Gegenkopplung angewandt wird.
36 veranschaulicht ein Beispiel einer Mehreingangs-Differenzverstärkerschaltung, die aus einer sechs Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10b, einem Source-Folger 20, einer Gegentakt-Ausgangsstufe 30 und einer Vorspannungsschaltung 12 aufgebaut ist.
In der Mehreingangs-Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel weisen abgesehen von der sechs Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10b die Vorspannungsschaltung 12, der Source-Folger 20 und die Gegentakt-Ausgangsstufe 30 dieselben Aufbauten auf wie jene Teilschaltungen gemäß dem Beispiel der in 35 dargestellten Schaltung. Nachstehend wird der Aufbau der mehrere Eingänge aufweisenden Differenz-Eingangsschaltung gemäß dem vorliegenden Beispiel auf die sechs Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung 10b bezogen erläutert.
Wie dargestellt, sind in der sechs Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10b drei Differenzpaare aus den Transistoren MI₀₁, MI₀₂ und MI₀₃ sowie MI₁₁, MI₁₂ und MI₁₃ aufgebaut. Die Gate-Elektroden der Transistoren MI₁₁, MI₁₂ und MI₁₃ bilden Eingangsanschlüsse auf der positiven Seite, während die Gate-Elektroden der Transistoren MI₀₁, MI₀₂ und MI₀₃ Eingangsanschlüsse auf der negativen Seite bilden. Die Drain-Elektroden der Transistoren auf der positiven Seite sind mit dem invertierten Ausgangsanschluss DFO(–) verbunden, während die Drain-Elektroden der Transistoren auf der negativen Seite mit dem nicht invertierten Ausgangsanschluss DFO(+) verbunden sind. Der pMOS-Transistor ML₀ ist zwischen der die Speisespannung V_DD führenden Speiseleitung und dem nicht invertierten Ausgangsanschluss DFO(+) angeschlossen, während der pMOS-Transistor ML₁ zwischen der die Speisespannung V_DD führenden Speiseleitung und dem invertierten Ausgangsanschluss DFO(–) angeschlossen ist. Die Gate-Elektroden der Transistoren ML₀ und ML₁ sind miteinander verbunden, und ihr Verbindungspunkt ist mit der Drain-Elektrode des Transistors ML₀ verbunden. Aus diesen Transistoren ist nämlich die Stromspiegelschaltung aufgebaut. Die Stromspiegelschaltung bildet die Lastschaltung der sechs Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung.
Wenn hier die Stromverstärkungsrate der Transistoren MI₀₁ und MI₁₁, die zu den drei Differenzpaaren gehören, gegeben ist mit β₁, wenn ferner die Stromverstärkungsrate der Transistoren MI₀₂ und MI₁₂ gegeben ist mit β₂, wenn ferner die Stromverstärkungsrate der Transistoren MI₀₃ und MI₁₃ gegeben ist mit β₃ und die Beziehung β₁:β₂:β₃ = A:B:C gilt, dann ist das Verhältnis der Stromverstärkungsraten der Transistoren MS₁, MS₂ und MS₃, die als Stromquellen für die Abgabe der Betriebsströme an die Differenzpaare dienen, auf A:B:C in derselben Weise festgelegt wie bei den Transistoren, aus denen die Differenzpaare aufgebaut sind. Ist der Widerstandswert der Widerstandselemente RS₀₁ und RS₁₁, die zwischen den Source- Elektroden der Transistoren, aus denen das jeweilige Differenzpaar aufgebaut ist, und der Stromquelle angeschlossen sind, gegeben mit R_A, ist ferner der Widerstandswert der Widerstandselemente RS₀₂ und RS₁₂ gegeben mit R_B und ist der Widerstandswert der Widerstandselemente RS₀₃ und RS₁₃ gegeben mit R_C, so ist die Beziehung R_A:R_B:R_C = (1/A):(1/B):(1/C) festgelegt.
Die Source-Elektroden der Transistoren MI₀₁ und MI₁₁ sind durch die Widerstandselemente RS₀₁ bzw. RS₁₁ mit dem Schaltungsknoten VS₁ verbunden. Der Transistor MS₁ ist zwischen dem Schaltungsknoten VS₁ und dem die gemeinsame Spannung V_SS führenden Schaltungspunkt angeschlossen. In entsprechender Weise sind die Source-Elektroden der Transistoren MI₀₂ und MI₁₂ durch die Widerstandselemente RS₀₂ bzw. RS₁₂ mit dem Schaltungsknoten VS₂ verbunden. Der Transistor MS₂ ist zwischen dem Schaltungsknoten VS₂ und dem die gemeinsame Spannung V_SS führenden Schaltungspunkt angeschlossen. Die Source-Elektroden der Transistoren MI₀₃ und MI₁₃ sind durch die Widerstandselemente RS₀₃ bzw. RS₁₃ mit dem Schaltungsknoten VS₃ verbunden. Der Transistor MS₃ ist zwischen dem Schaltungsknoten VS₃ und dem die gemeinsame Spannung V_SS führenden Schaltungspunkt angeschlossen.
Die durch die Vorspannungsschaltung 12 erzeugte Vorspannung V_BIAS wird den Gate-Elektroden der Transistoren MS₁, MS₂ und MS₃ zugeführt. Die Stromquellen zur Abgabe der Betriebsströme an die Differenzpaare sind nämlich aus den Transistoren MS₁, MS₂ und MS₃ aufgebaut.
In der auf diese Weise aufgebauten Mehreingangs-Differenzverstärkerschaltung werden die Differenz-Eingangssignale, welche den Differenz-Eingangsanschlüssen IN₁(+) und IN₁(–), IN₂(+) und IN₂(–) und IN₃(+) und IN₃(–) eingangsseitig zugeführt werden, entsprechend dem Verhältnis A:B:C gewichtet, und die verstärkten Signale werden von dem Ausgangsanschluss OUT der Gegentakt-Ausgangsstufe abgegeben.
37 zeigt das Beispiel einer weiteren Schaltung der mehrere Eingänge aufweisenden Differenzverstärkerschaltung, die aus einer vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10c, dem Source-Folger 20, der Gegentakt-Ausgangsstufe 30 und der Vorspannungsschaltung 12 aufgebaut ist.
Abgesehen von der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10c weist der Rest der Komponenten denselben Aufbau auf wie jene der Teilschaltungen gemäß dem Beispiel der in 35 dargestellten Schaltung. Nachstehend wird der Aufbau der mehrere Eingänge aufweisenden Differenzverstärkerschaltung gemäß der vorliegenden Erfindung unter Fokussierung auf die vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10c erläutert.
Wie dargestellt, weist die vier Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung 10c in der Mehreingangs-Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel zwei Differenzpaare, die aus den Transistoren MI₀₁, MI₁₁ und MI₀₂, MI₁₂ aufgebaut ist, die Lastschaltung, die aus den Widerstandselementen RL₀ und RL₁ aufgebaut ist, und die Stromquellen auf, die aus den Transistoren MS₁ und MS₂ aufgebaut sind. Im Vergleich zu der in 35 dargestellten Differenz Eingangsschaltung 10a mit vier Eingangsanschlüssen ist die Ausgangslastschaltung aus den Widerstandselementen RL₀ und RL₁ aufgebaut, und zwar anstelle der Stromspiegelschaltung, welche die Transistoren ML₀ und ML₁ umfasst.
Ist die Stromverstärkungsrate der Transistoren MI₀₁ und MI₁₁, die zu den beiden Differenzpaaren in der Schaltung gemäß dem vorliegenden Beispiel gehören, mit β₁ gegeben und sind die Stromverstärkungsraten der Transistoren MI₀₂ und MI₁₂ mit β₂ gegeben und gilt β₁:β₂ = A:B, so wird überdies das Verhältnis der Stromverstärkungsraten der Transistoren MS₁ und MS₂, die als Stromquellen zur Abgabe der Betriebsströme an die Differenzpaare wirken, auf A:B in derselben Weise wie bei den Transistoren festgelegt, aus denen das Differenzpaar aufgebaut ist. Ist der Widerstandswert der Widerstandselemente RS₀₁ und RS₁₁, die zwischen den Source-Elektroden der Transistoren, aus denen das jeweilige Differenzpaar aufgebaut ist, und der Stromquelle angeschlossen sind, gegeben mit R_A und ist der Widerstandswert der Widerstandselemente RS₀₂ und RS₁₂ gegeben mit R_B, so wird bzw. ist die Beziehung R_A:R_B = (1/A):(1/B) = B:A festgelegt.
Bei der auf diese Weise aufgebauten Differenzverstärkerschaltung mit vier Eingangsanschlüssen werden die Differenz-Eingangssignale, die den Differenz-Eingangsanschlüssen IN(+) und IN(–) sowie IN₂(+) und IN₂(–) eingangsseitig zugeführt werden, mit bzw. in dem Verhältnis von A:B gewichtet, und die verstärkten Signale werden von dem Ausgangsanschluss OUT der Gegentakt-Ausgangsstufe abgegeben.
38 zeigt ein weiteres Beispiel der Schaltung der Mehreingangs-Differenzverstärkerschaltung, die aus einer vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10d, dem Source-Folger 20, der Gegentakt-Ausgangsstufe 30 und der Vorspannungsschaltung 12 aufgebaut ist. Mit Ausnahme der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10d weist der Rest der Komponenten denselben Aufbau auf wie jene der Teilschaltungen des Beispiels bei der in 35 dargestellten Schaltung. Nachstehend wird der Aufbau der Mehreingangs-Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel unter Fokussierung auf die vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10d erläutert.
Wie dargestellt, ist die vier Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung 10d aus zwei Differenzpaaren aufgebaut, die aus den Transistoren MI₀₁, MI₁₁ sowie MI₀₂, MI₁₂, der Stromspiegelschaltung, umfassend die Transistoren ML₀ und ML₁, welche die Ausgangslast dieser Differenzpaare bilden, den Transistoren MR₀₁, MR₁₁, MR₀₂ und MR₁₂, die mit der Source-Seite der Transistoren MI₀₁, MI₁₁ sowie MI₀₂, MI₁₂ verbunden sind, welche die Differenzpaare bilden und als Widerstandselemente wirken, und den Transistoren MS₁ und MS₂ aufgebaut, die die Betriebsströme für die Differenzpaare liefern.
Wie dargestellt, sind vier nMOS-Transistoren MR₀₁, MR₁₁, MR₀₂ und MR₁₂ anstelle der Widerstandselemente vorgesehen. Der Transistor MR₀₁ ist zwischen dem Transistor MI₀₁ und dem Schaltungsknoten VS₁ angeschlossen, und der Transistor MR₁₁ ist zwischen dem Transistor MI₁₁ und dem Schaltungsknoten VS₁ angeschlossen. In entsprechender Weise ist der Transistor MR₀₂ zwischen dem Transistor MI₀₂ und dem Schaltungsknoten VS₂ angeschlossen, und der Transistor MR₁₂ ist zwischen dem Transistor MI₁₂ und dem Schaltungsknoten VS₂ angeschlossen.
Die Speisespannung V_DD wird an die Gate-Elektroden der Transistoren MR₀₁, MR₁₁, MR₀₂ und MR₁₂ angelegt, womit diese Transistoren im Nicht-Sättigungsbereich arbeiten.
Ist in der mehrere Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel die Stromverstärkungsrate der Transistoren MI₀₁ und MI₁₁, die zu den beiden Differenzpaaren gehören, gegeben mit β₁, ist die Stromverstärkungsrate der Transistoren MI₀₂ und MI₁₂ gegeben mit β₂ und gilt β₁:β₂ = A:B, so wird das Verhältnis der Stromverstärkungsraten der Transistoren MS₁ und MS₂, die als Stromquellen für die Lieferung der Betriebsströme an die Differenzpaare wirken, auf A:B in derselben Weise festgelegt wie bei den Transistoren, aus denen das Differenzpaar aufgebaut ist. Ist ferner ein Ersatzwiderstand der Transistoren MR₀₁ und MR₁₁, die zwischen den Source-Elektroden der das jeweilige Differenzpaar bildenden Transistoren und dem Transistor angeschlossen sind, aus dem die Stromquelle aufgebaut ist und die als Widerstandselemente vorgesehen sind, gegeben mit R_A und ist der Ersatzwiderstand der Transistoren MR₀₂ und MR₁₂ gegeben mit R_B, so wird bzw. ist die Beziehung R_A:R_B = (1/A):(1/B) = B:A festgelegt.
Bei der auf diese Weise aufgebauten Differenzverstärkerschaltung mit vier Eingangsanschlüssen werden die den Differenz-Eingangsanschlüssen IN(+) und IN(–) sowie IN₂(+) und IN₂(–) eingangsseitig zugeführten Differenz-Eingangssignale entsprechend dem Verhältnis A:B gewichtet, und die verstärkten Signale werden von dem Ausgangsanschluss OUT der Gegentakt-Ausgangsstufe abgegeben.
39 zeigt ein Beispiel einer weiteren Schaltung der Mehreingangs-Differenzverstärkerschaltung, die aus einer vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10e, dem Source-Folger 20, der Gegentakt-Ausgangsstufe 30 und der Vorspannungsschaltung 12 aufgebaut ist. Abgesehen von der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10e weist der Rest der Komponenten denselben Aufbau auf wie jene der Teilschaltungen des Beispiels der in 38 dargestellten Schaltung. Nachstehend wird der Aufbau der Mehreingangs-Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel unter Fokussierung auf die vier Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung 10e erläutert.
Wie dargestellt, ist die vier Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung 10e aus zwei Differenzpaaren aufgebaut, die aus den Transistoren MI₀₁, MI₁₁ und MI₀₂, MI₁₂, aus Widerstandselementen RL₀ und RL₁, die Ausgangslasten dieser Differenzpaare bilden, den Transistoren MR₀₁, MR₁₁, MR₀₂ und MR₁₂, die mit der Source-Seite der Transistoren MI₀₁, MI₁₁ und MI₀₂, MI₁₂ verbunden sind, welche die Differenzpaare bilden, und die in äquivalenter Weise als Widerstandselemente wirken, und den Transistoren MS₁ und MS₂ bestehen, welche die Betriebsströme für die Differenzpaare liefern.
Bei dem Beispiel der vorliegenden Schaltung werden nämlich im Vergleich zu der in 38 dargestellten Schaltung die Widerstandselemente RL₀ und RL₁ für die Ausgangslastschaltung anstelle der Stromspiegelschaltung verwendet, die Transistoren umfasst. Der Rest des Schaltungsaufbaus ist im Wesentlichen derselbe wie jener des Beispiels der in 38 dargestellten Schaltung.
In der Mehreingangs-Differenzverstärkerschaltung gemäß dem vorliegenden Beispiel werden die den Differenz-Eingangsanschlüssen IN(+) und IN(–) sowie IN₂(+) und IN₂(–) eingangsseitig zugeführten Differenz-Eingangssignale entsprechend dem Verhältnis A:B gewichtet, und die verstärkten Signale werden von dem Ausgangsanschluss OUT der Gegentakt-Ausgangsstufe abgegeben.
40 zeigt ein Beispiel der Mehreingangs-Differenzverstärkerschaltung, die aus der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10a, der Differenzverstärkerschaltung 40, der Negator-Ausgangsstufe 50 und der Vorspannungsschaltung 12 aufgebaut ist. Von diesen Schaltungen weist die vier Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung 10a denselben Aufbau auf wie die vier Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung 10a beim Beispiel der in 35 dargestellten Schaltung, weshalb hier diese Teilschaltung mit demselben Bezugszeichen 10a wie in 35 bezeichnet ist.
Die Differenzverstärkerschaltung 40 ist aus dem Differenzpaar, umfassend die nMOS-Transistoren NT₂ und NT₃, der Stromspiegelschaltung, umfassend die pMOS-Transistoren PT₂ und PT₃, und der Stromquelle aufgebaut, die aus dem nMOS-Transistor MS₃ aufgebaut ist.
Die Gate-Elektrode des Transistors NT₂, der zu dem Differenzpaar gehört, ist mit dem nicht invertierten Ausgangsanschluss DFO(+) der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10a verbunden, während die Gate-Elektrode des Transistors NT₃ mit dem invertierten Ausgangsanschluss DFO(–) verbunden ist. Die Source-Elektroden der Transistoren NT₂ und NT₃ sind mit dem Schaltungsknoten VS₃ verbunden.
Die Source-Elektroden der Transistoren PT₂ und PT₃ sind mit der die Speisespannung V_DD führenden Speiseleitung verbunden; die Gate-Elektroden dieser Transistoren sind gemeinsam verbunden, und ihr Verbindungspunkt ist mit der Drain-Elektrode des Transistors PT₂ verbunden. Die Drain-Elektroden der Transistoren PT₂ und PT₃ sind mit den Drain-Elektroden der Transistoren NT₂ bzw. NT₃ verbunden. Die Stromspiegelschaltung, umfassend die Transistoren PT₂ und PT₃, ist nämlich als Lastschaltung der Differenzverstärkerschaltung 40 aufgebaut.
Die Drain-Elektrode des Transistors MS₃ ist mit dem Schaltungsknoten VS₃ verbunden, und die Source-Elektrode ist mit dem die gemeinsame Spannung V_SS führenden Schaltungspunkt verbunden. Die durch die Vorspannungsschaltung 12 erzeugte Vorspannung V_BIAS wird der Gate-Elektrode des Transistors MS₃ zugeführt. Der Transistor MS₃ bildet die Stromquelle, die den Betriebsstrom für das Differenzpaar liefert, welches aus den Transistoren NT₂ und NT₃ aufgebaut ist.
Die Negator-Ausgangsstufe 50 ist durch den pMOS-Transistor PT_A und den nMOS-Transistor NT₁ aufgebaut. Die Transistoren PT₁ und NT₁ sind in Reihe liegend zwischen der die Speisespannung V_DD führenden Speiseleitung und dem die gemeinsame Spannung V_DD führenden Schaltungspunkt angeschlossen. Die Gate-Elektroden dieser Transistoren sind miteinander verbunden, und ihr Verbindungspunkt ist mit dem Ausgangsanschluss der Differenzverstärkerschaltung 40 verbunden, das ist der Verbindungspunkt der Drain-Elektroden der Transistoren PT₃ und NT₃. Der Verbindungspunkt der Drain-Elektroden der Transistoren PT₁ und NT₁ bildet einen Ausgangsanschluss OUTZ der Negator-Ausgangsstufe 50.
In der in 40 dargestellten Mehreingangs-Differenzverstärkerschaltung werden die den Differenz-Eingangsanschlüssen IN(+) und IN(–) sowie IN₂(+) und IN₂(–) eingangsseitig zugeführten Differenz-Eingangssignale in der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10a verstärkt, und die verstärkten Differenzsignale werden an dem nicht invertierten Ausgangsanschluss DFO(+) und am invertierten Ausgangsanschluss DFO(–) der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10a abgegeben. Die Ausgangs-Differenzsignale der vier Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10a werden weiter durch die Differenzverstärkerschaltung 40 verstärkt, und die erhaltenen verstärkten Signale werden mittels der Negator-Ausgangsstufe 50 invertiert bzw. negiert und von dem Ausgangsanschluss OUTZ der Negator-Ausgangsstufe 50 als Eintaktsignale abgegeben.
Fünfte Ausführungsform
41 zeigt eine Ausführungsform der Mehreingangs-Differenzverstärkerschaltung, die aus einer Schalter-Schaltung 60 zum Schalten des Eingangssignals zu den Eingangsanschlüssen der Differenz-Eingangsschaltung, einer sechs Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10b, einem Source-Folger 20 und der Gegentakt-Ausgangsstufe 30 aufgebaut ist.
Die Schalter-Schaltung 60 ist aus einer Schalter-Schaltung 61 auf der positiven Seite und aus einer Schalter-Schaltung 62 auf der negativen Seite aufgebaut. Die Schalter-Schaltung 61 auf der positiven Seite ist durch Schalter S11, S12, S21, S22, S31 und S32 gebildet. Die Schalter S11 und S12 werden durch ein Steuersignal S11 gesteuert; die Schalter S21 und S22 werden durch ein Steuersignal SI2 gesteuert; die Schalter S31 und S32 werden durch ein Steuersignal SI3 gesteuert.
Die Schalter-Schaltung 62 auf der negativen Seite ist durch die Schalter S13, S14, S23 und S24 gebildet. Die Schalter S13 und S14 werden durch ein Steuersignal SO1 gesteuert, und die Schalter S23 und S24 werden durch ein Steuersignal SO2 gesteuert.
Die Eingangsanschlüsse IN1(+), IN2(+) und IN3(+) auf der positiven Seite der sechs Eingangsanschlüsse aufweisenden Differenz-Eingangsschaltung 10b sind mit einem Signaleingangsanschluss T_S verbunden, wenn die Steuersignale SI1, SI2 und SI3 auf einem hohen Pegel sind, während sie mit der analogen Massespannung AGND verbunden sind, wenn die Steuersignale SI1, SI2 und SI3 auf einem niedrigen Pegel sind.
Die Eingangsanschlüsse IN1(–), IN2(–) und IN3(–) auf der negativen Seite sind mit dem Ausgangsanschluss OUT dann verbunden, wenn die Steuersignale SO1 und SI2 auf hohem Pegel sind, und sie sind mit der analogen Massespannung AGND verbunden, wenn die Steuersignale SO1 und SI2 auf niedrigem Pegel sind.
Bei dem Beispiel der Schaltung gemäß 41 ist der Eingangsanschluss IN3(–) auf der negativen Seite mit dem Ausgangsanschluss OUT der Gegentakt-Ausgangsstufe 30 verbunden, weshalb stets die Gegenkopplung angewandt ist.
Die sechs Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung 10b weist denselben Aufbau auf wie die beim Beispiel der in 26 bei der oben erwähnten vierten Ausführungsform dargestellte sechs Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung. Hier ist die betreffende Differenz-Eingangsschaltung mit demselben Bezugszeichen 10b, wie es in 36 für diese Teilschaltung verwendet ist, bezeichnet.
Wie oben erwähnt, ist die sechs Eingangsanschlüsse aufweisende Differenz-Eingangsschaltung 10b so ausgelegt, dass die Leitwerte der Transistoren, aus denen die Differenz-Eingangselemente aufgebaut sind, die Widerstandselemente, die mit der Source-Seite der Transistoren verbunden sind, und der als Stromquelle für die Lieferung des Betriebsstroms an das Differenzpaar wirkende Transistor für jedes Differenzpaar unterschiedlich sind. Aus diesem Grund werden die den Differenz-Eingangsanschlüssen IN1(+) und IN1(–), IN2(+) und IN2(–) sowie IN3(+) und IN3(–) eingangsseitig zugeführten Differenz-Eingangssignale gewichtet und verstärkt. Hier wird beispielsweise angenommen, dass die den Differenz-Eingangsanschlüssen IN1(+) und IN1(–), IN2(+) und IN2(–) sowie IN3(+) und IN3(–) eingangsseitig zugeführten Differenz-Eingangssignale entsprechend dem Verhältnis von 1:2:3 gewichtet werden bzw. sind.
In der auf diese Weise aufgebauten Mehreingangs-Differenzverstärkerschaltung wird mit Rücksicht darauf, dass die Gegenkopplung angewandt ist, folgende Gleichung erzielt: A·VIN1(+) + B·VIN2(+) + C·VIN3(+) = A·VIN1(–) + B·VIN2(–) + C·VIN3(–) (56)
In der Gleichung (56) bedeuten V_IN1(+), V_IN2(+) und V_IN3(+) Eingangssignalspanungen für die Eingangsanschlüsse IN1(+), IN2(+) bzw. IN3(+) auf der positiven Seite, und V_IN1(–), V_IN2(–) und V_IN3(–) sind die Eingangssignalspannungen für die Eingangsanschlüsse IN1(–), IN2(–) bzw. IN3(–) auf der negativen Seite.
Wenn die analoge Erd- bzw. Massespannung AGND 0 V beträgt, ist die Eingangssignalspannung am Signaleingangsanschluss T_S gegeben mit V_in, und die Ausgangssignalspannung am Ausgangsanschluss OUT ist gegeben mit V_out. Das Schalten durch die Schalter-Schaltung 60 wird durch folgende Gleichung dargestellt: VINi(+) = SIi·Vin (i = 1 bis 3) VINj(–) = SOj·Vout (j = 1 bis 2) VIN3(–) = Vout (57)
In der Gleichung (57) ist angenommen, dass die Signale SI_i und SO_j gegeben sind mit „1" bei einem hohen Pegel, während sie „0" bei einem niedrigen Pegel sind.
Unter der Annahme, dass A, B und C in der Gleichung (56) gegeben sind mit 1, 2 bzw. 3, werden aus den Gleichungen (56) und (57) die folgenden Gleichungen (58) und (59) erhalten: 1SI1·Vin + 2SI2·Vin + 3SI3·Vin = 1SOi·Vout + 2SO2·Vout + 3Vout (58) Vout = {(1·SI1 + 2·SI2 + 3·SiS)/(1·SO1 + 2·SO2 + 3)}·Vin = G·Vin (59)
In der Gleichung (59) bedeutet G die Verstärkung der Mehreingangs-Differenzverstärkerschaltung gemäß der vorliegenden Ausführungsform. Als Zähler der Verstärkung G kann irgendeine ganze Zahl von 0 bis 6 durch die Signale SI₁, SI₂ und SI₃ festgelegt sein, und als Nenner kann irgendeine ganze Zahl von 3 bis 6 durch die Signale SO₁ und SO₂ festgelegt sein. Aus diesem Grunde ist es möglich, irgendeine Verstärkung G auf 0, 1/6, 1/5, 1/4, 1/3, 2/5, 1/2, 2/3, 3/5, 3/4, 4/5, 5/6, 1, 6/5, 5/4, 4/3, 3/2, 5/3 und 2 festzulegen.
Um außerdem einen guten Gebrauch von einer derartigen hochfunktionalen Verarbeitungsschaltung zu machen, muss eine lineare Eingangs-Ausgangs-Kennlinie in Bezug auf den weiten Eingangsspannungsbereich in der Mehreingangs-Differenzverstärkerschaltung erreicht werden.
Sechste Ausführungsform
42 zeigt ein Schaltungsdiagramm einer Ausführungsform der Operationsverstärkerschaltung mit einer Verstärkung von ½. Diese Operationsverstärkerschaltung ist unter Verwendung der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung aufgebaut.
Wie dargestellt, ist die Operationsverstärkerschaltung gemäß der vorliegenden Ausführungsform (OPAMP4) aus einer vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 100 aufgebaut. Die beiden invertierten Eingangsanschlüsse IN₁(–) und IN₂(–) der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 100 sind mit dem Ausgangsanschluss OUT verbunden. Der nicht invertierte Eingangsanschluss IN1(+) ist mit dem das Eingangssignal V_in führenden Eingangsanschluss T_S verbunden, und der nicht invertierte Eingangsanschluss IN2(+) ist mit dem die analoge Erd- bzw. Massespannung AGND führenden Schaltungspunkt verbunden.
Es sei darauf hingewiesen, dass die vier Eingangsanschlüsse aufweisende Differenzverstärkerschaltung 100 gemäß der vorliegenden Ausführungsform denselben Aufbau aufweist wie die in 35 oder in 38 gezeigte Differenzverstärkerschaltung 10 mit vier Eingangsanschlüssen.
In der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung gemäß der vorliegenden Ausführungsform wird das Ausgangssignal V_out in Bezug auf das Eingangssignal V_in durch folgende Gleichung dargestellt: 2Vout = Vin (60)
Die Verstärkung G der Differenzverstärkerschaltung wird nämlich (G = V_out/V_in = 1/2).
43 zeigt einen Signalverlauf bzw. eine Wellenform beim Betrieb der Differenzverstärkerschaltung gemäß der vorliegenden Ausführungsform. In 43 ist mit a das Eingangssignal V_in bezeichnet, mit b ist das Ausgangssignal bezeichnet, wenn kein Source-Widerstand vorhanden ist, mit c ist das Ausgangssignal bezeichnet, wenn der Source-Widerstand sich in einem mittleren Ausmaß befindet, und mit d ist der Signalverlauf des Ausgangssignals V_out angegeben, wenn der Source-Widerstand groß ist.
Wie in 43 veranschaulicht, wird in dem Fall, dass die Widerstände nicht mit der Source-Seite der das Differenzpaar bildenden Transistoren verbunden sind, d. h. im Falle der konventionellen Mehreingangs-Differenzverstärkerschaltung, wenn der Spannungspegel des Eingangssignals V_in sich an die Speisespannung V_DD oder an die gemeinsame Spannung V_SS annähert, der Spitzenanteil des mit b bezeichneten Ausgangssignals geklemmt, und in dem Ausgangssignal tritt eine Verzerrung auf. Wenn im Gegensatz hierzu die Widerstände mit der Source-Seite der Transistoren verbunden sind, wie bei der vorliegenden Ausführungsform, ist die Verzerrung des Signals verringert. So wird beispielsweise das Ausgangssignal auf der Seite der Speisespannung V_DD überhaupt nicht geklemmt. Lediglich auf der Seite der gemeinsamen Spannung V_SS wird es leicht geklemmt.
Durch den Anschluss von Widerständen auf der Source-Seite der das Differenzpaar bildenden Transistoren wird nämlich die lineare Kennlinie bzw. Charakteristik der Differenzverstärkerschaltung verbessert, außerdem wird der Eingangsspannungsbereich erweitert, und der Dynamikbereich wird breiter.
44 veranschaulicht in einem Diagramm die Änderung der Abhängigkeit der internen Betriebsspannung von der Eingangsspannung aufgrund des Source-Widerstandswertes des Differenz-Eingangsschaltungsteiles der Operationsverstärkerschaltung bei einer Verstärkung von 1/2 unter Heranziehung der Mehreingangs-Differenzverstärkerschaltung gemäß der vorliegenden Ausführungsform. 45 veranschaulicht ferner in einem Diagramm die Änderung der Abhängigkeit des Betriebsstroms von der Eingangsspannung aufgrund des Source-Widerstandswerts des Differenz-Eingangsschaltungsteiles.
Aus den Kennlinien von 44 und 45 ist außerdem offensichtlich, dass der Eingangsspannungsbereich, in welchem eine lineare Kennlinie zwischen den Eingangs- und Ausgangsspannungen erhalten wird, dadurch erweitert ist, dass die Widerstände mit der Source-Seite der das Differenzpaar bildenden Transistoren verbunden sind.
Siebte Ausführungsform
46 zeigt eine Ausführungsform einer vier Eingangsanschlüsse aufweisenden Vergleichsschaltung (COMP4), die aus einer vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 100a aufgebaut ist. Als die vier Eingangsanschlüsse aufweisende Differenzverstärkerschaltung 100a, welche die Vergleichsschaltung gemäß der vorliegenden Ausführungsform bildet, kann ein und dieselbe, vier Eingangsanschlüsse aufweisende Differenzverstärkerschaltung 100 verwendet werden, die die in 42 dargestellte Operationsverstärkerschaltung bildet. Es sei darauf hingewiesen, dass mit Rücksicht darauf, dass die vorliegende Ausführungsform eine Vergleichsschaltung bildet, die Phasenkorrekturschaltung in der Differenzverstärkerschaltung weggelassen werden kann.
Wie in 46 veranschaulicht, sind die invertierten Eingangsanschlüsse IN1(–) und IN2(–) der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 100a mit den die Referenzspannungen V_REF1 bzw. V_REF2 führenden Eingangsanschlüssen verbunden. Die beiden nicht invertierten Eingangsanschlüsse IN1(+) und IN2(+) sind mit dem das Eingangssignal V_in führenden Eingangsanschluss verbunden.
Wenn bei der auf diese Weise aufgebauten Vergleichsschaltung der Pegel des Eingangssignals V_in den Wert (V_REF1 + V_REF2)/2 schneidet, ändert sich der Pegel des Ausgangssignals V_out.
47 veranschaulicht die zeitliche Beziehung der Pegeländerung des Eingangssignals und des Ausgangssignals und den Wert der Widerstände, die mit der Source-Seite der das Differenzpaar bildenden Transistoren verbunden sind. In derselben Figur bezeichnet a das Eingangssignal V_in, b bezeichnet das Ausgangssignal in dem Fall, dass kein Source-Widerstand vorhanden ist, c bezeichnet das Ausgangssignal in dem Fall, dass der Source-Widerstand von einem mittleren Ausmaß ist, und d bezeichnet den Signalverlauf des Ausgangssignals V_out für den Fall, dass der Source-Widerstand groß ist.
Wie veranschaulicht, ändert sich nach Ablauf einer bestimmten Verzögerungszeit, nachdem der Pegel des Eingangssignals V_in ansteigt und dann den Wert (V_REF1 + V_REF2)/2 überschreitet, der Pegel des Ausgangssignals von einem niedrigen Pegel zu einem hohen Pegel. Umgekehrt ändert sich der Pegel des Ausgangssignals von einem hohen Pegel zu einem niedrigen Pegel nach Ablauf der bestimmten Verzögerungszeit, nachdem der Pegel des Eingangssignals V_in absinkt und kleiner wird als der Wert (V_REF1 + V_REF2)/2.
Wenn die Widerstände nicht mit der Source-Seite der das Differenzpaar bildenden Transistoren verbunden sind, d. h. bei der konventionellen Mehreingangs-Differenzverstärkerschaltung, dann wird unter Heranziehung des Pegels (V_REF1 + V_REF2)/2 als Referenzwert die Verzögerungszeit bis zur Änderung des Ausgangssignals V_out in Bezug auf die Änderung des Eingangssignals V_in groß. Der Grund hierfür liegt darin, dass der Vergleich und die Entscheidung tatsächlich nicht beim Pegel (V_REF1 + V_REF2)/2 ausgeführt werden, da der Eingangsbereich der linearen Kennlinie der Mehreingangs-Differenzverstärkerschaltung schmal ist.
Hinsichtlich der vorliegenden Erfindung ist durch den Anschluss der Widerstände auf der Source-Seite der das Differenzpaar bildenden Transistoren die Verzögerungszeit, nach der das Eingangssignal V_in den Wert (V_REF1 + V_REF2)/2 durchläuft, bis sich der Pegel des Ausgangssignals V_out ändert, hinreichend klein geworden.
Wenn auf diese Weise die Vergleichsschaltung durch eine Mehreingangs-Differenzverstärkerschaltung aufgebaut wird bzw. ist, in der Widerstände mit der Source-Seite der das Differenzpaar bildenden Transistoren verbunden sind, ist die Kennlinie verbessert bzw. erweitert, und die der Vergleichsschaltung innewohnende Verzögerungszeit kann verkürzt werden.
Achte Ausführungsform
48 zeigt eine Ausführungsform der Vergleichs- und Entscheidungsschaltung, die aus der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 100 und einer Schalter-Schaltung 70 aufgebaut ist, mit der das Eingangssignal für die Differenzverstärkerschaltung 100 geschaltet wird.
Wie dargestellt, ist die Schalter-Schaltung 70 aus Schaltern S11, S12, S21 und S22 aufgebaut. Diese Schalter werden durch ein Steuersignal RST gesteuert. Wenn beispielsweise das Steuersignal RST auf einem hohen Pegel ist, sind die invertierten Eingangsanschlüsse IN1(–) und IN2(–) der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 100 mit dem eine Rücksetzspannung V_RST führenden Eingangsanschluss verbunden, während dann, wenn das Steuersignal RST einen niedrigen Pegel führt, die invertierten Eingangsanschlüsse IN1(–) und IN2(–) mit dem Ausgangsanschluss verbunden sind, der beispielsweise einen oberen Grenzwert V_TOP und einen niedrigen Grenzwert V_BOT einer Spitzen-Detektierschaltung führt.
In der Vergleichs- und Entscheidungsschaltung, die durch die vier Eingangsanschlüsse aufweisende Differenzverstärkerschaltung – wie bei der vorliegenden Ausführungsform – aufgebaut ist, werden beispielsweise dann, wenn das Steuersignal RST sich auf einem hohen Pegel befindet, der Pegel des Eingangssignals V_in und der Pegel von V_RST/2 verglichen, und der Pegel des Ausgangssignals V_out wird entsprechend dem Ergebnis davon festgelegt. Wenn demgegenüber das Steuersignal RST sich auf einem niedrigen Pegel befindet, werden der Pegel des Eingangssignals V_in und der Pegel von (V_TOP + V_BOT)/2 verglichen, und der Pegel des Ausgangssignals V_out wird entsprechend dem Ergebnis des Vergleichs festgelegt. In derselben Weise wie bei den anderen oben erwähnten Ausführungsformen kann beispielsweise durch Anschließen von Widerständen auf der Source-Seite der das Differenzpaar bildenden Transistoren der vier Eingangsanschlüsse aufweisenden Differenzverstärkerschaltung 100 die lineare Eingang-Ausgangs-Kennlinie in Bezug auf einen hinreichend breiten Eingangsspannungsbereich in der Differenzverstärkerschaltung 100 erreicht werden. Infolgedessen kann die Kennlinie der Vergleichs- und Entscheidungsschaltung verbessert werden.
Wie oben erläutert, kann entsprechend der Mehreingangs-Differenzverstärkerschaltung gemäß der vorliegenden Erfindung der Spannungsbereich, in welchem eine lineare Kennlinie zwischen dem Eingang und dem Ausgang bzw. dem Eingangssignal und dem Ausgangssignal erhalten werden kann, erweitert werden, und der Dynamikbereich kann ausgedehnt werden. Aus diesem Grunde ergibt sich der Vorteil, dass die Leistungen der Verarbeitungsschaltung und der Vergleichs- und Entscheidungsschaltung, bestehend aus der Differenzverstärkerschaltung, verbessert werden können.
Obwohl die Erfindung unter Bezugnahme auf bestimmte Ausführungsformen beschrieben worden sind, die zum Zwecke der Veranschaulichung gewählt worden ist, dürfte ersichtlich sein, dass von Durchschnittsfachleuten eine Vielzahl von Modifikationen ohne Abweichung vom Umfang der Erfindung vorgenommen werden könnten.

Claims

Differenzverstärkerschaltung vom Mehreingangstyp mit zumindest zwei Paaren von positiven und negativen Eingangsanschlüssen (IN(+), IN(–)), umfassend zumindest zwei Differenzpaare, deren jedes einen ersten Transistor (Ml_l) und einen zweiten Transistor (Ml₀) mit Steuergates aufweist, die mit den positiven bzw. negativen Eingangsanschlüssen (IN(+), IN(–)) verbunden sind, und zumindest zwei Stromquellen (ISn) zur Abgabe von Betriebsströmen (IDn) an Stromspeiseknoten (VS_n) in den betreffenden Differenzpaaren, wobei die Drain-Elektroden der ersten Transistoren (Ml₁) mit einem ersten Ausgangsanschluss (DFO(–)) und die Drain-Elektroden der zweiten Transistoren (Ml₀) mit einem zweiten Ausgangsanschluss (DFO(+)) verbunden sind und wobei erste und zweite Lastschaltungen (RL₀, RL₁) zwischen den genannten ersten und zweiten Ausgangsanschlüssen (DFO(–), DFO(+)) und einer Speiseleitung angeschlossen sind, an die eine erste Speisespannung (V_DD) anschaltbar ist, dadurch gekennzeichnet, dass die Source-Elektroden der ersten und zweiten Transistoren (Ml₁, Ml₀) jedes Differenzpaares an den genannten Stromspeiseknoten (VS_n) über erste bzw. zweite Widerstände (RS₁, RS₀) angeschlossen sind und dass die ersten und zweiten Lastschaltungen (RL₀, RL₁) durch Widerstände gebildet sind, die zwischen den ersten und zweiten Ausgangsanschlüssen (DFO(–), DFO(+)) und der die genannte erste Speisespannung (V_DD) führenden Speiseleitung angeschlossen sind.
Differenzverstärkerschaltung vom Mehreingangstyp nach Anspruch 1, wobei die genannten Stromquellen zur Abgabe des Betriebsstroms an die Differenzpaare jeweils durch einen Transistor (MS₁) mit einem Steuergate gebildet sind, dem eine bestimmte Vorspannung (V_BIAS) zugeführt wird, wobei ein Anschluss des betreffenden Transistors mit dem genannten Stromspeiseknoten (VS₁) verbunden ist und wobei ein weiterer Anschluss des betreffenden Transistors mit einer eine zweiten Speisespannung (V_SS) führenden Speiseleitung verbunden ist.
Differenzverstärkerschaltung vom Mehreingangstyp nach Anspruch 1, wobei eine bestimmte Vorspannung an die Steuergates der ersten und zweiten Transistoren angelegt ist.
Differenzverstärkerschaltung vom Mehreingangstyp nach Anspruch 3, wobei die genannte Stromquelle zur Abgabe des Betriebsstromes an jedes Differenzpaar durch einen Transistor (MS₁) gebildet ist, dessen Steuergate die bestimmte Vorspannung (V_BIAS) zugeführt ist, dessen einer Anschluss mit dem Stromspeiseknoten (VS₁) verbunden ist und dessen anderer Anschluss mit der eine zweite Speisesppannung (V_SS) führenden Speiseleitung verbunden ist.