JP2982246B2 - 差動増幅回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の概要］ 多チャンネルのカスケード接続の差動増幅回路に関
し， 一層の多チャンネル化に際して雑音の周波数特性の向
上を目的とし， 多数のチャンネルを各群毎に分けて群チャンネルを構
成し，一対のベース接地トランジスタからなるトランジ
スタ組を各群チャンネル毎に備え，この各トランジスタ
組の出力側を一括に接続して信号出力端子とするように
構成する。

［産業上の利用分野］ 本発明は，多チャンネルの入力の一つをアクティヴに
して一つのチャンネルの入力信号を増幅して出力する形
式の多チャンネルのカスケード接続の差動増幅回路に関
する。

ハードディスク等の磁気記憶装置において読出し回路
の第一段増幅回路として使用されるカスケード接続の差
動増幅回路は，従来２〜４チャンネルとして構成されて
いたが，磁気記憶装置の高容量化に対応して信号処理能
力の向上が要請され，例えば８〜10チャンネルというよ
うな一層の多チャンネル化が必要となってきており，こ
の多チャンネル化においても従来と同等又はそれ以上の
低雑音性，低入力容量特性，高周波数域での雑音の周波
数特性が要請されている。

［従来の技術］ 従来のカスケード接続の差動増幅回路を第６図に示
す。なお同図をはじめとして各図においては，各チャン
ネル１の内部回路は全て同じ構成を有するため，一部の
チャンネル１を除いて他のチャンネルの内部回路の図示
を省略している。

同図において夫々のベースを信号入力端子11,12とす
る一対のトランジスタQ1,Q2はエミッタ相互が直接接続
された差動対として構成され，差動対と，この差動対を
アクティヴにする選択部として成るトランジスタQ3とが
組合されて一つのチャンネル１を構成する。各チャンネ
ル１の差動対の一方のトランジスタQ1は，他のチャンネ
ル１の差動対の一方のトランジスタQ1と夫々のコレクタ
相互において一括接続されて第一の一括接続部を形成
し，同様に各チャンネル１の差動対の他方のトランジス
タQ2は，他のチャンネル１の差動対の他方のトランジス
タQ2と夫々のコレクタ相互において一括接続されて第二
の一括接続部を形成するよう，夫々構成される。

双方の一括接続部は夫々，トランジスタ組を構成する
第一ベース接地トランジスタQ4及び第二ベース接地トラ
ンジスタQ5の夫々のエミッタ端子に接続されている。こ
の双方のベース接地トランジスタQ4,Q5のコレクタ端子
は，夫々負荷抵抗R1,R2を介して同一電源Vccに接続され
ると共に，一対の信号出力端子41,42と構成されてい
る。

上記全体の構成により，選択された一つのチャンネル
１の入力信号端子11,12からの入力信号は，信号出力端
子41,42から増幅して出力され，次段の増幅回路に入力
され或いは出力信号としてそのまま利用される。

［発明が解決しようとする課題］ 前述の如くハードディスク等の磁気記憶装置の高密度
化，大容量化に伴い，従来の多チャンネルのカスケード
接続の差動増幅回路においては，信号処理能力の向上を
目的とする一層の多チャンネル化と高周波数域の雑音の
周波数特性の向上とが常に要請されている。

本発明は，従来の多チャンネルのカスケード接続の差
動増幅回路の一層の多チャンネル化を図ると共に，この
一層の多チャンネル化においても高周波数域における雑
音の周波数特性を一定に維持し，もって前記要請に応え
ることを目的とする。

［課題を達成するための手段］ 第１図は本発明の原理図である。

多数のチャンネル１を各群毎に分けて群チャンネルA,
B,Cを構成し，一対のベース接地トランジスタからなる
トランジスタ組2A,2B,2Cを各群チャンネルA,B,C毎に備
え，この各トランジスタ組2A,2B,2Cの出力側を一括に接
続しこれを信号出力端子41,42とする。

本発明は下記の知見による。

従来の４チャンネルのカスケード接続の差動増幅回路
を前提として一層の多チャンネル化を図る場合，例えば
８チャンネルとする場合には，第５図に示した比較例の
増幅回路が選択されることとなる。

即ち,IC回路としてかかる増幅回路を構成すれば，当
然のことながらチップ面積が極限に近くまでその極小化
が図られるものであり，しかも多くのチャンネルが存在
しているこのカスケード接続の差動増幅回路にあって
は，常に唯一つのチャンネルのみがアクティヴとなるよ
うに選択されるものであり，唯一つの信号を増幅伝達す
るものであることを考慮すれば，前記従来のカスケード
接続の差動増幅回路において全てのチャンネルを並列的
に接続し，一つのトランジスタ組と組み合わせる比較例
の増幅回路（第５図）を選択することがまず試みられよ
う。

本発明においては，まず上記の如き比較例の増幅回路
の場合について所要信号特性の解析を行ったところ，雑
音の周波数特性が10〜100MHzの高い周波数域で劣化する
ことが明らかになったのでその改良のため，さらに検討
を加えたものである。その結果本発明の構成によれば比
較例の増幅回路の欠点が解消されることを見出したもの
である。

［作用］ 即ち，多数のチャンネルを群毎に分けて群チャンネル
を構成し，この群チャンネル毎に各トランジスタ組を組
合せたことで，アクティヴとされない各チャンネルの出
力端子及びこれを接続する配線と基板との間に存在する
寄生容量が，アクティヴとされた群のトランジスタ組に
付加されず，アクティヴとされた群のトランジスタ組を
構成するベース接地トランジスタの入出力端子間の寄生
容量が減少して高周波数域での周波数特性が向上し，カ
スケード接続の差動増幅回路全体の雑音の周波数特性が
向上する。

［実施例］ 図面を参照して本発明の実施例について更に説明す
る。

第２図は本発明の第一の実施例の回路図である。同図
において各チャンネル1,1′は，一対のNPNトランジスタ
Q1,Q2,Q1′,Q2′から成る差動対と，この差動対の各ト
ランジスタQ1,Q2,Q1′,Q2′の相互に接続されたエミッ
タ端子にコレクタが接続され，且つ選択端子13を介して
チャンネル選択信号がベースに供給される第三のNPNト
ランジスタQ3,Q3′とから構成される。

各チャンネルは二群に分割されており，各群には夫々
４個のチャンネル1,1′が含まれている。各群チャンネ
ルA,Bにおいては，群内の各チャンネルの差動対の一方
のトランジスタQ1,Q1′のコレクタは群チャンネルA,B毎
に一括接続されて第一の一括接続部を形成し，他方のト
ランジスタQ2,Q2′のコレクタも同様に群チャンネルA,B
毎に一括接続されて第二の一括接続部を形成している。

トランジスタ組2A,2Bを構成する各第一ベース接地ト
ランジスタQ4,Q4′のエミッタは，前記一括接続された
コレクタから成る第一の一括接続部と接続され，同様に
各第二ベース接地トランジスタQ5,Q5′のエミッタは，
前記一括接続されたコレクタから成る第二の一括接続部
と接続されており，各群チャンネルA,Bとトランジスタ
組2A,2Bとが組合わされる。

各群チャンネルA,Bと組合わされた夫々のトランジス
タ組2A,2Bの第一ベース接地トランジスタQ4のコレクタ
端子は他のトランジスタ組の第一ベース接地トランジス
タQ4′のコレクタ端子と一括接続されて一方の信号出力
端子41となり，第二ベース接地トランジスタQ5のコレク
タ端子も同様に他のトランジスタ組の第二ベース接地ト
ランジスタのコレクタ端子と一括接続されて他方の信号
出力端子42となり，これにより一対の信号出力端子41,4
2が形成される。

第２図の構成により，選択されたチャンネル1,1′を
アクティヴにするためのチャンネル選択信号が選択端子
13,13′を通じて当該チャンネルに伝達されると，一対
の信号入力端子11,12,11′,12′に入力された信号は，
当該チャンネル1,1′及び当該群チャンネルA,Bと組み合
わされたトランジスタ組2A,2Bによって増幅され，信号
出力端子41,42を経て次段の増幅回路に伝達され或いは
出力信号として利用される。

この実施例においては，差動対を構成するNPNトラン
ジスタQ1,Q2,Q1′,Q2′のコレクタを，各群内の各組毎
に一括接続し，当該トランジスタ組の一対のベース接地
トランジスタQ4,Q5,Q4′,Q5′のエミッタと夫々接続し
ているため，アクティヴとされたチャンネルとは別の群
に属する各チャンネルのトランジスタのコレクタ及びこ
れらを接続する配線の対地間寄生容量は，アクティヴと
されたチャンネルの群と組合されたトランジスタ組の入
出力間の寄生容量とはならず比較例の増幅回路に比べて
特に高周波数域における雑音の周波数特性が向上する。

第３図（ａ），（ｂ），（ｃ）に夫々各チャンネル１
の構成を示す回路図を例として掲げる。同図（ａ）は第
２図に示したチャンネルの回路図と同じであり，同図
（ｂ）は一対のバイポーラトランジスタQ1,Q2のエミッ
タ相互がダイオードD1,D2を介して接続され，同図
（ｃ）では同様にエミッタ相互が抵抗R1,R2を介して接
続されている。同図（ｂ）（ｃ）の回路によれば，各チ
ャンネル内のトランジスタQ1,Q2,Q1′,Q2′の入力容量
を小さくすることができる。しかしこの場合回路内で発
生する雑音は幾分増大する傾向にある。同図（ａ）〜
（ｃ）のいずれも差動対をバイポーラトランジスタによ
って構成した好適な例を示したが，周知の如く電界効果
トランジスタから構成される差動対を採用することも可
能である。

第４図には本発明の第二の実施例の回路図が示されて
いる。第１図との違いは主としてトランジスタ組2A,2B
の出力端子となるコレクタ側のシャント用のショットキ
ーダイオードSD1,SD2,SD1′,SD2′が接続され，各コレ
クタはこのショットキーダイオードを介して一括に接続
されており，この一括接続部が信号出力端子41,42とし
て構成されていることである。このようにするとアクテ
ィヴにされたチャンネルを含む群チャンネル以外の群チ
ャンネルと組合わされたトランジスタ組のベース接地ト
ランジスタによる信号出力端子の対地間寄生容量の増大
を防止でき，周波数特性の向上を図ることができる。シ
ョットキーダイオードSD1,SD2,SD1′,DS2′に代えて抵
抗を介して各トランジスタ組の出力端子を一括接続する
ことも可能である。

第７図に従来，前記比較例及び本発明の第一の実施例
に係る夫々のカスケード接続の差動増幅回路における入
力換算雑音電圧 の周波数特性が示されている。同図（ａ）に示された本
発明の実施例の８チャンネルの差動増幅回路線図の場
合,1〜100MHzの周波数域において同図（ｃ）に示された
４チャンネルの差動増幅回路の入力換算電圧の周波数特
性と同様に好適な線図を得ることができ，一層の多チャ
ンネル化に際して増加したチャンネルを単に一括に接続
して一つのトランジスタ組と組合わせて構成した比較例
のカスケード接続の差動増幅回路の線図に比して良好な
特性を有している。比較例の回路の特性の場合，高密度
のハードディスク装置に使用した場合には入力換算雑音
電圧が，良好な特性についての上限値である を越えており，このままでは１〜100MHzの周波数域にお
いて使用に耐え得ないものであることが理解できる。

なお，本実施例においては群チャンネルを二つとした
ものを示したが３以上の群チャンネルでも同様に構成で
きる。好ましくは一つの群チャンネルは５以下のチャン
ネル数として高周波数域における雑音の周波数特性を一
定の良好な範囲に維持する。

［発明の効果］ 以上説明したように，本発明のカスケード接続の差動
増幅回路では，トランジスタ組での入出力端子間の寄生
容量が減少する結果，一層の多チャンネル化においても
高周波数域における雑音の周波数特性が一定の良好な範
囲に維持可能である。

【図面の簡単な説明】

第１図は本発明の原理図， 第２図は本発明の第一の実施例の回路図， 第３図は各チャンネルの回路例を示す図， 第４図は本発明の第二の実施例の回路図， 第５図は本発明の増幅回路と比較するための比較例の回
路図， 第６図は従来のカスケード接続の差動増幅回路の回路
図， 第７図は各増幅回路における入力換算雑音電圧の周波数
特性図である。 第１図において,1はチャンネル,2A,2B,2Cはトランジス
タ組,41,42は信号出力端子,A,B,Cは群チャンネルを示
す。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】夫々のベース又はゲートを一対の信号入力
   端子とし，夫々のエミッタ，又はソース・ドレインのい
   ずれかが共通に接続され，且つコレクタ，又はソース・
   ドレインを一対の出力端子とする一対のトランジスタか
   らなる差動対と，該差動対をアクティヴにするために前
   記共通接続された端子に接続された選択部とから構成さ
   れるチャンネル（１）を複数備え， 前記複数のチャンネル（１）を群毎に区分して複数の群
   チャンネル（A,B,C）を構成し，前記差動対の一方のト
   ランジスタの出力端子相互及び他方のトランジスタの出
   力端子相互を夫々群チャンネル（A,B,C）毎に一括接続
   して第一及び第二の一括接続部を形成し， 前記第一の一括接続部と接続されて前記一方のトランジ
   スタとカスケード接続された第一ベース接地トランジス
   タと，前記第二の一括接続部と接続されて前記他方のト
   ランジスタとカスケード接続された第二ベース接地トラ
   ンジスタとにより構成されるトランジスタ組（2A,2B,2
   C）を前記群チャンネル（A,B,C）毎に備え， 前記各トランジスタ組（2A,2B,2C）の，夫々の第一ベー
   ス接地トランジスタの出力端子相互，及び夫々の第二ベ
   ース接地トランジスタの出力端子相互を夫々一括に接続
   して一対の信号出力端子（41,42）を形成し， アクティヴとされた一つのチャンネル（１）の信号入力
   端子に印加された信号を増幅して一つの増幅信号として
   出力することを特徴とする差動増幅回路。
2. 【請求項２】請求項１記載の差動増幅回路において，前
   記差動対がバイポーラトランジスタから構成され，該バ
   イポーラトランジスタのエミッタ相互が抵抗又はダイオ
   ードを介して接続されていることを特徴とする差動増幅
   回路。
3. 【請求項３】請求項１記載の差動増幅回路において，前
   記各群の第一ベース接地トランジスタ相互及び第二ベー
   ス接地トランジスタ相互が，夫々抵抗又はダイオードを
   介して一括に接続されていることを特徴とする差動増幅
   回路。