JPS58107707A - 増幅器 - Google Patents

増幅器

Info

Publication number
JPS58107707A
JPS58107707A JP57162424A JP16242482A JPS58107707A JP S58107707 A JPS58107707 A JP S58107707A JP 57162424 A JP57162424 A JP 57162424A JP 16242482 A JP16242482 A JP 16242482A JP S58107707 A JPS58107707 A JP S58107707A
Authority
JP
Japan
Prior art keywords
transistor
voltage
emitter
volts
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57162424A
Other languages
English (en)
Inventor
ピ−タ−・エドウイン・コツトレル
ジヨン・エドウイン・ガ−スバ−チ
ウイルバ−・デ−ビツド・プライサ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58107707A publication Critical patent/JPS58107707A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/02Shaping pulses by amplifying

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Digital Magnetic Recording (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、集積回路に用いて好適で高い利得を持ち微
小な信号に応答する増幅器、特に高い記憶密度を有する
回転磁気媒体上の非常に小さな磁気スポットからの信号
を検出するのに用いて好適な増幅器に関する。
従来から、異なる環境により課される多くの要求を満足
するために種々の増幅器が使用されてきた。集積回路形
態に使用さnる増幅器の1つのタイプとしては、18M
テクニカル・ディスクロージャ・プリテア 、V o 
l −13、A 2.1970年7月、pp、484−
485において、K、  G。
Tertel  により開示さnたような差動増幅器が
ある。この差動増幅器は、2つの並列回路の一端に接続
された定電流源を、並列回路の他端に接続された共通電
圧源とともに使用している。各並列回路に1つずつ設け
られた一対のバイポーラ型1ランジスタは、定電流源に
接続する共通なエミッタ結合を有するとともに、共通電
圧源に接続した一対の負荷を有する。微小な相補的な信
号がトランジスタのベースに加えられるとともに、出力
がトランジスタのコレクタから@シ出される。微小な信
号を検出するための他の差動増幅器の回路が、米国特許
第3685025号(1970年6月25日出願、発明
者、R,W、、Bryant 及びG。
K、  Tu  )と米国特許第4099266号(1
977年2月25日出願、発明者、Cm  Br1gg
er8 )とに開示さ扛ている。
これらの増幅器は、微小な相補的な信号を検出すること
が可能であるけれども、例えば書込み信号のような大き
な信号が増幅器の入力に加えらnると、その振幅を制限
するけれども、増幅器のトランジスタを激しく損傷する
傾向がある。
この発明の第1の目的は、微小な入力信号の増幅が可能
でるる一方、大きな入力信号又は電圧に対して即座に耐
えることができる改良された高性能の増幅器を提供する
ことである。
この発明の第2の目的は、書込み信号の振幅を制限し々
い改良された増幅器を提供することである。
この発明の第3の目的は、高帯域幅の非常に低レベルの
信号を、大きな書込み電圧が存在する中で処理すること
が可能な改良された増幅器を提供することである。
この発明によれば、増幅器は、第1及び第2トランジス
タを有し、とnら第1及び第2トランジスタは、第1接
合と第2接合と?有する装置、例えば対称的に構成され
た第5トランジスタにより、相互に連結inでいる。第
1接合と第2接合との中間の共通点にバイアス動作を選
択的に与える手段として、第3トランジスタのベースに
電流源が選択的に接続される。電流源が第6トランジス
タのベースに接続される時、第6トランジスタは飽和し
、第1トランジスタと第2トランジスタとの間に低イン
ピーダンスの回路を形成する。しかし、電流源が第5ト
ランジスタのベースから切9離嘔れる時は、第3トラン
ジスタは遮断状態となシ、第1トランジスタ及び第2ト
ランジスタのベース間の電圧降伏回路を遮断する。この
発明の増幅器の一実施例においては、第1及び第2トラ
ンジスタはNPN型でメジ、第3トランジスタはラテラ
ルPNP型である。この増幅器は、記憶信号と書込み信
号又は電圧が第1及び第2トランジスタのベースに加え
られる改良された小型の磁気媒体装置に用いて特に好適
でろる。
この発明の前述の目的及び他の目的、特徴及び効果は、
添付図面に示さnるこの発明の一実施例についての以下
の詳細説明から明らかとなるであろう。
第1図は、この発明の増幅器を有する磁気媒体装置の回
路図である。
第2図は、第1図に示さnるこの発明の磁気媒体装置を
動作するために使用さnるパルスプログラムである。
第1図を参照すると、この発明の増幅器10を有する磁
気媒体装置が示さ扛ている。増幅器10は、NPN型の
第1トランジスタT1及びNPN型の第2トランジスタ
T2と、第1トランジスタT1のエミッタと第2トラン
ジスタT2のエミッタとの間に介在するPNP型の第5
トランジスタT3とを有する。第3トランジスタT3は
、第1トランジスタT1及び第2トランジスタT2のエ
ミッタ間に第1接合と第2接合とを配設する罐を構成す
る。第1負荷抵抗R1及び第2負荷抵抗R2が、共通電
圧源端子+Vと第1トランジスタT1及び第2トランジ
スタT2のコレクタとの間にそれぞれ連結されている。
なお、第1負荷抵抗R1及び第2負荷抵抗R2の大きさ
は、そ−n(jn1キロオームであってよく、共通電圧
源端子子Vの電圧値は+12ボルトであってよい。第3
抵抗R6と、端子−■で示さnる負電圧源とを有する第
1電流源11が、NPN型の第4トランジスタT4及び
NPN型の第5トランジスタT5を有する第1電流スイ
ツチ12を経て、PNP型の第5トランジスタT3のベ
ースに接続さf’L?いる。なお、第3抵抗R3の大き
さは例えば1200オームであってよく、負電圧源−V
の大きさは一12ボルトであってよい。第4トランジス
タT4のエミッタは第5抵抗R3に接続嘔1てお9、第
4トランジスタT4のコレクタはPNP型の第3トラン
ジスタT3のベースに結合さnている。第4トランジス
タT4のベースは第1電圧参照端子vR1に接続さnて
いる。第1電圧参照端子vR4には一6ボルトの電圧が
印加さnていてよい。第5トラ/ジスタT5は、そのエ
ミッタが第3抵抗R6に接続さnておシ、そのコレクタ
が基準電位点例えば接地電位点に接続されておシ、そし
て、そのベースがパルス読出し端子Cに接続さnている
第1電流源■1と第1電流スイツチ12とは、第6トラ
ンジスタT3の第1接合と第2接合の中間の共通点、す
なわち、ベースにバイアス動作を選択的に与える手段を
構成している。回転磁気媒体16の磁気スポットに磁気
的に結会さnていて、読取シ/書込みヘッドとして用い
らnるコイル14が、結合点A及び結合点Bで、第1ト
ランジスタT1のベースと、第2トランジスタT2のベ
ースとの間に連結さnている。増幅器10の出力は、出
力端子01.及び出力端子02において、第1トラシジ
スfT1のコレクタ及び第2トランジスタT2のコレク
タから取シ出嘔nる。
書込み回路18は、データ電流スイッチトランジスタT
6及びT7t−有するっトランジスタT6のベースは入
力端子DATAに接続さnており、トランジスタT70
ペースは入力端子DATAに接続されている。トランジ
スタT6のコレクタ及びトランジスタT7のコレクタは
、第1トランジスタT1のベースおよび第2トラン・ジ
スタT2のベースに接続さ几るとともに、読取り/書込
みヘッドコイル14の端に接続嘔nている。第4抵抗R
4及び負電圧源−v’t−有する第2電流源I2は、N
PNWの第8トランジスタT8及びNPN型の第9トラ
ンジスタT9を有する第2電流スイツチ20を経て、ト
ランジスタT6及びトランジスタT7のエミッタに接続
されているう森お、第4抵抗R4の太き嘔は例えば50
オームでおってよい。
負電圧源−■に例えば−12ボルトであってよいう第8
トランジスタT8jibそのエミッタが第4抵抗R4に
接続でnており、そのコレクタカ;トランジスタT6及
びトランジスタT7のエミッタに接続さnており、その
ベースが第2電圧参照端子vR□に接続嘔nている。な
お、第2電圧参照端子vR2には、例えば−6ボルトの
電・圧が印加されている。
第9トランジスタT9は、そのエミツタカ;抵抗R4l
IC接続嘔れており、そのコレクタが基準電位点に接続
さnており、そのベースがパルス読出し端子りに接続嘔
nている。
第1図に示される磁気媒体装置の動作をよシよく理解で
きるように、第2図に示でれるパルスプログラムを共に
参照して作用の説明を行なう。アクセシング・サイクル
の読1!l)部分を開始する時間toにおいて、第1電
流スイツチ12の端子Cの電圧は一12ボルトとなり、
第5トランジスタT5は遮断状態になシ、第4トランジ
スタT4は導通状態になり、出力端子01及び02の電
圧を、第2図中の曲線01及び02に示すように、+1
2ボルトからおおよそ+10ボルトに減少する。
第2電流スイツチ20の端子りの電圧が零ボルトでアシ
、そして、第2電圧参照端子vR□の電圧が一6ボルト
であるため、結合点A及び結合点Bの電圧は零である。
時間t1において、コイル14が回転ろるいは運動して
いる磁気媒体16から信号を拾い、第2図の曲線A及び
曲線BKそnぞn示すように、最初に、結合点Aに数マ
イクロボルトの微小な正の電圧偏倚を生じ、結合点Bに
数マイクロボルトの負の電圧偏倚を生じる。そして第2
図の曲線01及び曲線02に示さ几るように出力端子0
1及び出力端子02に時間t2で終わる増幅てれた電圧
信号を発生する。時間t3と時間t4との間には、時間
t1と時間t2との間に発生された信号と同様の信号が
発生でれる。こnらの信号は、磁気媒体16内に記憶さ
nた2進法情報の@1#の数字の存在を表わす。時間t
5と時間t6との間において発生さnる節A及び節Bに
おける信号の極性と、出力端子01及び出力端子02に
おける信号の極性とは、時間t1と時間t2との間及び
時間t3及び時間t4との間に発生される信号の極性と
反対であシ、2進法情報の10#の数字を表す。
時間t7において、第2図中の曲線Cに示すように、端
子Cの電圧が零ポル)1で上昇し、第4トランジスタT
4が遮断状態となシ、第5トンンジスタT5が導通状態
となり、アクセシング・サイクルの書込み部分が開始ざ
nる。時間t8と時間t9との間において、磁気媒体1
6内に2進法情報の“1 ”の数字を書込む為、第2電
流スイツチ20の端子りにおける電圧が、零ボルトから
一12ボルトまで下降して、第9トランジスタT9を遮
断状態とし、第8トランジスタT8を導通状態とし、一
方、端子DATA及び端子DATAにおける電圧ヲ夫々
、−7ボルトと一5ボルトに維持する。この結果、結合
点Aに於て約6ボルトの正の電圧の偏倚が発生し、七゛
して結合点Bに於て約−6ボルトの負の電圧の偏倚が発
生する。この結合点Aと結合点Bとの間の電圧差は、磁
気媒体16に所望の磁化方向を形成する電流をコイル1
4に発生する。
第2図の曲線りに示す様に、時間t10と、時間t11
との間に、再び端子りの電圧を一12ボルトまで下降さ
せる事により、磁気媒体16内に、2進法情報のもう1
つの1”の数字が記憶される。
磁気媒体16内に、2進法情報の0“の数字を記憶する
為には端子DATAの電圧を一5ボルトまで上昇し、端
子DATA!P電圧を一7ボルトまで下降し、そしt、
第2図中の時間t12と時間t13の間に示される様に
、端子りの電圧を再び−及び端子DATAに印加された
電圧は、結合点Aに負の電圧を発生し、結合点Bに正の
電圧を発生し、磁気媒体16内に@0#の数字の記憶を
表す磁化方向を形成するコイル14に前述とは反対方向
へ流れる電流を発生する。時間t14において端子Cの
電圧が再び一12ボルトまで下降妊せらnて、第2図の
曲線中の時間toと時間t7の間に説明したのと同様の
方法によシ、磁気媒体16から新たに記憶さした情報を
読出すようになる。
読取り操作中、端子Cの電圧が低く、そして端子りの電
圧が高いため、PNP型の第6トランジスタT3は、そ
の2つのPN接合が順方向にバイアスされて飽和状態と
なシ、第1トランジスタT1及び第2トランジスタT2
のエミッタ間べ非常にインピーダンスの低く、広帯域幅
の回路を形成するということに留意すべきでるる。もし
、所望ならば、2つの平衡なダイオードtU下のような
配置で用いて、もよい。すなわち、1つのダイオードを
、第1トランジスタT1のエミッタと第4トランジスタ
T4のコレクタとの間に配し、他のダイオードを、第2
トランジスタT2のエミッタと第4トランジスタT4の
6コレクタとの間に配してもよい。こnにより、第1ト
ランジスタT1及び第2トランジスタT2のエミッタ間
に介在する第1接合及び第2接合が形成さnる。しかし
、PNP型の第3トランジスタT3のインピーダンスは
、とnら2つのダイオードのインピーダンスより非常に
低い。PNP型トランジスタは、ソノエミッターペース
接合とコレクターベース接合が互いに数ミクロンの範囲
内に位置しているため、その動作は低いインピーダンス
でもって行なわnる。もし1これらの接合が、数ミクロ
ン以上離されると、こnらの接合は事実上2つのダイオ
ードを形成し、第1トランジスタT1及び第2トランジ
スタT2のエミッタ間により高いインピーダンスを生ず
る。
多くの場合においては、低インピーダンスが好まnるた
め、第6トランジスタT3としてPNP型対称形トラン
ジスタが用いられる。対称形ラテラルトランジスタは、
例;えば、IBMテクニカル・ディスクロージャΦプリ
テンVo 1− 17、A9.1975年2月、p、2
54にB、 C,Atwoodによシ開示さnるように
、トランジスタのペースとして機能する基板にエミッタ
とコレクタと全文指状の拡散操作で形成するタイプから
製造してもよい。もし所望ならば、より大きな利得を有
するPNP型ラテラル・トランジスタを、軽くドープさ
れたN型のペース材に複数P型の拡散領域を形成し、1
つ置きの拡散領域を相互に連結してエミッタとし、残シ
の拡散領域を相互に連結してコレクタを形成することに
よシ、製造することができる。もちろん、エミッタとコ
レクタは、その役割を反転して、第1図中の装置の結合
点Aと結合点Bに印加嘔几る電圧に依存して、そルぞル
コレクタ又はエミッタとして動作することが理解さ几る
このようなPNP型対称形ラテラル・トランジスタが用
いられる場合、ノイズ特性及び帯域幅は、主としてNP
N型の第1トランジスタT1及びNPN型の第2トラン
ジスタT2の高性能に依存しており、垣にバイアスよル
畠遣久訃ぽ1柿謙−1すとによシ妥協点を選ぶことがで
きる。
書込み操作のため、端子Cの電圧が零ボルトまで上昇し
、そして、端子りの電圧が一12ボルトまで下降すると
、第1電流源11はPNP型の第6トランジスタT6の
ペースから切離さする。PNP型ラテラル形の第3トラ
ンジスタT5は、NPN型の第1トランジスタT1及び
NPN型の第2トランジスタT2のペース間の電圧降伏
回路全遮断して、結合点A及び結合点Bi経てコイル1
4に加わる高い書込み電圧から第1トランジスタT1及
び第2トランジスタT2を保護スる。
もし、このように電圧降伏回路が、第1トランジスタT
1のエミッタと第一2トランジスタT2のエミッタとの
間で遮断嘔nない場合には、高い書込み電圧が第1トラ
ンジスタT1及び第2トランジスタT2の高性能を減じ
fcシ、破壊したシする。
第1トランジスタT1及び第2トランジスタT2は、典
型的なNPN型トランジスタの製造法よシ製造さnてい
るため、コレクターベース降伏電圧は、一般に25ボル
トであシ、さらに、漸進的に変化する拡散輪郭を持つ相
対的に軽くドープされた領域を利用することによシ、高
くすることができる。しかし、第1トランジスタT1及
び第2トランジスタT2のエミッタ及びペース領域はか
なりドープさnていて、エミッタの輪郭が特に鋭い。
したがって−エミッターベース接合の降伏電圧はコレク
ターペース接合の降符電圧に較べて刀ユなシ低い。一般
に、このエミッターベース接合は、5乃至7ボルトの降
伏電圧を持つように設計4nでいる。第3トランジスタ
T3は、その接合が、第1トランジスタT1及び第2ト
ランジスタT2のコレクタ・ベース接合と同様の方法で
形成されているため、そのコレクタ・エミッタ接合の降
伏電圧は、第1トランジスタT2のエミッターペース降
伏電圧よシ高い。とのため、第1トランジスタT1及び
第2トランジスタT2のエミッタ間の電圧降伏回路を十
分に遮断できる〇 第1トランジスタT1及び第2′)ランジスタT2fE
NPNJlでラシ、第3トランジスタT3がPNP型で
あると説明したが、もし所望ならば、第1トランジスタ
T1及び第2トランジスタT2をPNP型とし、第6ト
ランジスタT3をNPN型としてもよい。
この発明によれば、簡潔で且つ高感度な増幅器と、読取
り/書込みヘッドまたはコイル14に接続さnた書込み
回路とを備え、増幅器に、パイラテラル・スイッチ、好
ましくはPNP型対称形トランジスタを2つの入力トラ
ンジスタ間に配設することにより、書込み回路の高電圧
から保護された直接アクセス記憶装置タイプの改良され
た高密度磁気媒体装置を提供することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例による増幅器を有する磁気
媒体装置を示す回路図、第2図は第1図に示さn;b磁
気媒体装置を動作するために使用さnるパルス・プログ
ラムを示すタイムチャート図でるる。 10・・・・増幅器、12・・・・第1電流スイツチ、
14・・・・コイル、16・・・・回転磁気媒体、1B
・・・・書込み回路、20・・・・第2電流スインチ、
T1・・・・第1トランジスタ、T2・・・・第2トラ
ンジスタ、T3・・・・第3トランジスタ、T4・・・
・第4トランジスタ、T5・・・・第5トランジスタ、
I6、I7・・・・データ電流スイッチトランジスタ、
I8・・・・第8トランジスタ、T9・自・第9トラン
ジスタ、R1・・・・第1負荷抵抗、R2・・・・第2
負荷抵抗、R3・・・・第3抵抗、R4・・・・第4抵
抗、11・・・・第1電流源、I2・・・・第2電流源
、ol、。 2・・・・出力端子。 出願人インタサカナル・ヒ塑・マシーンズ・コー#54
7祢理人 弁理士  合   1)   潔(外1名)

Claims (1)

  1. 【特許請求の範囲】 ベース、コレクタ、エミッタをそnぞfl有する第1ト
    ランジスタ及び第2トランジスタと、前記第1トランジ
    スタ及び前記第2トランジスタのエミッタ都に配設され
    た第1接合及び第2接合を有する装置と、 前記第1接合と前記第2接合の中間の共通点に前記装置
    のバイアス動作を選択的に与える手段と、前記第1トラ
    ンジスタ及び前記第2トランジスタのベースに相補的な
    入力信号を与える手段と、前記第1トランジスタ又は前
    記第2トランジスタのコレクタに接続さnた出力端子を
    有する負荷手段とを備えることを特徴とする増幅器。
JP57162424A 1981-12-21 1982-09-20 増幅器 Pending JPS58107707A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US332403 1981-12-21
US06/332,403 US4477846A (en) 1981-12-21 1981-12-21 Sensitive amplifier having a high voltage switch

Publications (1)

Publication Number Publication Date
JPS58107707A true JPS58107707A (ja) 1983-06-27

Family

ID=23298076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57162424A Pending JPS58107707A (ja) 1981-12-21 1982-09-20 増幅器

Country Status (3)

Country Link
US (1) US4477846A (ja)
EP (1) EP0082403A3 (ja)
JP (1) JPS58107707A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0610845B2 (ja) * 1984-02-18 1994-02-09 ティアツク株式会社 デジタル磁気記録再生装置
US4551772A (en) * 1984-03-28 1985-11-05 Storage Technology Corporation Write drive with current mirrors which reduce feed-through
DE3811327A1 (de) * 1988-04-02 1989-10-12 Broadcast Television Syst Schaltungsanordnung zum aufsprechen von signalen auf magnetband
US5398144A (en) * 1993-02-25 1995-03-14 Vtc Inc. Bias generator for a low voltage differential read amplifier
US6101052A (en) * 1993-06-14 2000-08-08 International Business Machines Corporation H configuration write driver circuit with integral component fault detection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5482156A (en) * 1977-12-14 1979-06-30 Hitachi Ltd Electronic switch circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3444473A (en) * 1965-12-23 1969-05-13 Singer General Precision Fast recovery read amplifier
US3685025A (en) * 1970-06-25 1972-08-15 Richard W Bryant Sense amplifier/bit driver for semiconductor memories
US3840756A (en) * 1973-02-05 1974-10-08 Honeywell Inf Systems Gain control circuit using sample and hold feedback
US4099266A (en) * 1977-02-25 1978-07-04 Data General Corporation Single-chip bi-polar sense amplifier for a data processing system using MOS memory
JPS54153615A (en) * 1978-05-24 1979-12-04 Hitachi Ltd Current driving circuit
JPS5546681A (en) * 1978-09-29 1980-04-01 Nec Corp Current switching type logic circuit
US4264832A (en) * 1979-04-12 1981-04-28 Ibm Corporation Feedback amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5482156A (en) * 1977-12-14 1979-06-30 Hitachi Ltd Electronic switch circuit

Also Published As

Publication number Publication date
EP0082403A3 (en) 1984-07-04
US4477846A (en) 1984-10-16
EP0082403A2 (en) 1983-06-29

Similar Documents

Publication Publication Date Title
US3031588A (en) Low drift transistorized gating circuit
US3638131A (en) Multiplexing circuit with stage isolation means
US4027177A (en) Clamping circuit
US3701032A (en) Electronic signal amplifier
US3413492A (en) Strobe amplifier of high speed turn-on and turn-off type having infinite noise rejection in absence of strobe pulse
JPS5834040B2 (ja) 記憶素子
JPS58107707A (ja) 増幅器
US3671772A (en) Difference amplifier
US3211921A (en) Tunnel diode discrimination circuitry
JPS59123321A (ja) スイツチ回路
US3178592A (en) Locking read amplifier with binary storage
US3140406A (en) Apparatus for detecting the sense of variation of an electrical potential
US4675559A (en) Differential circuit having a high voltage switch
US3562554A (en) Bipolar sense amplifier with noise rejection
JPS5951178B2 (ja) パルス信号制御回路
US4051443A (en) Differential amplifier
CA2371066A1 (en) Overvoltage protection
US3432688A (en) Sense amplifier for memory system
US3444473A (en) Fast recovery read amplifier
US3663887A (en) Memory sense amplifier inherently tolerant of large input disturbances
JPS6032367B2 (ja) スイツチ回路
US3505539A (en) Low noise gated d.c. amplifier
JP3300539B2 (ja) 高入力インピーダンス回路及び半導体装置、振動検出装置
JPS6016004B2 (ja) マトリツクス増幅回路
US3594653A (en) Cross-coupled differential amplifier