JPS5951178B2 - パルス信号制御回路 - Google Patents
パルス信号制御回路Info
- Publication number
- JPS5951178B2 JPS5951178B2 JP14730176A JP14730176A JPS5951178B2 JP S5951178 B2 JPS5951178 B2 JP S5951178B2 JP 14730176 A JP14730176 A JP 14730176A JP 14730176 A JP14730176 A JP 14730176A JP S5951178 B2 JPS5951178 B2 JP S5951178B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- data signal
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は、パルス信号制御回路、とくにデータ信号に
対応した高周波パルスを含む増幅されたパルスデータ信
号を得るパルス信号制御回路に関する。
対応した高周波パルスを含む増幅されたパルスデータ信
号を得るパルス信号制御回路に関する。
従来上記パルス信号制御回路としては、データ入力信号
と高周波パルス信号とから得られたパルスデータ信号を
増幅する方式がしられている。
と高周波パルス信号とから得られたパルスデータ信号を
増幅する方式がしられている。
まず従来方式についてその動作方式を図を用いて説明し
、それに伴なう欠点について述べる。
、それに伴なう欠点について述べる。
第１図および第２図は、従来方式を示す回路図および波
形図である。
形図である。
第１ａ図および第１ｂ図において、ゲート１は、第２図
に示すテ゛−タ信号ａと高周波パルス信号すとからパル
ステ゛−タ信号Ｃを得るための論理回路であり、増幅回
路２ａ、２ｂはパルステ゛−タ信号Ｃを増幅るための回
路である。
に示すテ゛−タ信号ａと高周波パルス信号すとからパル
ステ゛−タ信号Ｃを得るための論理回路であり、増幅回
路２ａ、２ｂはパルステ゛−タ信号Ｃを増幅るための回
路である。
増幅回路２ａは、スイッチングトランジスタ３、コレク
タ抵抗５、バッファトランジスタ４およびダイオード６
を具備している。
タ抵抗５、バッファトランジスタ４およびダイオード６
を具備している。
スイッチングトランジスタ３は、ＮＰＮ形トランジスタ
でそのエミッタはアース（ＧＮＤ）に、コレクタはコレ
クタ抵抗５を介して電源子■に接続されている。
でそのエミッタはアース（ＧＮＤ）に、コレクタはコレ
クタ抵抗５を介して電源子■に接続されている。
バッファトランジスタ４は、ＮＰＮ形トランジスタでそ
のコレクタは電源＋Ｖに接続され、ベース・エミッタ間
にはバッファダイオード６が接続され、さらにベースは
スイッチングトランジスタ３のコレクタに接続されてい
る。
のコレクタは電源＋Ｖに接続され、ベース・エミッタ間
にはバッファダイオード６が接続され、さらにベースは
スイッチングトランジスタ３のコレクタに接続されてい
る。
パルスデータ信号Ｃは、スイッチングトランジスタによ
って電圧増幅され、さらにバッファトランジスタによっ
て電流増幅されて、出力Ｐにパルスデータ信号Ｃに対応
した増幅されたパルスデータ信号ｄを生じる。
って電圧増幅され、さらにバッファトランジスタによっ
て電流増幅されて、出力Ｐにパルスデータ信号Ｃに対応
した増幅されたパルスデータ信号ｄを生じる。
第１ｂ図に示した従来の増幅回路２ｂにおいては、ＮＰ
Ｎ形トシトランジスタフミッタを接地し、ＰＮＰ形トラ
ンジスタ８のエミッタを電源子Ｖに接続し、これら二つ
の互いに相補的なトランジスタのコレクタ同志の接合点
から出力Ｐを出している。
Ｎ形トシトランジスタフミッタを接地し、ＰＮＰ形トラ
ンジスタ８のエミッタを電源子Ｖに接続し、これら二つ
の互いに相補的なトランジスタのコレクタ同志の接合点
から出力Ｐを出している。
パルスデータ信号Ｃが各トランジスタのベースに入力さ
れると、各トランジスタは交互にオン・オフを繰り返え
し、出力Ｐにはパルスデ−タ信号Ｃに対応した増幅され
たパルスデータ信号ｄが得られる。
れると、各トランジスタは交互にオン・オフを繰り返え
し、出力Ｐにはパルスデ−タ信号Ｃに対応した増幅され
たパルスデータ信号ｄが得られる。
増幅回路２ａにおいて、出力Ｐの信号を見ると、スイッ
チングトランジスタ３がオンになる時即ち立ち下がり特
性は急しゅんであるが、オフになる時にはスイッチング
トランジスタ３のコレクタ容量およびコレクタ抵抗５か
らなる時定数にしたがって電源電圧＋Ｖに引かれるため
立ち上がり特性が悪い。
チングトランジスタ３がオンになる時即ち立ち下がり特
性は急しゅんであるが、オフになる時にはスイッチング
トランジスタ３のコレクタ容量およびコレクタ抵抗５か
らなる時定数にしたがって電源電圧＋Ｖに引かれるため
立ち上がり特性が悪い。
このスイッチングトランジスタ３のオフ時のスイッチン
グ速度を早めるには、コレクタ抵抗５の値を充分小さく
することが必要であるが、抵抗値を低下させると電力消
費量が増大するため好ましくない。
グ速度を早めるには、コレクタ抵抗５の値を充分小さく
することが必要であるが、抵抗値を低下させると電力消
費量が増大するため好ましくない。
また増幅回路２ｂにおいてはトランジスタ７゜８が交互
にオン・オフを繰り返えすため、スイッチング速度は早
いが各トランジスタ７．８の持つ蓄積電荷により、スイ
ッチング周波数が早くなると各トランジスタのスイッチ
ング遅れがあり、一方のトランジスタがオフになる前に
他のトランジスタがオンになってしまい両方のトランジ
スタがオン、オンになってしまい、大電流が流れて電力
損失が大きくなりさらにはトランジスタが破壊してしま
う欠点を有する。
にオン・オフを繰り返えすため、スイッチング速度は早
いが各トランジスタ７．８の持つ蓄積電荷により、スイ
ッチング周波数が早くなると各トランジスタのスイッチ
ング遅れがあり、一方のトランジスタがオフになる前に
他のトランジスタがオンになってしまい両方のトランジ
スタがオン、オンになってしまい、大電流が流れて電力
損失が大きくなりさらにはトランジスタが破壊してしま
う欠点を有する。
したがって本発明の目的は、前記の欠点をなくし、抵抗
電力損やトランジスタ電力損などの電力損失を小さくし
パルス信号制御回路を得ることである。
電力損やトランジスタ電力損などの電力損失を小さくし
パルス信号制御回路を得ることである。
本発明によるパルス信号制御回路においては、あらかじ
め増幅された高周波パルスをスイッチング回路に常時加
えておき、データ信号に応じて増幅された高周波パルス
を遮断あるいは通過させている。
め増幅された高周波パルスをスイッチング回路に常時加
えておき、データ信号に応じて増幅された高周波パルス
を遮断あるいは通過させている。
次に本発明の一実施例およびその波形を示した第３図お
よび第４図を参考して、本発明の詳細な説明する。
よび第４図を参考して、本発明の詳細な説明する。
第３図に示した本発明の一実施例において、第１のトラ
ンジスタ９のエミッタ・ベース間にはエミッタ・ベース
のダイオード特性とその極性が逆になるようにダイオー
ド１２が接続され、ベース・コレクタ間には抵抗１１が
接続され、さらに第２のトランジスタ１０のエミッタは
アース電位などの固定電位に接続され、コレクタは第１
のトランジスタ９のベースに接続されている。
ンジスタ９のエミッタ・ベース間にはエミッタ・ベース
のダイオード特性とその極性が逆になるようにダイオー
ド１２が接続され、ベース・コレクタ間には抵抗１１が
接続され、さらに第２のトランジスタ１０のエミッタは
アース電位などの固定電位に接続され、コレクタは第１
のトランジスタ９のベースに接続されている。
いま、あらかじめ増幅された高周波パルスｅ（第３図）
を第１のトランジスタ９のコレクタへ人力させておき、
第２のトランジスタ１０のベースにデータ信号ａを加え
ると、出力Ｐにはデータ信号ａに対応する増幅されたパ
ルスデータ信号ｄが得られる。
を第１のトランジスタ９のコレクタへ人力させておき、
第２のトランジスタ１０のベースにデータ信号ａを加え
ると、出力Ｐにはデータ信号ａに対応する増幅されたパ
ルスデータ信号ｄが得られる。
即ちデータ信号ａによって第２のトランジスタ１０がオ
ンになるとそのコレクタ電位はほぼエミッタ電位と等し
くなり、第１のトランジスタ９のベース電位は、第２の
トランジスタ１０のコレクタと接続されているため第２
のトランジスタ１０のエミッタ電位となり、第１のトラ
ンジスタ９はオフとなり、出力Ｐは第２のトランジスタ
１０のエミッタ電位にほぼ固定される。
ンになるとそのコレクタ電位はほぼエミッタ電位と等し
くなり、第１のトランジスタ９のベース電位は、第２の
トランジスタ１０のコレクタと接続されているため第２
のトランジスタ１０のエミッタ電位となり、第１のトラ
ンジスタ９はオフとなり、出力Ｐは第２のトランジスタ
１０のエミッタ電位にほぼ固定される。
つぎ；に第２のトランジスタ１０がオフになった場合を
考えると、第１のトランジスタ９のベース電位は第２の
トランジスタがオフであるため固定されず、抵抗１１．
第１のトランジスタ９のコレクタ・ベース間容量等によ
ってコレクタからの増幅された高周波パルスｅが誘起し
て、第１のトランジスタ９は動作状態となる。
考えると、第１のトランジスタ９のベース電位は第２の
トランジスタがオフであるため固定されず、抵抗１１．
第１のトランジスタ９のコレクタ・ベース間容量等によ
ってコレクタからの増幅された高周波パルスｅが誘起し
て、第１のトランジスタ９は動作状態となる。
即ち増幅された高周波パルスｅが正極性のときは第１の
トランジスタ９のコレクタ・エミッタ間を経て、負極性
のときは第１のトランジスタのコレクタ・ベース・ダイ
オード１２を経てそれぞれ出力Ｐに増幅された高周波パ
ルスが得られる。
トランジスタ９のコレクタ・エミッタ間を経て、負極性
のときは第１のトランジスタのコレクタ・ベース・ダイ
オード１２を経てそれぞれ出力Ｐに増幅された高周波パ
ルスが得られる。
即ちデータ信号ａに対応した増幅されたパルスデータ信
号ｄが出力Ｐより得られることになる。
号ｄが出力Ｐより得られることになる。
以上のごとく本発明によれば第２のトランジスタ１０を
オン、オフさせることによって増幅されたパルス信号を
遮断あるいは通過させることができる。
オン、オフさせることによって増幅されたパルス信号を
遮断あるいは通過させることができる。
さらに本発明においては第１トランジスタ９がオン、オ
フいずれの場合においても信号経路に抵抗成分がなく時
定数が非常に小さいためにスイッチング速度が早いとい
う特徴を有する。
フいずれの場合においても信号経路に抵抗成分がなく時
定数が非常に小さいためにスイッチング速度が早いとい
う特徴を有する。
さらに抵抗やトランジスタによる電力損がなく消費電力
を小さくできるというすぐれた特徴を有する。
を小さくできるというすぐれた特徴を有する。
なお第３図においては第１およびダ２のトランジスタに
はＮＰＮ形を用いているがこれらをＰＮＰ形によって構
成してもダイオード１２の極性を逆接続するのみで全く
同様の効果が得られることはもちろんである。
はＮＰＮ形を用いているがこれらをＰＮＰ形によって構
成してもダイオード１２の極性を逆接続するのみで全く
同様の効果が得られることはもちろんである。
また従来の入力側でのゲート回路を省略することができ
るため、回路当りの価格を低減することが期待できる。
るため、回路当りの価格を低減することが期待できる。
本発明でのべた回路構成は基本的なものであり、抵抗、
コンデンサー、ダイオードを本回路に追加し、本願と同
一作用効果をもつ回路を構成することは容易に出来るが
、そのような回路は本願の特許請求範囲に含まれること
は言うまでもない。
コンデンサー、ダイオードを本回路に追加し、本願と同
一作用効果をもつ回路を構成することは容易に出来るが
、そのような回路は本願の特許請求範囲に含まれること
は言うまでもない。
第１ａ図及び第１ｂ図は、従来における増幅されたパル
ステ゛−タ信号を得る回路図、第２図は、第１ａ図及び
第１ｂ図を説明するための波形図、第３図は、本発明の
一実施例をを示す回路図、第４図は第３図を説明するた
めの波形図をそれぞれ示す。 図において、１・・・・・・ゲート、２・・・・・・増
幅回路、３・・曲スイッチングトランジスタ、４・曲・
バッファトランジスタ、５・・・・・・コレクタ抵抗、
６・・・・・・バッファダイオード、７・・・・・・Ｎ
ＰＮ形トランジスタ、８・・・・・・ＰＮＰ形トランジ
スタ、９・・・・・・第１のトランジスタ、１０・・・
・・・第２のトランジスタ、１１・・・・・・抵抗、１
２・・・・・・ダイオード、である。
ステ゛−タ信号を得る回路図、第２図は、第１ａ図及び
第１ｂ図を説明するための波形図、第３図は、本発明の
一実施例をを示す回路図、第４図は第３図を説明するた
めの波形図をそれぞれ示す。 図において、１・・・・・・ゲート、２・・・・・・増
幅回路、３・・曲スイッチングトランジスタ、４・曲・
バッファトランジスタ、５・・・・・・コレクタ抵抗、
６・・・・・・バッファダイオード、７・・・・・・Ｎ
ＰＮ形トランジスタ、８・・・・・・ＰＮＰ形トランジ
スタ、９・・・・・・第１のトランジスタ、１０・・・
・・・第２のトランジスタ、１１・・・・・・抵抗、１
２・・・・・・ダイオード、である。
Claims (1)
- １ 第１のトランジスタのエミッタ・ベース間にエミッ
タ・ベース間のダイオ−特性と逆となるごとき方向にダ
イオードが接続され、第１のトランジスタのコレクタ・
ベース間に抵抗が接続され、第２のトランジスタのエミ
ッタが固定電位に接続され、第２のトランジスタのコレ
クタは上記第１のトランジスタのベースに接続され、高
周波パルスを第１のトランジスタのコレクタに入力させ
、さらにデータ信号を第２のトランジスタのベースに入
力させることにより第１のトランジスタのエミッタから
、データ信号に対応した高周波パルスを含む増幅された
パルスデータの信号を得ることを特徴とする信号制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14730176A JPS5951178B2 (ja) | 1976-12-07 | 1976-12-07 | パルス信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14730176A JPS5951178B2 (ja) | 1976-12-07 | 1976-12-07 | パルス信号制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5370754A JPS5370754A (en) | 1978-06-23 |
| JPS5951178B2 true JPS5951178B2 (ja) | 1984-12-12 |
Family
ID=15427096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14730176A Expired JPS5951178B2 (ja) | 1976-12-07 | 1976-12-07 | パルス信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951178B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195474U (ja) * | 1984-06-06 | 1985-12-26 | アイシン精機株式会社 | ウインドレギユレ−タ用駆動装置 |
| JPH0440384Y2 (ja) * | 1985-07-05 | 1992-09-22 | ||
| JPH0711225B2 (ja) * | 1986-02-15 | 1995-02-08 | 株式会社大井製作所 | 窓ガラスの昇降装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676630A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Controlling circuit for pulse signal |
| JPS5779734A (en) * | 1980-11-05 | 1982-05-19 | Nec Corp | Pulse signal controlling circuit |
| JPS57104637U (ja) * | 1980-12-19 | 1982-06-28 | ||
| JPS57104636U (ja) * | 1980-12-19 | 1982-06-28 | ||
| JPS5813026A (ja) * | 1981-07-16 | 1983-01-25 | Mitsubishi Electric Corp | パルス発生回路 |
-
1976
- 1976-12-07 JP JP14730176A patent/JPS5951178B2/ja not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60195474U (ja) * | 1984-06-06 | 1985-12-26 | アイシン精機株式会社 | ウインドレギユレ−タ用駆動装置 |
| JPH0440384Y2 (ja) * | 1985-07-05 | 1992-09-22 | ||
| JPH0711225B2 (ja) * | 1986-02-15 | 1995-02-08 | 株式会社大井製作所 | 窓ガラスの昇降装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5370754A (en) | 1978-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2990889B2 (ja) | 磁気ヘッドドライブ回路 | |
| JPS5951178B2 (ja) | パルス信号制御回路 | |
| KR940011386B1 (ko) | 증폭 회로 및 푸시풀 증폭기 | |
| JPS5917885B2 (ja) | 電界効果トランジスタ増巾回路 | |
| US4506176A (en) | Comparator circuit | |
| JPH0157532B2 (ja) | ||
| JPS6151447B2 (ja) | ||
| JPS5910819Y2 (ja) | 発振回路 | |
| JPS6016126B2 (ja) | カスコ−ド回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS635297Y2 (ja) | ||
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPH0216293Y2 (ja) | ||
| JPS6075107A (ja) | ホ−ル素子用増幅器 | |
| JPS6338889B2 (ja) | ||
| JP2844796B2 (ja) | 増幅回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| SU463221A1 (ru) | Выходной каскад усилител посто нного тока | |
| JPH02168721A (ja) | 論理回路 | |
| JPH024521Y2 (ja) | ||
| JP2776621B2 (ja) | 出力回路 | |
| JPH0424889B2 (ja) | ||
| JPH0193919A (ja) | レベルシフト回路 | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPH05308276A (ja) | Ｅｃｌゲート |