JPS5813026A - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPS5813026A JPS5813026A JP11162581A JP11162581A JPS5813026A JP S5813026 A JPS5813026 A JP S5813026A JP 11162581 A JP11162581 A JP 11162581A JP 11162581 A JP11162581 A JP 11162581A JP S5813026 A JPS5813026 A JP S5813026A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- pulse
- recording
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08146—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はパルス発生回路に関し、特に静電記録電極に
供給するパルス信号を発生する回路に好適であって、逆
極性の電圧が印加された場合に生しる破壊からトランジ
スタを保護したパルス発生回路に関するものである。
供給するパルス信号を発生する回路に好適であって、逆
極性の電圧が印加された場合に生しる破壊からトランジ
スタを保護したパルス発生回路に関するものである。
正及び負の両極性パルス発生回路は、２色画像を得る静
電記録装置のマルチスタイラス静電記録ヘッドの駆動回
路として用いられている。即ち、静電記録ヘッドによっ
て被記録媒体上に正及び負極性の電荷像を形成し、これ
らの電荷像を極性に応じて夫々異なる色の現像剤で顕像
化して２色画像を得るものである。
電記録装置のマルチスタイラス静電記録ヘッドの駆動回
路として用いられている。即ち、静電記録ヘッドによっ
て被記録媒体上に正及び負極性の電荷像を形成し、これ
らの電荷像を極性に応じて夫々異なる色の現像剤で顕像
化して２色画像を得るものである。
［１図に従来の２色静電記録装置に用いられている駆動
回路の１例を示す、正（＋ＶＰ）及び負（ＶＮ）の極性
をもったパルス信号を得るために、電圧増幅用のＰＮＰ
）ランジスタＴｒｉ及びＮＰＮ ）ランジスタＴｒｇ
が設けられ、両トランジスタＴｒ１．Ｔｒ２のコレクタ
は負荷抵抗ｒをもつ静電記録電極のための出力端子Ｑと
なりでいる。同図でコレクタと接地レベル間のＲ１（Ｒ
１＞ｒ）はトランジスタの負荷ｊｔ［。
回路の１例を示す、正（＋ＶＰ）及び負（ＶＮ）の極性
をもったパルス信号を得るために、電圧増幅用のＰＮＰ
）ランジスタＴｒｉ及びＮＰＮ ）ランジスタＴｒｇ
が設けられ、両トランジスタＴｒ１．Ｔｒ２のコレクタ
は負荷抵抗ｒをもつ静電記録電極のための出力端子Ｑと
なりでいる。同図でコレクタと接地レベル間のＲ１（Ｒ
１＞ｒ）はトランジスタの負荷ｊｔ［。
Ｃ１は誘導電圧分割のための負荷容量である。両トラン
ジスタのベースは容量結合を介して入力信号線に接続さ
れている。
ジスタのベースは容量結合を介して入力信号線に接続さ
れている。
この種の装置に用いられるマルチ、スタイラス静電記録
装置は、第２図に示す如（、ヘッド１は記録電極２．２
・・・が８本〜１６本／ｆｉの高い密度で配列され、記
録電極２の複数本を単位として制御電極８゜８・・・が
近接させて配置されている。このような電極構造から成
るため電極間の静電容量Ｃｔは大−（、また記録電極２
は第８図のように一定数毎にグループ化されているため
、１つの駆動回路４．６に対する負荷容１ｃｇは数百ｐ
Ｆにも及んでいる。第８図で６は制御電極８の駆動回路
である。
装置は、第２図に示す如（、ヘッド１は記録電極２．２
・・・が８本〜１６本／ｆｉの高い密度で配列され、記
録電極２の複数本を単位として制御電極８゜８・・・が
近接させて配置されている。このような電極構造から成
るため電極間の静電容量Ｃｔは大−（、また記録電極２
は第８図のように一定数毎にグループ化されているため
、１つの駆動回路４．６に対する負荷容１ｃｇは数百ｐ
Ｆにも及んでいる。第８図で６は制御電極８の駆動回路
である。
今、前記駆動回路４，５からいずれかの記録電極２にパ
ルス電圧が印加されると、その記録電極に近接する記録
電極には前述の静電容ｔｃｔを介して誘導電圧が発生す
る。このような誘導電圧によって記録媒体上に不要なゴ
ーネトを記録するξとかないように、従来では誘導電圧
を静電容量ＣＩと駆動回路に予め設けられた前述の負荷
容量ＣＩとで容量分割し、記録画像に影響を及ぼさない
程度に小さくしている。このため、１つの駆動回路の全
負荷容量Ｃｏは、静電記録ヘッドの構成及び解像度にも
よるが８本／ＷＸの解像度では４００９Ｆ程度になる。
ルス電圧が印加されると、その記録電極に近接する記録
電極には前述の静電容ｔｃｔを介して誘導電圧が発生す
る。このような誘導電圧によって記録媒体上に不要なゴ
ーネトを記録するξとかないように、従来では誘導電圧
を静電容量ＣＩと駆動回路に予め設けられた前述の負荷
容量ＣＩとで容量分割し、記録画像に影響を及ぼさない
程度に小さくしている。このため、１つの駆動回路の全
負荷容量Ｃｏは、静電記録ヘッドの構成及び解像度にも
よるが８本／ＷＸの解像度では４００９Ｆ程度になる。
また、負荷抵抗Ｒ及びｒは一般にそれぞれ１１０にΩ〜
５０にΩ、 ｌｋΩ〜８にΩ程度である。このように抵
抗及び容量成分をもつ負荷を駆動しているため、第１図
の両極性パルス発生回路の出力端子Ｑの出力電圧波形は
、第４図に破線で示し・たよりにパルスの後縁に時定数
ｒ （＋ ＣｏＲ）の波形のなまりを生じている。図中
ｔｐは入力信号線のパルス幅である。
５０にΩ、 ｌｋΩ〜８にΩ程度である。このように抵
抗及び容量成分をもつ負荷を駆動しているため、第１図
の両極性パルス発生回路の出力端子Ｑの出力電圧波形は
、第４図に破線で示し・たよりにパルスの後縁に時定数
ｒ （＋ ＣｏＲ）の波形のなまりを生じている。図中
ｔｐは入力信号線のパルス幅である。
前記パルス波形のなまり、即ち時定数τの大きさは回路
の駆動５速度、記録速度に大きな影嚢を及ぼす結果にな
っている。
の駆動５速度、記録速度に大きな影嚢を及ぼす結果にな
っている。
この理由を次□に説明する。＠４図に示した破線の波形
のなまりが接地電位に復帰する時間はほぼ ）゛４
Ｔ程度であるが、記録の周期をｔｐ ＋−τより短かく
するに従がい、記録画像の品質が著しく低下する。即ち
、記録周期が短かくなることにょ゛って、波形のなまっ
た部分での記録電極の残留電圧のために制御電極電圧と
の間に充分な記録電圧が得られない事態が生じる。
のなまりが接地電位に復帰する時間はほぼ ）゛４
Ｔ程度であるが、記録の周期をｔｐ ＋−τより短かく
するに従がい、記録画像の品質が著しく低下する。即ち
、記録周期が短かくなることにょ゛って、波形のなまっ
た部分での記録電極の残留電圧のために制御電極電圧と
の間に充分な記録電圧が得られない事態が生じる。
一般に、静電記録では、例えば負極性電荷像形成時には
記録電極電圧−ｖｌは一５ｏｏｖ、に対して制御電極電
圧Ｖは＋ｓｏ ｏｖであり、電荷像は記録電圧Ｖｔｈ
（−１ＶＩ＋ ＋、ＩＶｌ殖’約４００Ｖ 以上で形成
サレル。
記録電極電圧−ｖｌは一５ｏｏｖ、に対して制御電極電
圧Ｖは＋ｓｏ ｏｖであり、電荷像は記録電圧Ｖｔｈ
（−１ＶＩ＋ ＋、ＩＶｌ殖’約４００Ｖ 以上で形成
サレル。
従って、記録電極の残留電圧が一１００Ｖ以下、即ち記
録の周期でみればほぼｔｐ ＋ ２τ以上で行なう必要
がある。今、負荷抵抗Ｒ＝８０にΩ、負荷容量Ｑ＝４０
０９Ｆとしたとき時定数Ｔは１２μ鴛となり、記録電極
パルス幅ｔｐを１０／ｌ１ｌｅとしたと伽、記録電極の
駆動回路を駆動できる最小周期Ｔは８４μ鴛以上必要で
ある。
録の周期でみればほぼｔｐ ＋ ２τ以上で行なう必要
がある。今、負荷抵抗Ｒ＝８０にΩ、負荷容量Ｑ＝４０
０９Ｆとしたとき時定数Ｔは１２μ鴛となり、記録電極
パルス幅ｔｐを１０／ｌ１ｌｅとしたと伽、記録電極の
駆動回路を駆動できる最小周期Ｔは８４μ鴛以上必要で
ある。
一方、最近ファクシミリやプリンタ等では記録の高速化
、高解像度化（８本／Ｈ以上）した装置が開発されてお
り、マルチスタイラス静電記録ヘッドの負荷容量Ｃ２は
増大する傾向にあって、２色静電記録装置においては、
第１図に示した駆動回路で駆動した場合最小周期が長く
なり、記録速度の低下は免がれなかりた。
、高解像度化（８本／Ｈ以上）した装置が開発されてお
り、マルチスタイラス静電記録ヘッドの負荷容量Ｃ２は
増大する傾向にあって、２色静電記録装置においては、
第１図に示した駆動回路で駆動した場合最小周期が長く
なり、記録速度の低下は免がれなかりた。
処で、従来から黒色等の単一色で印字する静電記録装置
では、記録の高速化、高解像度化を行なうために第６図
に示したような駆動回路が用いられている。即ち、相補
型のＰＮＰ ）ランジスタＴｒ８とＮＰＮ ）ランジス
タＴｒ４が用いられ、夫々のトランジスタのエミッタに
例えば正極側の基準電圧＋ＶＰとＶｌ（接地レベル）が
印加されコレクタの接続点Ｑ１から出力が導出されてい
る。接続点Ｑ１の抵抗ｒはＯ〜数にΩの負荷抵抗で、一
般にこの負荷抵抗を介して容量性負荷である静電記録へ
、ドを駆動している。入力端子Ｐｉからは容量を介して
トランジスタＴｒ８のベースに、抵抗を介してトランジ
スタＴｒ４のベースにパルス発生指令の信号が与えられ
ている。
では、記録の高速化、高解像度化を行なうために第６図
に示したような駆動回路が用いられている。即ち、相補
型のＰＮＰ ）ランジスタＴｒ８とＮＰＮ ）ランジス
タＴｒ４が用いられ、夫々のトランジスタのエミッタに
例えば正極側の基準電圧＋ＶＰとＶｌ（接地レベル）が
印加されコレクタの接続点Ｑ１から出力が導出されてい
る。接続点Ｑ１の抵抗ｒはＯ〜数にΩの負荷抵抗で、一
般にこの負荷抵抗を介して容量性負荷である静電記録へ
、ドを駆動している。入力端子Ｐｉからは容量を介して
トランジスタＴｒ８のベースに、抵抗を介してトランジ
スタＴｒ４のベースにパルス発生指令の信号が与えられ
ている。
入力端子Ｐ１には通常Ｉ！６図に示したようにレベルｖ
！ｖｔｃＱ関、係にある電圧が印加されて、トランジス
タＴｒＡ側のみを導通状態に保持している。従って、前
述したような記録電極間の静電誘導ｃ１による誘導電圧
や、第４図で示した正極性パルスの破線部分の残留電荷
が負荷抵抗ｒに印加されたときは、トランジスタＴｒ４
を通して速やかにｖｌの電位に復帰させている。入力端
子Ｐ１のレベルが第６図のｖＨから■Ｌに変化すると、
トランジスタＴｒ４は非導通に変化し同時にトランジス
タＴｒ８を導通させて出力端子Ｑ１に基準電圧＋Ｖｉｒ
の矩形波に近いパルス電圧を導出する。この、ように第
Ｊｓ図の回路では残留電荷による波形のなまりがほとん
どないためマルチスタイラス静電記録ヘッドの負荷容量
の如何にかかわらず駆動回路の高速化及び高速記録が可
能になる。相竺型トランジスタのトランジスタＴｒ ８
ｅ Ｔｒ ４にＮＰＮ、 ＰＮＰ ＦＪ ）ランｕｘ
ｐを用いて−ＶＭの基準電圧を印加すれば負極性パルス
を発生する駆動回路も可能である。
！ｖｔｃＱ関、係にある電圧が印加されて、トランジス
タＴｒＡ側のみを導通状態に保持している。従って、前
述したような記録電極間の静電誘導ｃ１による誘導電圧
や、第４図で示した正極性パルスの破線部分の残留電荷
が負荷抵抗ｒに印加されたときは、トランジスタＴｒ４
を通して速やかにｖｌの電位に復帰させている。入力端
子Ｐ１のレベルが第６図のｖＨから■Ｌに変化すると、
トランジスタＴｒ４は非導通に変化し同時にトランジス
タＴｒ８を導通させて出力端子Ｑ１に基準電圧＋Ｖｉｒ
の矩形波に近いパルス電圧を導出する。この、ように第
Ｊｓ図の回路では残留電荷による波形のなまりがほとん
どないためマルチスタイラス静電記録ヘッドの負荷容量
の如何にかかわらず駆動回路の高速化及び高速記録が可
能になる。相竺型トランジスタのトランジスタＴｒ ８
ｅ Ｔｒ ４にＮＰＮ、 ＰＮＰ ＦＪ ）ランｕｘ
ｐを用いて−ＶＭの基準電圧を印加すれば負極性パルス
を発生する駆動回路も可能である。
しかしながら第６図の駆動回路は、第１図に示した回路
のように正及び負極性パルスを夫々供給して両極性パル
スを発生する回路として利用するす を発生するように構成された第６図の回路において、出
力端子Ｑ４に電圧Ｖ１ｓζ対して数十ボルト以上の負電
圧が印加されると、 ＮＰＮ ）ランジスタＴｒ４が破
壊されることになる。また、負極性パルス（−Ｖｇ）を
発生する回路についても同様−と正電圧の印加によって
ＰＮＰ トランジスタが破壊されるため、出力端に逆電
圧が印加声れる惧れがあるパルス発゛生回路には利用す
ることができないという間履かありな。
のように正及び負極性パルスを夫々供給して両極性パル
スを発生する回路として利用するす を発生するように構成された第６図の回路において、出
力端子Ｑ４に電圧Ｖ１ｓζ対して数十ボルト以上の負電
圧が印加されると、 ＮＰＮ ）ランジスタＴｒ４が破
壊されることになる。また、負極性パルス（−Ｖｇ）を
発生する回路についても同様−と正電圧の印加によって
ＰＮＰ トランジスタが破壊されるため、出力端に逆電
圧が印加声れる惧れがあるパルス発゛生回路には利用す
ることができないという間履かありな。
それゆえに、この発明の主たる目的は、容量性負荷を駆
動するための矩形波形のパルス電圧を発生する回路に設
けられたトランジスタに対シテ、コレクタ端子への逆電
圧の印加による破壊から防止したパルス発生回路を提供
することである。
動するための矩形波形のパルス電圧を発生する回路に設
けられたトランジスタに対シテ、コレクタ端子への逆電
圧の印加による破壊から防止したパルス発生回路を提供
することである。
仁の発明の上述の目的およびその他の目的と特徴は図面
を参照して行なう以下の詳細な説明から一層明らかとな
る６：：、う、。
を参照して行なう以下の詳細な説明から一層明らかとな
る６：：、う、。
この発明を要約す、れば、相補型からなる電圧増
１幅のためのトランジスタと波形整形のための、トラ
ンジスタを、破壊防止用の保護ダイオードを介して接続
し、各トランジスタのエミッタに基準電圧を印加し、電
圧増幅用トランジスタは容量結合によって入力信号線に
、波形整形用トランジスタは同人力信号線に抵抗を介し
て接続され、電圧増幅用トランジスタのコレクタかも出
力信号が取り出されるパルス発生回路で、出力端子に逆
極性の電圧が印加された場合に保護ダイオードによって
波形整形用トランジスタの破壊を防止するものである。
１幅のためのトランジスタと波形整形のための、トラ
ンジスタを、破壊防止用の保護ダイオードを介して接続
し、各トランジスタのエミッタに基準電圧を印加し、電
圧増幅用トランジスタは容量結合によって入力信号線に
、波形整形用トランジスタは同人力信号線に抵抗を介し
て接続され、電圧増幅用トランジスタのコレクタかも出
力信号が取り出されるパルス発生回路で、出力端子に逆
極性の電圧が印加された場合に保護ダイオードによって
波形整形用トランジスタの破壊を防止するものである。
第７図はこの発明の一実施例の電気回路図である。同図
において、第６図に示したパルス発生回路Ｉζ対して、
波形整形用トランジスタＴｒ４のコレクタ端子と出力信
号を取り出す９１点との間にトランジスタＴｒ４と順方
向にダイオードＤを挿入して構成され、その他の回路要
素は第６図と同じ接続関係に構成されている。ダイオー
ドＤが接続された前記第７図の回路によれば％ （ｂ点
に印加される逆電圧はダイオードＤに対して印加さｉる
ことになり、ダイオードＤは高抵抗状態、即ち絶縁状態
となるため、逆電圧による破壊からトラン６スタＴｒ４
を保護することができる。一方、前記第７図の回警に静
電記録電極を接続して静電記録電極の駆動回警とした場
合、記録電極の負荷容Ｉｃｅにょ する残留！圧に対し
てはトランジスタＴｒ４及びダイオードＤはいずれも導
通状態となり、残留電圧を速やかに電圧Ｖｌのレベルに
復帰させる。
において、第６図に示したパルス発生回路Ｉζ対して、
波形整形用トランジスタＴｒ４のコレクタ端子と出力信
号を取り出す９１点との間にトランジスタＴｒ４と順方
向にダイオードＤを挿入して構成され、その他の回路要
素は第６図と同じ接続関係に構成されている。ダイオー
ドＤが接続された前記第７図の回路によれば％ （ｂ点
に印加される逆電圧はダイオードＤに対して印加さｉる
ことになり、ダイオードＤは高抵抗状態、即ち絶縁状態
となるため、逆電圧による破壊からトラン６スタＴｒ４
を保護することができる。一方、前記第７図の回警に静
電記録電極を接続して静電記録電極の駆動回警とした場
合、記録電極の負荷容Ｉｃｅにょ する残留！圧に対し
てはトランジスタＴｒ４及びダイオードＤはいずれも導
通状態となり、残留電圧を速やかに電圧Ｖｌのレベルに
復帰させる。
前記第７図は正極性パルスの発生回路を示したが、電圧
増幅用トランジスタＴｒ８にＮＰＮ型２、波形整形用に
ＰＮＰ型のトランジスタを利用し、ダイオードの極性を
逆方轡に接続して同様の回路を構成４することにより、
負極性パルス発生回路が得られる。家たこれ等両パルス
発生回路を利用することによって同一負荷に正及び負の
両極性パルスを発生させる回路を得ることができる。
増幅用トランジスタＴｒ８にＮＰＮ型２、波形整形用に
ＰＮＰ型のトランジスタを利用し、ダイオードの極性を
逆方轡に接続して同様の回路を構成４することにより、
負極性パルス発生回路が得られる。家たこれ等両パルス
発生回路を利用することによって同一負荷に正及び負の
両極性パルスを発生させる回路を得ることができる。
即ち、第８図に示す回路において、トランジスタ７ｙｌ
、Ｔｒ４を備えた左側の回路は−１−ＶＰの基準電圧が
印加されており、入力端子Ｐｉ点にパルス発生指令が与
えられると正極性パルスを９１点に出力し、トランジス
タＴｒ ５ ｔＴｒ ８を備えた右側の回路は−ＶＭの
基準電圧が印加されており、入力端子Ｐ２にパルス発生
指令が与えられると、トランジスタＴｒｉを導通状態に
変化させると同時に、常時は導通状態にあるトランジス
タＴｒ６を非導通にして１点に−ＶＮの負極性のパルス
を発生さ曽る。前記１点及び９１点に接続された抵抗ｒ
は、Ｏ〜数にΩの負荷抵抗であり、乙の負荷抵抗を介し
て正及び負極性の両パルス発生回路が接続され、接続点
Ａに駆動ナベき負荷、例えば２色静電記録装置の記録電
極を接続する。
、Ｔｒ４を備えた左側の回路は−１−ＶＰの基準電圧が
印加されており、入力端子Ｐｉ点にパルス発生指令が与
えられると正極性パルスを９１点に出力し、トランジス
タＴｒ ５ ｔＴｒ ８を備えた右側の回路は−ＶＭの
基準電圧が印加されており、入力端子Ｐ２にパルス発生
指令が与えられると、トランジスタＴｒｉを導通状態に
変化させると同時に、常時は導通状態にあるトランジス
タＴｒ６を非導通にして１点に−ＶＮの負極性のパルス
を発生さ曽る。前記１点及び９１点に接続された抵抗ｒ
は、Ｏ〜数にΩの負荷抵抗であり、乙の負荷抵抗を介し
て正及び負極性の両パルス発生回路が接続され、接続点
Ａに駆動ナベき負荷、例えば２色静電記録装置の記録電
極を接続する。
前記パルス発生回路の再入力端子Ｐｌ、ｐｉに異なるタ
イ【ングでパルス発生指令を印加することにより、トラ
ンジスタＴｒ４及びトランジスタＴｒｆｌを破壊するこ
となくＡ点に正及び負極性の矩形波状の高電圧パルスを
発生させることができる。第９図はＡ点に出力されるパ
ルス電圧の波形を示す図で、導出されたパルスは極めて
矩形波に近いものとなり、連続パルス発生が容易であり
、またパル：１１１ ス［隔ｔｏを非常に小さくすることができる。従って、
Ａ点の負荷として記録電極を接続し、前述のパルス電圧
を供給することによって、同−記゛−電極で異なるタイ
ミングに正及び負極性の電荷像を形成することができ、
２色静電記録画像が得られるＯ 以上のようにこの発明によれば、簡単な回路で極めて矩
形波に近いパルス出力を得ることができ、パルス間の間
隔を短か（して連続、出力させることもでき、出力パル
スの周期を短かくして高速発生させる仁とができる。例
えば静電記録装置の記録電極に供給するパルス電圧を発
生させる仁とにより、記録品質を損うことなく記録、、
ａ度の大幅な高速化を図ることができる。
イ【ングでパルス発生指令を印加することにより、トラ
ンジスタＴｒ４及びトランジスタＴｒｆｌを破壊するこ
となくＡ点に正及び負極性の矩形波状の高電圧パルスを
発生させることができる。第９図はＡ点に出力されるパ
ルス電圧の波形を示す図で、導出されたパルスは極めて
矩形波に近いものとなり、連続パルス発生が容易であり
、またパル：１１１ ス［隔ｔｏを非常に小さくすることができる。従って、
Ａ点の負荷として記録電極を接続し、前述のパルス電圧
を供給することによって、同−記゛−電極で異なるタイ
ミングに正及び負極性の電荷像を形成することができ、
２色静電記録画像が得られるＯ 以上のようにこの発明によれば、簡単な回路で極めて矩
形波に近いパルス出力を得ることができ、パルス間の間
隔を短か（して連続、出力させることもでき、出力パル
スの周期を短かくして高速発生させる仁とができる。例
えば静電記録装置の記録電極に供給するパルス電圧を発
生させる仁とにより、記録品質を損うことなく記録、、
ａ度の大幅な高速化を図ることができる。
第１図は、従来の２色静電記録に用いられた正及び負極
性パルス発生回路を示す図である。第２図は同一面制御
方式のマルチスタイラス静電記録ヘッドの外観図である
。第３図は＃Ｉ２′図で示した記録ヘッドの構晟°！示
す図である。第４図は＃Ｉ１図のパルス発生回−の動作
を説明するためのパル （７スミ圧波形図である
。９６図は従来の静電記録装置で用いられているパルス
発生回路図である。第６図は第６図のパルス発生回路を
駆動するための信号波形図である＊［ｙ図は本発明のパ
ルス発生回路の←実施例を示す電気回路図であるａＳＳ
図は、本発明による／ｊルス発生回路の他の実施例を示
す電気回路。図である。第９図は第８図のパルス発生回
路による出力パルス波形図である、図において、Ｔｒｌ
Ｊ、Ｔｒ５はＰＮＰ ）ランジスタ、Ｔｒ４．Ｔｆ＠は
ＮＰＮ ）ランジスタ、Ｄは保護ダイオードｓ ＋ＶＰ
ｅ ＶＨは基準電圧、 Ｐｌ、Ｐｇは入力端子、Ｑｌ
、Ｑ２！は出力端子、ｒは負荷抵抗である。 代理人 葛舒信−（外１名） 第１図
性パルス発生回路を示す図である。第２図は同一面制御
方式のマルチスタイラス静電記録ヘッドの外観図である
。第３図は＃Ｉ２′図で示した記録ヘッドの構晟°！示
す図である。第４図は＃Ｉ１図のパルス発生回−の動作
を説明するためのパル （７スミ圧波形図である
。９６図は従来の静電記録装置で用いられているパルス
発生回路図である。第６図は第６図のパルス発生回路を
駆動するための信号波形図である＊［ｙ図は本発明のパ
ルス発生回路の←実施例を示す電気回路図であるａＳＳ
図は、本発明による／ｊルス発生回路の他の実施例を示
す電気回路。図である。第９図は第８図のパルス発生回
路による出力パルス波形図である、図において、Ｔｒｌ
Ｊ、Ｔｒ５はＰＮＰ ）ランジスタ、Ｔｒ４．Ｔｆ＠は
ＮＰＮ ）ランジスタ、Ｄは保護ダイオードｓ ＋ＶＰ
ｅ ＶＨは基準電圧、 Ｐｌ、Ｐｇは入力端子、Ｑｌ
、Ｑ２！は出力端子、ｒは負荷抵抗である。 代理人 葛舒信−（外１名） 第１図
Claims (2)
- （１）エミッタに第１の基準電圧が印加され、ベースが
入力信号線に容量結合された電圧増幅用トランジスタと
、 前記入力信号線に抵抗を介してベースが接続され、エミ
ッタに第２の基準電圧が印加された波形整形用トランジ
スタと、 前記波形整形用トランジスタのコレクタに順方向に接続
されたダイオードと、 前記電圧増幅用トランジスタのコレクタとダイオードと
の接続点から導出された出力端子とを備え、 前記波形整形用トランジスタを出力端子に印加される逆
電圧による破壊から保護することを特徴とするパルス発
生回路。 - （２）前記出力端子は静電記録電極に接続されてなるこ
とを特徴とする特許請求の範囲第（ｉ）項記載のパルス
発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162581A JPS5813026A (ja) | 1981-07-16 | 1981-07-16 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11162581A JPS5813026A (ja) | 1981-07-16 | 1981-07-16 | パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5813026A true JPS5813026A (ja) | 1983-01-25 |
Family
ID=14566054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11162581A Pending JPS5813026A (ja) | 1981-07-16 | 1981-07-16 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5813026A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933548A (ja) * | 1972-07-27 | 1974-03-28 | ||
| JPS5370754A (en) * | 1976-12-07 | 1978-06-23 | Nec Corp | Pulse signal control circuit |
| JPS5676630A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Controlling circuit for pulse signal |
-
1981
- 1981-07-16 JP JP11162581A patent/JPS5813026A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4933548A (ja) * | 1972-07-27 | 1974-03-28 | ||
| JPS5370754A (en) * | 1976-12-07 | 1978-06-23 | Nec Corp | Pulse signal control circuit |
| JPS5676630A (en) * | 1979-11-28 | 1981-06-24 | Nec Corp | Controlling circuit for pulse signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0833974B2 (ja) | 磁気ヘッド駆動回路 | |
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| JPS59123321A (ja) | スイツチ回路 | |
| JPS5813026A (ja) | パルス発生回路 | |
| US4544934A (en) | Driving circuit for an electrostatic recording head | |
| JPH0632365Y2 (ja) | スイッチング装置 | |
| KR100735504B1 (ko) | 자기 주사형 발광 소자 어레이의 구동 회로 | |
| JPH05266405A (ja) | 磁気ヘッドのライト駆動回路 | |
| JPS5833112B2 (ja) | キロクソウチ | |
| JPS62151363A (ja) | Ｌｅｄアレイヘツド | |
| JP2804623B2 (ja) | 発光素子を用いたヘッド | |
| JP2595032B2 (ja) | 磁気記録装置 | |
| JPS6053980B2 (ja) | 多針静電記録方式 | |
| JPS59126324A (ja) | 選択駆動回路 | |
| JPS5828594B2 (ja) | 薄膜ｅｌ表示装置の駆動方式 | |
| JPS58101568A (ja) | 通電記録用ドライバ回路 | |
| JPS60206323A (ja) | 静電記録ヘツドの駆動回路 | |
| JPS59126325A (ja) | 選択駆動回路 | |
| JPS61142507A (ja) | ヘツド切換回路 | |
| JPS58101569A (ja) | 通電記録用ドライバ回路 | |
| JPS639231B2 (ja) | ||
| JPS59141830A (ja) | 選択駆動回路 | |
| JPS5944637B2 (ja) | マトリツクスセンタククドウカイロ | |
| JP2000194329A (ja) | 変圧制御回路及び変圧制御方法 | |
| JPH0136735B2 (ja) |