JPS59141830A - 選択駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は１選択駆動回路、特に多針電極を用いる静電記
録装置のその針電極を選択駆動するだめの回路に関する
もので６．＆。

静電記録装置は、電気信号を多針電極に書画状に印加す
ることにより記録体上に静電潜像を記録作成するもので
ある。この記録に際しては、電極を走査せずに電極に与
える信号を走査するようにすれば、記録速度が高速とな
ることから、最近ではこの記録方式が専ら用いられてい
る。ところで。

この記録方式によると、高速度で選択された電極に所定
の高電圧を印加すること１選択駆動回路がその集積化上
低消費電力の回路構成であることが要請される他、制御
入力によってその出力が制御される高電圧電気信号がそ
の制御入力に対応して同一時間内に出力されることも必
要である。

しかし、従来のこの種の選択駆動回路では、他の点は別
として制御入力に対応して電気信号が同一時間内に出力
されず、制御入力の立上りより遅れて出力されるという
欠点を有している。これは。

微小電圧の制御入力を以て高電圧の電気信号の出力状態
を制御するには、何等かのスイッチング素子回路が介在
せしめられるが、このスイッチング素子自体の特性など
に起因して出力の電気信号にその影響があられれるから
である。このうち、スイッチング素子の蓄積効果によっ
て制御入力が存在しなくなっても尚電気信号が一定時間
（蓄積時間）出力されるという現象は好ましくないもの
である。

第１図に示す特開昭５４．−１２５０３３号との関係で
見れば、トランジスタＴＲＩがオン状態にあるとき、ツ
ェナーダイオードＤＩによってトランジスタＴＲ２のベ
ースにはツェナー電圧が印加され。

そのエミッタはダイオード”　Ｄ　２　ｆ、介して印加
されるＶ２によｐペースに対して逆バイアスがかかった
状態となっておシ、トランジスタＴＲ２はオフ状態にお
る。一方、トランジスタＴＲＩがオフ状態にあるときは
、トランジスタＴＲ２のベースには電源Ｖ】よシ抵抗Ｒ
１を介してベース電流が供給されるので、トランジスタ
ＴＲ２はオン状態となる。

この場合、トランジスタＴＲＩがオン状態よりオフ状態
となるとき、トランジスタＴＲＩの出力容量の充電は主
として電源■２からダイオード”Ｄ２゜抵抗Ｒ２を介し
て流れる電流によシ行なわれ、またトランジスタＴＲ２
がオン状態になると主としてトランジスタＴＲ２のエミ
ッタからダイオードＤ３、抵抗Ｒ２を介して流れる定電
流によシ直線的にその充電が行なわれる結果、ダイオー
ド’Ｄ２゜Ｄ３の中間接続点より高速立上りの電気信号
を得るようにしている。

またこの回路構成例はトランジスタＴＲＩでの蓄積効果
によってトランジスタＴＲ２による電気信号の出力に遅
れ時間が存することをなくすため・。

制御入力入力端子、ベース間およびエミッタ、ペース間
に各々抵抗を接続して成るエミッタ接地形トランジスタ
のそのエミッタと接地との間に、ベース・エミッタ接合
が逆バイアスされるように定電圧源を挿入接続し、制御
入力の電１位が定電圧源の電位よりも高い状態にある間
はベース・エミッタ接合を順バイアスにしてエミッタ接
地形トランジスタをオン状態にし、また、その電位が低
い状態にある間はベース・エミッタ接合を逆バイアス状
態においてそのトランジスタをオフ状態にするものでロ
シ、制御入力が正の電位で変化するのみであってもトラ
ンジスタからすればその電位は接地電位を中心にして正
、負の電位方向にスウィングしているのと同じ結果にな
るようにしている。

しかし、トランジスタ（ＴＲＩ）の逆バイアス値は〔ベ
ース電位〕−〔定電圧源電位〕であり蓄積効己に 果が減少はし念仏が不充分でめった。このためスイッチ
ングの高速化に限界があった。

本発明の目的は１通常の論理回路からの出力を制御入力
としてトランジスタ（ＴＲＩ）をスイッチング制御する
場合、そのトランジスタでの蓄積効果をさらに減じさせ
る回路構成とすることにより出力としての高電圧電気信
号が時間遅れをもって出力されないようにすることにあ
る。

この目的のため２本発明は、トランジスタ（ＴＲＩ）の
エミッタを定電圧源に接続せず、ＴＲＩのオフ時の逆バ
イアスを＃デは制御入力の高電位値に設定し、オン時は
ＴＲＩの確実に動作する順バイアス値と変化する電位に
することにより、ＴＲＩへ蓄積する電荷を減少させ高速
での制御入力との同タイミングでのスイッチングを実現
することである。

またさらに他の目的ｉｉ：、ＴＲＩのスイッチング時と
非スインプング時とでそれぞれ逆バイアス値及び順バイ
アス値ヲ変えることにより恣らに高速でのスイッチング
を可能とする選択、駆動回路を提案することでβる。

以下本発明の一笑施例を図面全参照して説明する。

先ず、第２図は１本発明の基本的な実施例を示したもの
である。この図におけるトランジスタＴＲＩは勿論第１
図におけるものに相当し、トランジスタＴＲＩのコレク
タはツェナーダイオードＤＩと抵抗Ｒ２との接続点に接
続されるようにするが、ここではトランジスタＴＲＩの
ベース回路及びエミッタ回路の構成に本発明の要旨がお
ることから、無関係な残シの回路部分は図示を省略した
ものである。

この第２図において、トランジスタＴＲＩのエミッタ回
路が第１図図示のものと異なるところは。

ＮＰ′ＮＰＮＰトランジスタＴＲ３ッタと接地との間に
可変電圧源としてＶ３と７４間をスウィングさせるため
のＰＮＰ型トランジスタＴＲ３に図示の如くオープンコ
レクタ形ゲートの出力を抵抗Ｒ６とＲ５を介して電源Ｖ
３に接続し、前記Ｒ６とＲ５の接続点をトランジスタ１
゛Ｒ３のベースに接続し、前記ＴＲ３のエミッタ全抵抗
Ｒ７を介して■３に接続する。

これによりグー）ＧＬの出力がロウレベルの時。

Ｖ３を抵抗Ｒ５及びＲ６で分圧した値Ｖ　４’がＴＲ３
のベースに入力され、■４′にＴＲ３のベースエミッタ
間のジャンクンヨン電圧分Ｖ□が加算された値Ｖ　４　
（Ｖ４’十ＶＢＦ、）がＴ　Ｒ３（７）　ｘミツｐに出
力される。またゲートＧ１の出力がハイレベルの時。

ＴＲ３のベースに抵抗Ｒ５ｔ−介してｖ３が印加され、
またＴＲ３のエミッタは抵抗Ｒ７によって■３が印加さ
れているためＴＲＩのエミッタにはｖ３が印加される。

ここで第３図に示す様に制御入力Ａと同タイミングで制
御入力Ｂを入力することにより、トランジスタＴＲＩの
エミッタには、制御入力へ入力時にはＶ４、無人力時に
はｖ３が印加される。このようにトランジスタＴＲＩの
ペース及Ｕエミックに同時に信号を入力することにより
ＴＲＩの蓄積電荷の影響を極めて少なくすることが出来
る。

第４図に他の実施例を示す。制御入力Ｂに対するＮＰＮ
型トランジスタＴＲ４の動作の高速化を計るためスピー
ドアンプ・コンデンサＣＩ’に挿入すると共にＴＲ４の
コレクタ・ベース間にダイオ−１’Ｄ６’ｌｒ挿入して
いる。またＴＲ４のコレクタ側には抵抗Ｒ６，Ｒ７が接
続されてお、９Ｒ６，Ｒ７の接続位置はＮＰＮ型トラン
ジスタＴＲ５のベースが接続され、ＴＲ５のエミッタに
はトランジスタＴＲ６、ＴＲ７のベースが接続されてい
る。このＴＲ６はＮＰＮ型トランジスタ、ＴＲ７はＰＮ
Ｐ型トランジスタである。この回路構成で明らかな様に
制御入力Ｂに対する出力Ｃは第３図に示すＢ及びＣの様
になる。ここでＶ４４値はＶ３’（ｒ抵抗Ｒ６及びＲ７
で分圧された値でるり、ＴＲ４のオン時にはこの分圧電
位がＴＲ５’に介してＴＲ６及びＴＲ７のベースに印加
され、これによりＰＮＰ型トランジスタＴＲ７ｔ−介し
て０点には上記ｖ４電位が出力されることは明らかであ
る。

さらに他の実施例を第５図に示す。これは前記第４図に
インバータＧ２及び抵抗Ｒ８，コンデンサＣ２を附加し
たものでありこれにより制御人力Ｂのロウレベルよシハ
イレペルへの変化時に制御入力Ｂの反転信号ｋｃ２で微
分した波形をＴＲ５のベースに印加することによシ第３
図りに示す様ｒ制御入力変化時に電位ｖ４よシさらに低
電位状態を発生させ、第５図りに接続される前記トラン
ジスタＴＲＩ等のスイツチングをより高速化させる回路
を実現出来る。このＤ点でのタイミング波形は第３図り
の如くになる。

また前記第４図又は第５図に示されたＴＲ６及びＴＲ７
のベース端子に印加する電圧レベル発生手段として第６
図に示すデジタル回路を用いることによシ容易に２値〜
４値レベルの電圧が得られる。２値の場合はｔｌのみ、
３値の場合は１．及びｔ２４値の場合はｔｌ及びｔ２及
びｔｓｋ使用すればよい。

４値レベルの電圧を発生させる場合について以下に第７
図を参照して説明する。

制御入力Ｂがオフの場合にはゲー）Ｇ３の入力はロウレ
ベルであり、Ｇ３の出力はハイレベル。

Ｇ４の出力ｔ１はロウレベルでアシゲー）Ｇ５の出力は
オフである。また制御人力Ｂの反転信号百よシ微分回路
を経たゲー）Ｇ７の出力ｔ２も同様にロウレベルであシ
ゲー）Ｇ８の出力もオフである。

制御入力Ｂよシ微分回路を経たゲー）ＧＩＯの出力Ｕハ
イレベルとなっておりゲー）Ｇｌ　１の出力はロウレベ
ルであり、　　ｌ−ランジスタＴＲ６ＡびＴＲ７のベー
スにはＶ　ｃ　ｃ電位を抵抗Ｒ１０とＲ１３で分圧した
電位が印加される。続いて制御人力Ｂがオフよりオンに
変化した時にｔ、□はロウレベルよりハイレベルに変化
し、ゲートＧ５の出力はロウレベルに変化する。また制
御人力Ｂの反転信号百全微分した信号をインバートした
ｔ２は微分回路の時定数時間ａだけハイレベルとなる。

このためゲ−）Ｇ８の出力は３時間ロウレベル状態とな
る。

このことにより８時間の間はＶｔｆ位を抵抗ＲＩＯＣ と、抵抗Ｒ１１，Ｒ１２，Ｒ１３を並列接続した抵抗値
とで分圧した電位がトランジスタＴＲ６及びＴＲ７のベ
ースに印加され、低電位状態とな９良好な順バイアス値
が印加される。続いて８時間経過後、制御人力Ｂのオン
よりオフへの変化時までの時間すはゲー）Ｇ８の出力が
ハイレベルでゲ−）Ｇ５及びＧｌｌの出力がロウレベル
となっておりトランジスタＴＲ６及び′！Ｒ７のベース
には■ｏ。電位を抵抗ＲＩＯと、抵抗Ｒ１１及び抵抗Ｒ
１３を並列接続した抵抗値とを分圧した電位が印加され
、良好なドライブレベルに保持されている。

制御入力Ｂがオンよりオフに変化した時には。

グー）　Ｇ　１．　Ｏの出力ｔ３は微分回路の時定数時
間Ｃの間ロウレベルとなる。またグー）Ｇ５もロウより
ハイとなり、この時定数時間Ｃ時間はトランジスタＴＲ
６及びＴＲ７のベースは抵抗Ｒ１０ｋ介して■　電位と
なる。そしてＣ時間経過後は再ひＣ ゲートＧ１１の出力はロウレベルとなりＴＲＧとＴＲ７
のベースには■ｃｃ電位を抵抗ＲＩＯと抵抗ＲＬ３とで
分圧した電位が印加される。

ここでｔ２．ｔ３タイミング全微分回路を用いて作成し
たが、全体の制御を基本クロツク等で行なっている場合
などは、カウンタ等を用いてｔＬ、ｔ２゜ｔ３を作成し
てもよい。またさらに多値レベルの電位を発生させる場
合もゲート及びタイミング信号を追加するだけで容易に
スインテングトランジスタのバイアス値を可変とするこ
とができる。

また本発明の回路出力を複数のト°ライバ回路のドライ
ブ用トランジスタのエミッタに接続することによりエミ
ッタコモン回路をスイッチでき１等価的にドライバ回路
をイネーブル、ディセーブル状態とすることが出来る。

この−犬施例を第８図に示す。このような接続とするこ
とによりドライバ回路の入力トランジスタ（例えばＴＲ
Ｉ）の制御入力電位のハイレベル電位値とＶ３［位値を
一致させるだけで容易に多数のト°ライバ回路の出力を
制御出来るスイッチ回路を形成できる。

以上説明した様に本発明によれは、制御入力に対して極
めて同タイミングに近いスイッチング出力の得られる高
速の選択駆動回路が実現する。

制御信号未入力時にはベース・エミッタ間を逆バイアス
に、制御信号入力時にはスイッチング可能な順バイアス
値とすることでスイッチング用トランジスタの高速での
オン化が実現した。

また制御信号のオンよシオフ時にスイッチングを充分高
速で行なえる順バイアス値を与え、スイッチング終了後
は蓄積効果を増加させないドライブレベルに制御するこ
とによシ、キャリア蓄積全最少限に抑えることによシ高
速でのオフ化が実現した。

さらに制御信号のオンよシオフ時に一定時間トランジス
タの破壊電位値以下の逆バイアス値を与えることにより
さらに高速でトランジスタをオフすることができる。

【図面の簡単な説明】

第１図は従来の選択駆動回路、第２図は本発明の要旨を
示す回路図、第３図は制御タイミングチャート、第４図
は本発明の他の実施例回路図、第５図はさらに高速化全
実現した実施例回路図、第６図はデジタル回路を用いた
４値しベル回路図、第７図は４値レベル制御タイミング
チヤート、第８図は高速化回路図金スイッチ回路として
応用した回路図であ為。 図において、Ｄｌ・・・ツェナーダイオード、Ｄ２〜Ｄ
６・・・スイッチングダイオード、ＴＲｉ〜ＴＲ７・・
・トランジスタ％　Ｇｌ〜Ｇ９　、Ｇｌ　１・・・イン
バータ、Ｇ１０・・・バッファである。 第３区 第４図 １ 第５図

Claims (1)

1. 【特許請求の範囲】 １　トランジスタのベースに制御入力信号金与えて該ト
   ランジスタのスイッチングを行なうエミッタ接地型トラ
   ンジスタ回路において、前記制御入力信号非入力時はエ
   ミッタ、ベース間に前記トランジスタの破壊電位値以下
   の逆バイアスを印加し、前記制御入力信号入力時はエミ
   ッタ、ペース間が前記トランジスタが反転可能以上の順
   バイアス値となる様に前記エミッタ接地型トランジスタ
   回路のトランジスタのエミッタと接地との間に可変電圧
   源を挿入接続することを特徴とする選択駆動回路。 λ　バイアス電位の制御をエミッタ接地型トランジスタ
   のエミッタと接地との間にトランジスタを挿入し、該ト
   ランジスタを制御することによシ行なうことを特徴とす
   る特許請求の範囲第１項記載の選択駆動回路。 ３　エミッタ接地型トランジスタのスイッチング時の一
   定時間と、該一定時間以外では、印加するバイアス値を
   変更することを特徴とする特許請求の範囲第１項又は第
   ２項記載の選択駆動回路。 ４　印加するバイアス値は少なくとも３値レベルとする
   ことを特徴とする特許請求の範囲第３項記載の選択駆動
   回路。 ５、　印加するバイアス値を少なくとも４値レベルとす
   ることを特徴とする特許請求の範囲第３項記載の選択駆
   動回路。