JP2951655B2

JP2951655B2 - ライトドライバ回路

Info

Publication number: JP2951655B2
Application number: JP26294598A
Authority: JP
Inventors: 公治須志原; 隆山元; 健一石田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-09-22
Filing date: 1998-09-17
Publication date: 1999-09-20
Anticipated expiration: 2018-09-17
Also published as: JPH11154302A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、インダクタンス
成分をもつ磁気ヘッドを用いてデジタル信号を磁気記録
媒体に記録するライトドライバ回路に関するものであ
り、例えば磁気ディスク装置等に内蔵される。

【０００２】

【従来の技術】従来のライトドライバ回路について、図
９を用いて説明する。このライトドライバ回路は、図９
に示すように、電源入力端子（Ｖｃｃ）にＮＰＮトラン
ジスタＱ２１，Ｑ２２のコレクタを接続し、ＮＰＮトラ
ンジスタＱ２１のエミッタにＮＰＮトランジスタＱ２３
のコレクタを接続し、ＮＰＮトランジスタＱ２２のエミ
ッタにＮＰＮトランジスタＱ２４のコレクタを接続し、
ＮＰＮトランジスタＱ２３，Ｑ２４のエミッタどうしを
接続し、ＮＰＮトランジスタＱ２３，Ｑ２４のエミッタ
とグラウンド端子との間に電流源Ｉ１を接続している。

【０００３】また、ＮＰＮトランジスタＱ２１のコレク
タ・ベース間に抵抗Ｒ２５を接続し、ＮＰＮトランジス
タＱ２２のコレクタ・ベース間に抵抗Ｒ２６を接続し、
ＮＰＮトランジスタＱ２１のベースにＮＰＮトランジス
タＱ２５のコレクタを接続し、ＮＰＮトランジスタＱ２
２のベースにＮＰＮトランジスタＱ２６のコレクタを接
続し、ＮＰＮトランジスタＱ２５，Ｑ２６のエミッタど
うしを接続し、ＮＰＮトランジスタＱ２５，Ｑ２６のエ
ミッタとグラウンド端子との間に電流源Ｉ２を接続して
いる。

【０００４】そして、ＮＰＮトランジスタＱ２３，Ｑ２
５のベースどうしを接続し、このＮＰＮトランジスタＱ
２３，Ｑ２５のベースに書き込み信号の入力端子ＷＤを
設け、ＮＰＮトランジスタＱ２４，Ｑ２６のベースを共
通に接続し、このＮＰＮトランジスタＱ２４，Ｑ２６の
ベースに書き込み信号の入力端子ＷＤＢを設けている。

【０００５】このライトドライバ回路は、ＮＰＮトラン
ジスタＱ２１，Ｑ２３の接続点に磁気ヘッドＨＤの一方
の端子Ｘが接続され、ＮＰＮトランジスタＱ２２，Ｑ２
４の接続点に磁気ヘッドＨＤの他方の端子Ｙが接続され
る。以上のような構成のライトドライバ回路において
は、入力端子ＷＤ，ＷＤＢに互いに逆相である書き込み
信号が入力される。例えば、入力端子ＷＤにハイレベル
（Ｈ）の書き込み信号が入力され、入力端子ＷＤＢにロ
ウレベル（Ｌ）の書き込み信号が入力された場合には、
ＮＰＮトランジスタＱ２１，Ｑ２４がオフとなり、ＮＰ
ＮトランジスタＱ２２，Ｑ２３がオンとなり、磁気ヘッ
ドＨＤに端子Ｙから端子Ｘの方向に電流が流れる。ま
た、書き込み信号の状態が逆である場合には、ＮＰＮト
ランジスタＱ２１，Ｑ２４がオンとなり、ＮＰＮトラン
ジスタＱ２２，Ｑ２３がオフとなり、磁気ヘッドＨＤに
端子Ｘから端子Ｙの方向に電流が流れる。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
ライトドライバ回路では、磁気ヘッドＨＤがインダクタ
ンスを持つことに起因して、以下に述べるような欠点が
存在する。すなわち、磁気ヘッドＨＤに流れる電流を反
転させる場合に、磁気ヘッドＨＤの両端に発生する逆起
電力は、次式（１）で表される。ただし、磁気ヘッドＨ
Ｄに流れる電流がｉ、磁気ヘッドＨＤの両端に発生する
逆起電力（ヘッド端子間電圧）がＶ、磁気ヘッドＨＤの
インダクタンスがＬ、ｔは時間である。

【０００７】Ｖ＝Ｌ（ｄｉ／ｄｔ）・・・・（１）この式（１）の関係から、磁気ヘッドＨＤに流れる電流
が反転するのに要する時間は、磁気ヘッドＨＤのインダ
クタンスＬおよび磁気ヘッドＨＤに流れる電流にそれぞ
れ比例し、逆起電力Ｖに反比例する。よって、逆起電力
Ｖが大きいほど、磁気ヘッドＨＤに流れる電流が反転す
る時間は短い。これは、磁気ヘッドＨＤのインダクタン
スＬに蓄積されたエネルギーが、逆起電力のレベルと時
間の積に応じて放出されるからである。

【０００８】ここで、例えば入力端子ＷＤにＬレベルの
書き込み信号が入力され、入力端子ＷＤＢにＨレベルの
書き込み信号が入力されている状態から、入力端子ＷＤ
にＨレベルの書き込み信号が入力され、入力端子ＷＤＢ
にＬレベルの書き込み信号が入力される状態に書き込み
信号の状態が反転し、磁気ヘッドＨＤに流れる書き込み
電流の向きが端子Ｘから端子Ｙへの向きから、端子Ｙか
ら端子Ｘへの向きに反転する過渡期間の動作について説
明する。

【０００９】このライトドライバ回路においては、書き
込み信号の状態が反転し、入力端子ＷＤにＨレベルの書
き込み信号が、入力端子ＷＤＢにＬレベルの書き込み信
号がそれぞれ入力されると、ＮＰＮトランジスタＱ２５
がオンとなって抵抗Ｒ２５に電流源Ｉ２の電流が流れ、
これによってＮＰＮトランジスタＱ２１のベース電位
が、電源電圧から抵抗Ｒ２５と電流源Ｉ２とによる電圧
降下分低くなる。このとき、ＮＰＮトランジスタＱ２１
は完全なオフ状態ではないため、つまりオン状態のまま
であるため、磁気ヘッドＨＤの端子Ｘの電圧Ｖｘは、Ｎ
ＰＮトランジスタＱ２１のベース電位から、ＮＰＮトラ
ンジスタＱ２１のベース・エミッタ間電圧Ｖｂｅだけ低
下したものとなる。

【００１０】一方、ＮＰＮトランジスタＱ２６がオフと
なることで、ＮＰＮトランジスタＱ２２のベース電位が
電源電圧にプルアップされ、ＮＰＮトランジスタＱ２２
がオンとなる。そのため、磁気ヘッドＨＤの端子Ｙの電
圧Ｖｙは、電源電圧から、ＮＰＮトランジスタＱ２２の
ベース・エミッタ間電圧Ｖｂｅだけ低下したものとな
る。

【００１１】以上のことから、磁気ヘッドＨＤの両端子
Ｘ，Ｙ間の電圧差は、電源電圧をＶｃｃとすると、次式
（２）で表されることになる。｜Ｖｙ−Ｖｘ｜＝｜（Ｖｃｃ−Ｖｂｅ）−（Ｖｃｃ−Ｉ２・Ｒ２５−Ｖｂｅ）｜＝Ｉ２・Ｒ２５・・・・（２）このことは、磁気ヘッドＨＤに流れる電流の反転方向が
逆の場合でも同様であり、その時の磁気ヘッドＨＤの両
端子Ｘ，Ｙの電圧差は、次式（３）で表されることにな
る。｜Ｖｙ−Ｖｘ｜＝｜（Ｖｃｃ−Ｉ２・Ｒ２６−Ｖｂｅ）−（Ｖｃｃ−Ｖｂｅ）｜＝Ｉ２・Ｒ２６・・・・（３）以上述べたように、過渡期間における磁気ヘッドＨＤの
両端子Ｘ，Ｙ間に生じる電圧差が、抵抗Ｒ２５または抵
抗Ｒ２６と電流源Ｉ２とによって決定されるため、磁気
ヘッドＨＤによる逆起電力は、磁気ヘッドＨＤの両端子
Ｘ，Ｙ間に生じる電圧差によって制限されることにな
る。

【００１２】磁気ヘッドＨＤに流れる電流を高速に反転
させるには、磁気ヘッドＨＤの両端子Ｘ，Ｙ間の電圧差
を大きくし、磁気ヘッドＨＤによる逆起電力が制限を受
けないようにすることが必要である。そのためには、抵
抗Ｒ２５およびＲ２６の抵抗値は大きくせずに、電流源
Ｉ２の電流を大きくすることで、磁気ヘッドＨＤの両端
の電圧差を大きくすることが好ましい。その理由は、抵
抗値の方を大きくすると、抵抗領域の面積が大きくな
り、高集積化ができないばかりでなく、抵抗領域による
寄生容量が無視できなくなり、電流反転を遅くさせる要
因となるからである。

【００１３】つぎに、磁気ヘッドＨＤに流れる書き込み
電流が端子Ｘから端子Ｙの向きから端子Ｙから端子Ｘの
向きへの反転が終了した後の状態を考えてみる。このと
きも、入力端子ＷＤにハイレベルの書き込み信号、入力
端子ＷＤＢにロウレベルの書き込み信号が継続して入力
されており、ＮＰＮトランジスタＱ２１，Ｑ２４がオ
フ、ＮＰＮトランジスタＱ２２，Ｑ２３がオンとなっ
て、磁気ヘッドＨＤに流れる書き込み電流の向きは端子
Ｙから端子Ｘの向きである。

【００１４】このとき、磁気ヘッドＨＤの端子Ｙの電圧
Ｖｙは、ＮＰＮトランジスタＱ２２のベース電位からＮ
ＰＮトランジスタＱ２２のベース・エミッタ間電圧Ｖｂ
ｅだけ低下したものとなる。また、磁気ヘッドＨＤの端
子Ｘの電圧Ｖｘは、端子Ｙの電圧Ｖｙから磁気ヘッドＨ
Ｄに流れる書き込み電流と磁気ヘッドＨＤの抵抗成分に
よる電圧降下分だけ低下したものとなる。

【００１５】磁気ヘッドＨＤに流れる書き込み電流Ｉ１
と磁気ヘッドＨＤの抵抗成分ＲＨによる電圧降下は次式
（４）で表される。｜Ｖｙ−Ｖｘ｜＝Ｉ１・ＲＨ・・・・（４）このことは、磁気ヘッドＨＤに流れる書き込み電流の反
転方向が逆の場合も同様である。つまり、磁気ヘッドＨ
Ｄに流れる書き込み電流Ｉ１の反転が終了した場合に
は、磁気ヘッドＨＤの両端の電圧差は、磁気ヘッドＨＤ
に流れる書き込み電流Ｉ１と磁気ヘッドの抵抗成分ＲＨ
のみで決定され、抵抗Ｒ２５および抵抗Ｒ２６の電圧降
下は影響を及ぼさない。

【００１６】以上のことから、磁気ヘッドＨＤに流れる
書き込み電流を高速に反転させるためには、電流源Ｉ２
に比較的大きな電流を流す必要があるが、磁気ヘッドＨ
Ｄに流れる書き込み電流の反転が終了した場合には、電
流源Ｉ２に流す比較的大きな電流は無駄になる。この発
明は、上記問題点を解決するものであり、その目的は、
消費電流を抑えることができ、しかも磁気ヘッドに流す
書き込み電流を高速に反転することができるライトドラ
イバ回路を提供することである。

【００１７】

【課題を解決するための手段】請求項１記載のライトド
ライバ回路は、磁気ヘッドの両端に一対の出力端子が接
続されて書き込み信号の反転に応答して磁気ヘッドに流
れる書き込み電流の方向を反転させる反転切替回路と、
書き込み信号が反転してから磁気ヘッドの書き込み電流
が反転するまでの期間中の磁気ヘッドの両端の電圧差
を、反転切替回路のみで生じる磁気ヘッドの両端の電圧
差よりさらに大きくすることにより、書き込み電流を高
速に反転させる高速反転手段とを備えている。

【００１８】この構成によれば、書き込み信号の反転に
従って磁気ヘッドの書き込み電流が反転する期間中の磁
気ヘッドの両端の電圧差が大きくなるため、書き込み電
流の反転の際の磁気ヘッドの逆起電力を大きくすること
ができ、したがって磁気ヘッドに蓄積されたエネルギー
を高速に放出させることが可能となり、磁気ヘッドに流
す書き込み電流を高速に反転させることができるととも
に、書き込み電流の反転が終了した後は、高速反転手段
の動作が終了して定常状態になるので、消費電流を抑え
ることができる。

【００１９】請求項２記載のライトドライバ回路は、請
求項１記載のライトドライバ回路において、反転切替回
路が以下のように構成されている。すなわち、この反転
切り替え回路は、電源入力端子とグラウンド端子の間に
順方向に直列に接続された第１の電源側トランジスタお
よび第１のグラウンド側トランジスタと、電源入力端子
とグラウンド端子の間に順方向に直列に接続された第２
の電源側トランジスタおよび第２のグラウンド側トラン
ジスタと、第１の電源側トランジスタのベースに接続さ
れて書き込み信号に応答して第１の電源側トランジスタ
を制御する第１のスイッチ手段と、第２の電源側トラン
ジスタのベースに接続されて書き込み信号に応答して第
２の電源側トランジスタを制御する第２のスイッチ手段
と、第１のグラウンド側トランジスタのベースに接続さ
れて書き込み信号に応答して第１のグラウンド側トラン
ジスタを制御する第３のスイッチ手段と、第２のグラウ
ンド側トランジスタのベースに接続されて書き込み信号
に応答して第２のグラウンド側トランジスタを制御する
第４のスイッチ手段とを有している。そして、第１の電
源側トランジスタおよび第１のグラウンド側トランジス
タの接続点と第２の電源側トランジスタおよび第２のグ
ラウンド側トランジスタの接続点との間に磁気ヘッドが
接続され、書き込み信号の反転に応答して第１および第
４のスイッチ手段の組と第２および第３のスイッチ手段
の組の動作が反転することにより、第１の電源側トラン
ジスタおよび第２のグラウンド側トランジスタの組と第
２の電源側トランジスタおよび第１のグラウンド側トラ
ンジスタの組の動作を反転させて磁気ヘッドに流れる書
き込み電流を反転させるようにしている。

【００２０】この構成によれば、請求項１と同様に、磁
気ヘッドに流す書き込み電流を高速に反転させることが
できるとともに、消費電流を抑えることができる。請求
項３記載のライトドライバ回路は、請求項２記載のライ
トドライバ回路において、第１および第２の電源側トラ
ンジスタと第１および第２のグラウンド側トランジスタ
とがそれぞれＮＰＮトランジスタからなり、第１のスイ
ッチ手段が電源入力端子と第１の電源側トランジスタの
ベースとの間に接続され、第２のスイッチ手段が電源入
力端子と第２の電源側トランジスタとの間に接続され、
第３のスイッチ手段が第１のグラウンド側トランジスタ
のベースとグラウンド端子との間に接続され、第４のス
イッチが第２のグラウンド側トランジスタのベースとグ
ラウンド端子との間に接続されている。

【００２１】この構成によれば、請求項２と同様の作用
を有する。請求項４記載のライトドライバ回路は、請求
項３記載のライトドライバ回路において、第３のスイッ
チ手段が、第１のグラウンド側トランジスタのベースに
コレクタが接続されるとともにグラウンド端子にエミッ
タが接続された第１のＮＰＮスイッチトランジスタを有
し、第４のスイッチ手段が、第２のグラウンド側トラン
ジスタのベースにコレクタが接続されるとともにグラウ
ンド端子にエミッタが接続された第２のＮＰＮスイッチ
トランジスタを有している。そして、第１のＮＰＮスイ
ッチトランジスタのベースとグラウンド端子との間に第
１のＮＰＮスイッチトランジスタのベース電位を急速に
低下させる第７のスイッチ手段を設け、第２のＮＰＮス
イッチトランジスタのベースとグラウンド端子との間に
第２のＮＰＮスイッチトランジスタのベース電位を急速
に低下させる第８のスイッチ手段を設けている。

【００２２】この構成によれば、請求項３と同様の作用
を有する他、第３および第４のスイッチ手段を構成する
第１および第２のＮＰＮスイッチトランジスタのベース
電位を第７および第８のスイッチ手段で急速に低下させ
るようにしているので、第１および第２のグラウンド側
トランジスタに急速に電流を流し始めることができ、し
たがって磁気ヘッドの書き込み電流の反転をいっそう速
く行うことができる。

【００２３】請求項５記載のライトドライバ回路は、請
求項１記載のライトドライバ回路において、反転切替回
路と高速反転手段が以下のように構成されている。すな
わち、反転切替回路は、電源入力端子とグラウンド端子
の間に順方向に直列に接続された第１の電源側トランジ
スタおよび第１のグラウンド側トランジスタと、電源入
力端子とグラウンド端子の間に順方向に直列に接続され
た第２の電源側トランジスタおよび第２のグラウンド側
トランジスタと、第１の電源側トランジスタのベースに
接続されて書き込み信号に応答して第１の電源側トラン
ジスタを制御する第１のスイッチ手段と、第２の電源側
トランジスタのベースに接続されて書き込み信号に応答
して第２の電源側トランジスタを制御する第２のスイッ
チ手段と、第１のグラウンド側トランジスタのベースに
接続されて書き込み信号に応答して第１のグラウンド側
トランジスタを制御する第３のスイッチ手段と、第２の
グラウンド側トランジスタのベースに接続されて書き込
み信号に応答して第２のグラウンド側トランジスタを制
御する第４のスイッチ手段とを有している。そして、第
１の電源側トランジスタおよび第１のグラウンド側トラ
ンジスタの接続点と第２の電源側トランジスタおよび第
２のグラウンド側トランジスタの接続点との間に磁気ヘ
ッドが接続され、書き込み信号の反転に応答して第１お
よび第４のスイッチ手段の組と第２および第３のスイッ
チ手段の組の動作が反転することにより、第１の電源側
トランジスタおよび第２のグラウンド側トランジスタの
組と第２の電源側トランジスタおよび第１のグラウンド
側トランジスタの組の動作を反転させて磁気ヘッドに流
れる書き込み電流を反転させるようにしている。

【００２４】また、高速反転手段は、第１および第２の
電源側トランジスタのベースに接続された第５および第
６のスイッチ手段からなり、第１および第２の電源側ト
ランジスタのうちの、書き込み信号の反転によってオフ
となる方の電源側トランジスタのベース電位を選択的に
グラウンド電位付近まで急速に低下させて、書き込み信
号の反転によってオフとなる方の電源側トランジスタと
この電源側トランジスタと直列接続されたグラウンド側
トランジスタとの接続点の電位を低下させることによ
り、磁気ヘッドの両端の電圧差を大きくするようにして
いる。

【００２５】この構成によれば、第１および第２の電源
側トランジスタのうちの、書き込み信号の反転によって
オフとなる方の電源側トランジスタのベース電位を選択
的にグラウンド電位付近まで急速に低下させて、書き込
み信号の反転によってオフとなる方の電源側トランジス
タとこの電源側トランジスタと直列接続されたグラウン
ド側トランジスタとの接続点の電位を低下させることに
より、磁気ヘッドの両端の電圧差を大きくするようにし
ているので、請求項２と同様に、磁気ヘッドに流す書き
込み電流を高速に反転させることができるとともに、消
費電流を抑えることができる。

【００２６】請求項６記載のライトドライバ回路は、請
求項５記載のライトドライバ回路において、第１および
第２の電源側トランジスタと第１および第２のグラウン
ド側トランジスタとがそれぞれＮＰＮトランジスタから
なり、第１のスイッチ手段は電源入力端子と第１の電源
側トランジスタのベースとの間に接続され、第２のスイ
ッチ手段は電源入力端子と第２の電源側トランジスタと
の間に接続され、第３のスイッチ手段は第１のグラウン
ド側トランジスタのベースとグラウンド端子との間に接
続され、第４のスイッチは第２のグラウンド側トランジ
スタのベースとグラウンド端子との間に接続され、第５
のスイッチ手段は第１の電源側トランジスタのベースと
グラウンド端子との間に接続され、第６のスイッチ手段
は第２の電源側トランジスタのベースとグラウンド端子
との間に接続されている。

【００２７】この構成によれば、請求項５と同様の作用
を有する。請求項７記載のライトドライバ回路は、請求
項６記載のライトドライバ回路において、第３のスイッ
チ手段が、第１のグラウンド側トランジスタのベースに
コレクタが接続されるとともにグラウンド端子にエミッ
タが接続された第１のＮＰＮスイッチトランジスタを有
し、第４のスイッチ手段が、第２のグラウンド側トラン
ジスタのベースにコレクタが接続されるとともにグラウ
ンド端子にエミッタが接続された第２のＮＰＮスイッチ
トランジスタを有している。そして、第１のＮＰＮスイ
ッチトランジスタのベースとグラウンド端子との間に第
１のＮＰＮスイッチトランジスタのベース電位を急速に
低下させる第７のスイッチ手段を設け、第２のＮＰＮス
イッチトランジスタのベースとグラウンド端子との間に
第２のＮＰＮスイッチトランジスタのベース電位を急速
に低下させる第８のスイッチ手段を設けている。

【００２８】この構成によれば、請求項６と同様の作用
を有する他、第３および第４のスイッチ手段を構成する
第１および第２のＮＰＮスイッチトランジスタのベース
電位を第７および第８のスイッチ手段で急速に低下させ
るようにしているので、第１および第２のグラウンド側
トランジスタに急速に電流を流し始めることができ、し
たがって磁気ヘッドの書き込み電流の反転をいっそう速
く行うことができる。

【００２９】請求項８記載のライトドライバ回路は、請
求項２，請求項３，請求項４，請求項５，請求項６また
は請求項７記載のライトドライバ回路において、第３お
よび第４のスイッチ手段は、第１および第２のグラウン
ド側トランジスタをそれぞれ活性領域内で制御するよう
にしている。この構成によれば、第１および第２のグラ
ウンド側トランジスタをそれぞれ活性領域内で制御する
ようにしているので、第１および第２のグラウンド側ト
ランジスタに流す電流の変化を高速に行うことができ、
その結果、磁気ヘッドの電流の向きの切り替えをいっそ
う速く行うことができる。

【００３０】請求項９記載のライトドライバ回路は、請
求項２，請求項３，請求項４，請求項５，請求項６また
は請求項７記載のライトドライバ回路において、第１お
よび第２のグラウンド側トランジスタは、それぞれカレ
ントミラー回路の出力側トランジスタである。この構成
によれば、請求項２，請求項３，請求項４，請求項５，
請求項６または請求項７と同様の作用を有する他、第１
および第２のグラウンド側トランジスタが定電流回路を
兼ねているため、第１および第２のグラウンド側トラン
ジスタと直列に定電流トランジスタを設けることが不要
となり、回路構成を簡略化できる。

【００３１】請求項１０記載のライトドライバ回路は、
請求項５または請求項６記載のライトドライバ回路にお
いて、第５および第６のスイッチ手段の入力端に書き込
み信号を微分する第１および第２の微分回路を設けてい
る。この構成によれば、請求項５または請求項６記載の
ライトドライバ回路と同様の作用を有する他、第５およ
び第６のスイッチ手段の入力端に第１および第２の微分
回路を設けたことにより、書き込み電流の向きの切り替
えが終了したとき第５および第６のスイッチ手段を完全
にオフにすることができるので、第５および第６のスイ
ッチ手段に流れる電流すなわちトランジスタのベース電
位を低下させるための電流は流れず、より一層消費電流
を抑えることができる。

【００３２】請求項１１記載のライトドライバ回路は、
請求項４または請求項７記載のライトドライバ回路にお
いて、第７および第８のスイッチ手段の入力端に書き込
み信号を微分する第３および第４の微分回路を設けてい
る。この構成によれば、請求項４または請求項７と同様
の作用を有する他、第７および第８のスイッチ手段の入
力端に第３および第４の微分回路を設けたことにより、
書き込み電流の向きの切り替えが終了したときに第７お
よび第８のスイッチ手段を完全にオフにすることができ
るので、第７および第８のスイッチ手段に流れる電流す
なわちトランジスタのベース電位を低下させるための電
流は流れず、より一層消費電流を抑えることができる。

【００３３】請求項１２記載のライトドライバ回路は、
請求項２または請求項５記載のライトドライバ回路にお
いて、第１の電源側トランジスタおよび第１のグラウン
ド側トランジスタの接続点と第２の電源側トランジスタ
および第２のグラウンド側トランジスタの接続点に、第
１および第２のグラウンド側トランジスタが飽和するの
を防止するための第１および第２のクランプ回路をそれ
ぞれ設けている。

【００３４】この構成によれば、請求項２または請求項
５と同様の作用を有する他、第１および第２のクランプ
回路を用いて磁気ヘッドの両端の電圧をクランプしたの
で、第１および第２のグラウンド側トランジスタが飽和
するのを防止することができる。請求項１３記載のライ
トドライバ回路は、請求項２または請求項５記載のライ
トドライバ回路において、第１および第２の電源側トラ
ンジスタと電源入力端子との間に第１および第２の電源
側トランジスタに流れる電流を制限する第１および第２
の保護抵抗をそれぞれ設けている。

【００３５】この構成によれば、請求項２または請求項
５と同様の作用を有する他、第１および第２の保護抵抗
を用いて第１の電源側トランジスタおよび第２の電源側
トランジスタに流れる電流を制限したので、磁気ヘッド
が磁気記録媒体と接触した際の第１の電源側トランジス
タおよび第２の電源側トランジスタの電流の増加による
破壊または劣化を防止することができる。

【００３６】請求項１４記載のライトドライバ回路は、
請求項３または請求項６記載のライトドライバ回路にお
いて、第１および第２のスイッチ手段と電源入力端子と
の間に磁気ヘッドの両端の電圧差を大きくする昇圧回路
を設けている。この構成によれば、請求項３または請求
項６と同様の作用を有する他、昇圧回路により磁気ヘッ
ドの両端の電圧差を大きくすることができ、磁気ヘッド
に流れる書き込み電流の向きをより高速に切り換えるこ
とができる。

【００３７】請求項１５記載のライトドライバ回路は、
請求項３または請求項６記載のライトドライバ回路にお
いて、第１および第２のスイッチ手段ならびに第１およ
び第２の電源側トランジスタと電源入力端子との間に磁
気ヘッドの両端の電圧差を大きくする昇圧回路を設けて
いる。この構成によれば、請求項３または請求項６と同
様の作用を有する他、昇圧回路により磁気ヘッドの両端
の電圧差を請求項１４の場合よりさらに大きくすること
ができ、磁気ヘッドに流れる書き込み電流の向きをより
高速に切り換えることができる。

【００３８】

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照しながら説明する。（第１の実施の形態）この発明の第１の実施の形態を図
１，図２，図３および図４に基づいて説明する。

【００３９】図１はこの発明の第１の実施の形態のライ
トドライバ回路の基本的な構成を示す回路図である。こ
のライトドライバ回路は、図１に示すように、電源入力
端子（Ｖｃｃ）にＮＰＮトランジスタＱ１，Ｑ２のコレ
クタを接続し、ＮＰＮトランジスタＱ１のエミッタにＮ
ＰＮトランジスタＱ３のコレクタを接続し、ＮＰＮトラ
ンジスタＱ２のエミッタにＮＰＮトランジスタＱ４のコ
レクタを接続し、ＮＰＮトランジスタＱ３のエミッタを
抵抗Ｒ８を介してグラウンド端子に接続し、ＮＰＮトラ
ンジスタＱ４のエミッタを抵抗Ｒ９を介してグラウンド
端子に接続している。つまり、この回路では、４個のＮ
ＰＮトランジスタＱ１〜Ｑ４がＨ形のブリッジ回路を構
成している。上記のＮＰＮトランジスタＱ１，Ｑ２が第
１および第２の電源側トランジスタに相当し、ＮＰＮト
ランジスタＱ３，Ｑ４が第１および第２のグラウンド側
トランジスタに相当する。

【００４０】また、この回路では、ＮＰＮトランジスタ
Ｑ３，Ｑ４はそれぞれカレントミラー回路の出力側回
路、つまり電流源回路として機能し、各ベースは各々対
応するリファレンス側回路のトランジスタのベースに接
続されている。なお、このリファレンス側回路の図示は
省いている。また、電源入力端子（Ｖｃｃ）とＮＰＮト
ランジスタＱ１，Ｑ２のベースとの間にそれぞれスイッ
チ手段ＳＷ１，ＳＷ２が接続され、ＮＰＮトランジスタ
Ｑ１，Ｑ２のベースとグラウンド端子との間にそれぞれ
スイッチ手段ＳＷ３，ＳＷ４が接続され、ＮＰＮトラン
ジスタＱ３，Ｑ４のベースとグラウンド端子との間にそ
れぞれスイッチ手段ＳＷ５，ＳＷ６が接続されている。
上記のスイッチ手段ＳＷ１，ＳＷ２が第１および第２の
スイッチ手段に相当し、スイッチ手段ＳＷ３，ＳＷ４が
第５および第６のスイッチ手段に相当し、スイッチ手段
ＳＷ５，ＳＷ６が第３および第４のスイッチ手段に相当
する。

【００４１】そして、書き込み信号に応じてスイッチ手
段ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６の
オンオフが制御される。このライトドライバ回路は、Ｎ
ＰＮトランジスタＱ１，Ｑ３の接続点に磁気ヘッドＨＤ
の一方の端子Ｘが接続され、ＮＰＮトランジスタＱ２，
Ｑ４の接続点に磁気ヘッドＨＤの他方の端子Ｙが接続さ
れる。

【００４２】図２は、この発明の第１の実施の形態のラ
イトドライバ回路の具体的な構成を示す回路図である。
このライトドライバ回路は、図２に示すように構成さ
れ、ＮＰＮトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４と抵抗
Ｒ８，Ｒ９と磁気ヘッドＨＤの接続関係については、図
１に関して説明した通りである。スイッチ手段ＳＷ１
は、電源入力端子（Ｖｃｃ）にＰＮＰトランジスタＱ５
のエミッタが接続され、ＰＮＰトランジスタＱ５のコレ
クタがＮＰＮトランジスタＱ１のベースに接続され、Ｐ
ＮＰトランジスタＱ５のベースにＰＮＰトランジスタＱ
７のエミッタが接続され、ＰＮＰトランジスタＱ７のコ
レクタがグラウンド端子に接続されている。また、ＰＮ
ＰトランジスタＱ５のエミッタとベースの間にプルアッ
プ用の抵抗Ｒ１３が接続され、ＰＮＰトランジスタＱ５
のエミッタとＰＮＰトランジスタＱ７のベースの間にプ
ルアップ用の抵抗Ｒ１が接続され、ＰＮＰトランジスタ
Ｑ５のコレクタとＰＮＰトランジスタＱ７のベースとの
間にダイオードＤ１が接続され、ＮＰＮトランジスタＱ
１のベースとグラウンド端子との間にプルダウン用の抵
抗Ｒ１１が接続されている。そして、ＰＮＰトランジス
タＱ７のベースに入力端子ＴＧ１が設けられている。

【００４３】スイッチ手段ＳＷ２は、スイッチ手段ＳＷ
１と同様の構成で、ＰＮＰトランジスタＱ９，Ｑ１１，
プルアップ用の抵抗Ｒ４，Ｒ１４と、プルダウン用のＲ
１２およびダイオードＤ３からなり、ＰＮＰトランジス
タＱ１１のベースに入力端子ＴＧ２が設けられている。
スイッチ手段ＳＷ３は、ＮＰＮトランジスタＱ１のベー
スに抵抗Ｒ３を介して接続されており、ＮＰＮトランジ
スタＱ６のコレクタが抵抗Ｒ３を介してＮＰＮトランジ
スタＱ１のベースに接続され、ＮＰＮトランジスタＱ６
のエミッタがグラウンド端子に接続されている。ＮＰＮ
トランジスタＱ６のベースにＮＰＮトランジスタＱ８の
エミッタが接続され、ＮＰＮトランジスタＱ８のコレク
タが電源入力端子（Ｖｃｃ）に接続されている。また、
ＮＰＮトランジスタＱ６のベースとグラウンド端子（す
なわち、ＮＰＮトランジスタＱ６のエミッタ）との間に
プルダウン用の抵抗Ｒ１５が接続され、ＮＰＮトランジ
スタＱ８のベースとグラウンド端子との間にプルダウン
用の抵抗Ｒ２が接続され、ＮＰＮトランジスタＱ８のベ
ースとＮＰＮトランジスタＱ６のコレクタとの間にダイ
オードＤ２が接続されている。そして、ＮＰＮトランジ
スタＱ８のベースに入力端子ＴＧ３が設けられている。

【００４４】スイッチ手段ＳＷ４は、スイッチ手段ＳＷ
３と同様の構成で、ＮＰＮトランジスタＱ１０，Ｑ１
２，プルダウン用の抵抗Ｒ５，Ｒ１６およびダイオード
Ｄ４からなり、ＮＰＮトランジスタＱ１２のベースに入
力端子ＴＧ４が設けられている。スイッチ手段ＳＷ５
は、ＮＰＮトランジスタＱ３のベースにＮＰＮトランジ
スタＱ１３のコレクタが接続され、ＮＰＮトランジスタ
Ｑ１３のエミッタがグラウンド端子に接続され、ＮＰＮ
トランジスタＱ１３のベースにＮＰＮトランジスタＱ１
４のエミッタが接続され、ＮＰＮトランジスタＱ１４の
コレクタが電源入力端子（Ｖｃｃ）に接続されている。
また、ＮＰＮトランジスタＱ１３のベースとグラウンド
端子（すなわち、ＮＰＮトランジスタＱ１３のエミッ
タ）との間にプルダウン用の抵抗Ｒ１７が接続され、Ｎ
ＰＮトランジスタＱ１４のベースとグラウンド端子との
間にプルダウン用の抵抗Ｒ７が接続され、ＮＰＮトラン
ジスタＱ１４のベースとＮＰＮトランジスタＱ１３のコ
レクタとの間にダイオードＤ５が接続されている。そし
て、ＮＰＮトランジスタＱ１４のベースに入力端子ＴＧ
５が設けられている。

【００４５】スイッチ手段ＳＷ６は、スイッチ手段ＳＷ
５と同様の構成で、ＮＰＮトランジスタＱ１６，Ｑ１
７，プルダウン用の抵抗Ｒ１０，Ｒ１８およびダイオー
ドＤ６からなり、ＮＰＮトランジスタＱ１７のベースに
入力端子ＴＧ６が設けられている。図２の回路では、上
記のスイッチ手段ＳＷ１〜ＳＷ６の他に、スイッチ手段
ＳＷ５を制御するスイッチ手段ＳＷ７と、スイッチ手段
ＳＷ６を制御するスイッチ手段ＳＷ８とが設けられてい
る。スイッチ手段ＳＷ７は、ＮＰＮトランジスタＱ１３
のベースにＮＰＮトランジスタＱ１５のコレクタを接続
し、ＮＰＮトランジスタＱ１５のエミッタをグラウンド
端子に接続し、ＮＰＮトランジスタＱ１５のベースに入
力端子ＴＧ７を設けている。スイッチ手段ＳＷ８は、Ｎ
ＰＮトランジスタＱ１６のベースにＮＰＮトランジスタ
Ｑ１８のコレクタを接続し、ＮＰＮトランジスタＱ１８
のエミッタをグラウンド端子に接続し、ＮＰＮトランジ
スタＱ１８のベースに入力端子ＴＧ８を設けている。上
記のスイッチ手段ＳＷ７，ＳＷ８が第７および第８のス
イッチ手段に相当する。

【００４６】この第１の実施の形態のライトドライバ回
路においては、スイッチ手段ＳＷ１は、ＰＮＰトランジ
スタＱ５，Ｑ７からなるダーリントン回路と、抵抗Ｒ
１，Ｒ１１，Ｒ１３と、ダイオードＤ１とから構成さ
れ、入力端子ＴＧ１はＰＮＰトランジスタＱ７のベース
すなわちダーリントン回路のベースに接続されている。
また、スイッチ手段ＳＷ３は、ＮＰＮトランジスタＱ
６，Ｑ８からなるダーリントン回路と、抵抗Ｒ２，Ｒ１
５と、ダイオードＤ２とから構成され、入力端子ＴＧ３
はＮＰＮトランジスタＱ８のベースすなわちダーリント
ン回路のベースに接続されている。そして、スイッチ手
段ＳＷ１，ＳＷ３でＮＰＮトランジスタＱ１のベース電
位を制御する。

【００４７】また、上記構成と同様に、スイッチ手段Ｓ
Ｗ２は、ＰＮＰトランジスタＱ９，Ｑ１１からなるダー
リントン回路と、抵抗Ｒ４，Ｒ１２，Ｒ１４と、ダイオ
ードＤ３とから構成され、入力端子ＴＧ２はＰＮＰトラ
ンジスタＱ１１のベースすなわちダーリントン回路のベ
ースに接続されている。また、スイッチ手段ＳＷ４は、
ＮＰＮトランジスタＱ１０，Ｑ１２からなるダーリント
ン回路と、抵抗Ｒ５，Ｒ１６と、ダイオードＤ４とから
構成され、入力端子ＴＧ４はＮＰＮトランジスタＱ１２
のベースすなわちダーリントン回路のベースに接続され
ている。そして、スイッチ手段ＳＷ２，ＳＷ４でＮＰＮ
トランジスタＱ２のベース電位を制御する。

【００４８】さらに、スイッチ手段ＳＷ５は、ＮＰＮト
ランジスタＱ１３，Ｑ１４からなるダーリントン回路
と、抵抗Ｒ７，Ｒ１７と、ダイオードＤ５とから構成さ
れ、入力端子ＴＧ５はＮＰＮトランジスタＱ１４のベー
スすなわちダーリントン回路のベースに接続され、トラ
ンジスタＱ３のベース電位を制御する。また、スイッチ
手段ＳＷ６も同様に、ＮＰＮトランジスタＱ１６，Ｑ１
７からなるダーリントン回路と、抵抗Ｒ１０，Ｒ１８
と、ダイオードＤ６とから構成され、入力端子ＴＧ６は
ＮＰＮトランジスタＱ１７のベースすなわちダーリント
ン回路のベースに接続され、ＮＰＮトランジスタＱ４の
ベース電位を制御する。

【００４９】また、スイッチ手段ＳＷ７は、ＮＰＮトラ
ンジスタＱ１５から構成され、入力端子ＴＧ７とＮＰＮ
トランジスタＱ１５のベースとが接続され、ＮＰＮトラ
ンジスタＱ１３のベース電位を制御し、スイッチ手段Ｓ
Ｗ５を制御する。スイッチ手段ＳＷ８も同様の構成で、
ＮＰＮトランジスタＱ１８から構成され、入力端子ＴＧ
８とＮＰＮトランジスタＱ１８のベースとが接続され、
ＮＰＮトランジスタＱ１６のベース電位を制御し、スイ
ッチ手段ＳＷ６を制御する。

【００５０】上記において、ＮＰＮトランジスタＱ１〜
Ｑ４およびスイッチ手段ＳＷ１，ＳＷ２，ＳＷ５，ＳＷ
６は反転切替回路を構成し、スイッチ手段ＳＷ３，ＳＷ
４は書き込み電流が反転するまでの磁気ヘッドＨＤの両
端の電位差を大きくする高速反転手段を構成する。スイ
ッチ手段ＳＷ７，ＳＷ８は、スイッチ手段ＳＷ５，ＳＷ
６の通電開始時の立ち上がりを速くする機能を有する。

【００５１】スイッチ手段ＳＷ１，ＳＷ２，ＳＷ３，Ｓ
Ｗ４，ＳＷ５，ＳＷ６，ＳＷ７およびＳＷ８は、図３に
示すセレクタ回路１から出力される制御信号が入力端子
ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４，ＴＧ５，ＴＧ６，Ｔ
Ｇ７およびＴＧ８に入力されることにより制御され、Ｎ
ＰＮトランジスタＱ１，Ｑ２，Ｑ３およびＱ４をオンま
たはオフさせ、磁気ヘッドＨＤに流れる書き込み電流の
向きを切り換える。

【００５２】図３において、ＷＤ，ＷＤＢは書き込み信
号の入力端子、ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４，ＴＧ
５，ＴＧ６，ＴＧ７，ＴＧ８は制御信号の出力端子、１
はセレクタ回路である。入力端子ＷＤ，ＷＤＢに互いに
逆論理である書き込み信号が入力されると、セレクタ回
路１は表１の真理値表の論理を満たすスイッチ手段ＳＷ
１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６，ＳＷ７
およびＳＷ８の制御信号を出力端子ＴＧ１，ＴＧ２，Ｔ
Ｇ３，ＴＧ４，ＴＧ５，ＴＧ６，ＴＧ７およびＴＧ８に
出力する。

【００５３】

【表１】

【００５４】なお、図３のセレクタ回路１の出力端子Ｔ
Ｇ１，ＴＧ２，ＴＧ３，ＴＧ４，ＴＧ５，ＴＧ６，ＴＧ
７およびＴＧ８は図２のライトドライバ回路の入力端子
ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４，ＴＧ５，ＴＧ６，Ｔ
Ｇ７，ＴＧ８と同一端子であり、同一符号を用いてい
る。以上のように構成されたライトドライバ回路におい
て、以下、その動作を述べる。入力端子ＷＤにハイレベ
ル、入力端子ＷＤＢにロウレベルの書き込み信号が入力
された場合、表１に示すようにＴＧ２，ＴＧ４，ＴＧ
５，ＴＧ８にハイレベル、ＴＧ１，ＴＧ３，ＴＧ６，Ｔ
Ｇ７にロウレベルのスイッチ手段ＳＷ１，ＳＷ２，ＳＷ
３，ＳＷ４，ＳＷ５，ＳＷ６，ＳＷ７およびＳＷ８の制
御信号が出力され、スイッチ手段ＳＷ１，ＳＷ４，ＳＷ
５，ＳＷ８をオン、スイッチ手段ＳＷ２，ＳＷ３，ＳＷ
６，ＳＷ７をオフさせることで、ＮＰＮトランジスタＱ
１，Ｑ４がオン、ＮＰＮトランジスタＱ２，Ｑ３がオフ
し、端子Ｘから端子Ｙの向きで、磁気ヘッドＨＤに書き
込み電流が流れる。また、逆の場合も同様に動作し、端
子Ｙから端子Ｘの向きで、磁気ヘッドＨＤに書き込み電
流が流れる。

【００５５】ここで、表１の上欄の状態から下欄の状態
のように、入力端子ＷＤに入力される書き込み信号がハ
イレベルからロウレベルに変化し、入力端子ＷＤＢに入
力される書き込み信号がロウレベルからハイレベルに変
化し、したがって入力端子ＴＧ１，ＴＧ３，ＴＧ６，Ｔ
Ｇ７に加わる制御信号が表１のように、Ｌ（ロウレベ
ル）からＨ（ハイレベル）に変化し、入力端子ＴＧ２，
ＴＧ４，ＴＧ５，ＴＧ８に加わる制御信号が表１のよう
に、ＨからＬに変化し、磁気ヘッドＨＤに流れる書き込
み電流が端子Ｘから端子Ｙのへ向きから、端子Ｙから端
子Ｘへの向きに反転するまでの期間の動作について説明
する。なお、以下の動作説明では、各入力端子ＴＧ１，
ＴＧ２，ＴＧ３，ＴＧ４，ＴＧ５，ＴＧ６，ＴＧ７，Ｔ
Ｇ８に入力される制御信号については、変化後の状態に
ついてのみ記載している。

【００５６】入力端子ＴＧ２に制御信号Ｌが入力される
ことによりスイッチ手段ＳＷ２がオンとなり、入力端子
ＴＧ４に制御信号Ｌが入力されることによりスイッチ手
段ＳＷ４がオフとなるため、ＮＰＮトランジスタＱ２の
ベース電位Ｖｂ２は、スイッチ手段ＳＷ２を構成してい
るＰＮＰトランジスタ９，１１およびダイオードＤ３に
より、電源電圧Ｖｃｃから電圧Ｖｂｅだけ低下した電圧
まで変化（上昇）し始め、ＮＰＮトランジスタＱ２はオ
ンとなる。

【００５７】なお、上記の電圧Ｖｂｅとは、スイッチ手
段ＳＷ１〜ＳＷ８を構成するトランジスタのベース・エ
ミッタ間電圧もしくはダイオードの順方向電圧を意味
し、その値は約０．７Ｖである。上記のように、ＮＰＮ
トランジスタＱ２のベース電位Ｖｂ２が電源電圧Ｖｃｃ
から電圧Ｖｂｅだけ低下した電圧となるのは、スイッチ
手段ＳＷ２がオンとなることで、入力端子ＴＧ２の電位
が電源電圧Ｖｃｃから電圧２Ｖｂｅだけ低下した電圧に
固定され、ＮＰＮトランジスタＱ２のベース電位Ｖｂ２
が入力端子ＴＧ２の電位より、ダイオードＤ３の順方向
電圧分だけ高い電圧となるためである。このとき、スイ
ッチ手段ＳＷ４は、オフとなっているので、ＮＰＮトラ
ンジスタＱ２のベース電位Ｖｂ２に寄与しない。

【００５８】一方、入力端子ＴＧ１，ＴＧ３に制御信号
Ｈがそれぞれ入力されるため、スイッチ手段ＳＷ１がオ
フとなり、スイッチ手段ＳＷ３はオンとなるため、ＮＰ
ＮトランジスタＱ１のベース電位Ｖｂ１は、スイッチ手
段ＳＷ３を構成するＮＰＮトランジスタＱ６，Ｑ８およ
びダイオードＤ２により、電圧Ｖｂｅまで変化（下降）
し始め、ＮＰＮトランジスタＱ１がオフとなる。この場
合、スイッチ手段ＳＷ１をオフにするときに、スイッチ
手段ＳＷ３をオンすることで、プルダウン用の抵抗Ｒ１
１のみによってＮＰＮトランジスタＱ１のベース電位Ｖ
ｂ１を降下させる場合に比べて、急速にＮＰＮトランジ
スタＱ１のベース電位Ｖｂ１を降下させることができ
る。上記のように、ＮＰＮトランジスタＱ１のベース電
位Ｖｂ１が電圧Ｖｂｅとなるのは、スイッチ手段ＳＷ３
がオンとなることで、入力端子ＴＧ３の電位がグラウン
ド電位を基準として電圧２Ｖｂｅに固定され、ＮＰＮト
ランジスタＱ１のベース電位Ｖｂ１が入力端子ＴＧ３の
電位より、ダイオードＤ２の順方向電圧分だけ低い電圧
となるためである。このとき、スイッチ手段ＳＷ１は、
オフとなっているので、ＮＰＮトランジスタＱ１のベー
ス電位Ｖｂ１には寄与しない。

【００５９】また、入力端子ＴＧ５，ＴＧ７に制御信号
Ｌ，Ｈがそれぞれ入力されるため、スイッチ手段ＳＷ５
がオフとなり、スイッチ手段ＳＷ７がオンとなり、カレ
ントミラーのリファレンス側回路に応じた一定の書き込
み電流Ｉが流れ、ＮＰＮトランジスタＱ３のベース電位
Ｖｂ３は、抵抗Ｒ８と書き込み電流Ｉとによる電圧降下
分とＮＰＮトランジスタＱ３のベース・エミッタ間電圧
Ｖｂｅ３の和の電圧となり、ＮＰＮトランジスタＱ３は
オンとなる。このとき、スイッチ手段ＳＷ５は、オフと
なっているので、ＮＰＮトランジスタＱ３のベース電位
Ｖｂ３には寄与しない。なお、スイッチ手段ＳＷ７がオ
ンとなることで、スイッチ手段ＳＷ５のＮＰＮトランジ
スタＱ１３のベース電位が急速に下降することになり、
スイッチ手段ＳＷ５のオフが速くなる。

【００６０】一方、入力端子ＴＧ６，ＴＧ８に制御信号
Ｈ，Ｌがそれぞれ入力されるため、スイッチ手段ＳＷ６
がオンとなり、スイッチ手段ＳＷ８がオフとなり、ＮＰ
ＮトランジスタＱ４のベース電位Ｖｂ４は、スイッチ手
段ＳＷ６を構成するＮＰＮトランジスタＱ１６，Ｑ１７
およびダイオードＤ６により、電圧Ｖｂｅまで変化（降
下）し始め、ＮＰＮトランジスタＱ４はオフとなる。上
記のように、ＮＰＮトランジスタＱ４のベース電位Ｖｂ
４が電圧Ｖｂｅとなるのは、スイッチ手段ＳＷ６がオン
となることで、入力端子ＴＧ６の電位がグラウンド電位
を基準として電圧２Ｖｂｅに固定され、ＮＰＮトランジ
スタＱ４のベース電位Ｖｂ４が入力端子ＴＧ６の電位よ
り、ダイオードＤ６の順方向電圧分だけ低い電圧となる
ためである。

【００６１】以上のことから、磁気ヘッドＨＤの端子Ｙ
の電圧Ｖｙは、ＮＰＮトランジスタＱ２のベース電位Ｖ
ｂ２からＮＰＮトランジスタＱ２のベース・エミッタ間
電圧Ｖｂｅ２だけ低下した電圧となる。電源電圧をＶｃ
ｃとすると、端子Ｙの電圧Ｖｙは次式（５）で表せる。Ｖｙ＝Ｖｂ２−Ｖｂｅ２＝Ｖｃｃ−（Ｖｂｅ＋Ｖｂｅ２）・・・・（５）また、書き込み電流の向きが反転し終えた定常状態での
磁気ヘッドＨＤの他方の端子Ｘの電圧Ｖｘは、磁気ヘッ
ドＨＤの端子Ｙの電圧Ｖｙから磁気ヘッドＨＤのもつ抵
抗成分ＲＨと書き込み電流Ｉとによる電圧降下分だけ低
下した電圧となり、次式（６）で表せる。

【００６２】Ｖｘ＝Ｖｙ−Ｉ・ＲＨ＝Ｖｃｃ−（Ｖｂｅ＋Ｖｂｅ２）−Ｉ・ＲＨ・・・・（６）しかし、書き込み電流の向きが反転するまでの過渡状態
では、ＮＰＮトランジスタＱ２はオンし始め、ＮＰＮト
ランジスタＱ１はオフし始める状態であり、ＮＰＮトラ
ンジスタＱ１，Ｑ２どちらもオンしている状態と考えら
れる。その場合、磁気ヘッドＨＤの両端の電圧は、以下
のようになる。すなわち、端子Ｙの電圧Ｖｙは、定常状
態と同様で次式（７）となる。

【００６３】Ｖｙ＝Ｖｃｃ−（Ｖｂｅ＋Ｖｂｅ２）・・・・（７）また、端子Ｘの電圧Ｖｘは、ＮＰＮトランジスタＱ１も
オンしている状態のため、ＮＰＮトランジスタＱ１のベ
ース電位Ｖｂ１からＮＰＮトランジスタＱ１のベース・
エミッタ間電圧Ｖｂｅ１だけ低下した電圧となり、次式
（８）で表せる。

【００６４】Ｖｘ＝Ｖｂ１−Ｖｂｅ１・・・・（８）ここで、ＮＰＮトランジスタＱ１のベース電位Ｖｂ１
は、スイッチ手段ＳＷ１がオフとなり、スイッチ手段Ｓ
Ｗ３がオンとなることにより、ＮＰＮトランジスタＱ６
のコレクタに大きな電流が流れ、グラウンド電位を基準
として電圧Ｖｂｅまで急速に変化（下降）している状態
であり、端子Ｘの電圧Ｖｘは低い電圧となり、磁気ヘッ
ドＨＤの両端に生じる電圧差を大きくすることができ、
高速に磁気ヘッドＨＤに流れる書き込み電流の向きを急
速に反転させることが可能となる。書き込み電流の向き
の反転が終了すると、ＮＰＮトランジスタＱ１のベース
電位Ｖｂ１は、スイッチ手段ＳＷ３のオンによりグラウ
ンド電位から電圧Ｖｂｅ上昇した電圧となり、ＮＰＮト
ランジスタＱ６すなわち、スイッチ手段ＳＷ３がオフと
なり、ＮＰＮトランジスタＱ６のコレクタに流れる電流
すなわちスイッチ手段ＳＷ３に流れる電流は小さくな
り、従来例に比べて低消費電流となる。

【００６５】上述したように、スイッチ手段ＳＷ３，Ｓ
Ｗ４は、プルダウン用の抵抗Ｒ１１，Ｒ１２のみではＮ
ＰＮトランジスタＱ１，Ｑ２のベース電位の低下速度が
遅いので、それを解消するために設けられている。つま
り、スイッチ手段ＳＷ３，ＳＷ４がなくても、スイッチ
手段ＳＷ１，ＳＷ２よってＮＰＮトランジスタＱ１，Ｑ
２のベース電位が低下するが、そのベース電位の低下を
高速に行うために設けられているのである。

【００６６】なお、書き込み電流が上記と逆の方向に変
化する場合も、その動作は上記と同様である。つぎに、
スイッチ手段ＳＷ５，ＳＷ６をスイッチ手段ＳＷ７，Ｓ
Ｗ８で制御する点について詳しく説明する。例えば、入
力端子ＴＧ５に制御信号Ｈを入力することで、スイッチ
手段ＳＷ５がオンとなり、ＮＰＮトランジスタＱ３のベ
ース電位Ｖｂ３がグラウンド電位からＶｂｅ上昇した電
圧となり、ＮＰＮトランジスタＱ３がオフとなる。また
逆に、入力端子ＴＧ５に制御信号Ｌを入力することでス
イッチ手段ＳＷ５がオフとなり、ＮＰＮトランジスタＱ
３のベース電位Ｖｂ３が、抵抗Ｒ８と書き込み電流とに
よる電圧降下分とＮＰＮトランジスタＱ３のベース・エ
ミッタ間電圧Ｖｂｅ３とを加えた電圧まで上昇し、ＮＰ
ＮトランジスタＱ３はオンとなる。

【００６７】入力端子ＴＧ５に制御信号Ｌを入力する
と、プルダウン用の抵抗Ｒ７，Ｒ１７がそれぞれＮＰＮ
トランジスタＱ１４のベース、ＮＰＮトランジスタＱ１
３のベース電位をグラウンド電位までプルダウンするこ
とで、それぞれのＮＰＮトランジスタＱ１４，Ｑ１３を
オフすることで、スイッチ手段ＳＷ５がオフとなる。し
かし、プルダウン用の抵抗Ｒ７，Ｒ１７のみを用いた場
合では、ＮＰＮトランジスタＱ１３のベース電位をグラ
ウンド電位までプルダウンするのに要する時間として、
比較的長い時間が必要である。そこで、ＮＰＮトランジ
スタＱ１３のベース電位を急速にグラウンド電位まで低
下させるために、スイッチ手段ＳＷ７すなわちＮＰＮト
ランジスタＱ１５をＮＰＮトランジスタＱ１３のベース
とグラウンド端子との間に設けることで、スイッチ手段
ＳＷ５を急速にオフ、つまり、ＮＰＮトランジスタＱ３
を急速にオンにさせることが可能となる。その結果、書
き込み電流の反転を高速に行うことが可能となる。な
お、スイッチ手段ＳＷ６，ＳＷ７の動作について、上記
と同様である。

【００６８】つぎに、ＮＰＮトランジスタＱ３，Ｑ４を
スイッチ手段ＳＷ５〜ＳＷ８によって活性領域で制御し
ている点について説明する。ＮＰＮトランジスタＱ３，
Ｑ４のベース電位は以下に示すレベルの電圧で制御され
る。ハイレベルＶｂｅ３＋Ｉ・Ｒ８またはＶｂｅ４＋Ｉ・Ｒ９ロウレベルＶｂｅ（スイッチ手段ＳＷ５，ＳＷ６のグラウンド端子間電圧）このハイレベルおよびロウレベルの電圧は、ＮＰＮトラ
ンジスタＱ３，Ｑ４をともに活性領域で使用できるよう
に設定してあり、ハイレベル時にはＮＰＮトランジスタ
Ｑ３，Ｑ４のコレクタに数１０ｍＡ程度の電流を流し、
ロウレベル時には数ｍＡ以下の電流を流すようにしてい
る。このように、オフ時にも、僅かな電流（数ｍＡ以
下）を流すようにしているのは、以下に述べるような理
由があるからである。すなわち、このように構成する
と、ロウレベルをグラウンド電位として、ＮＰＮトラン
ジスタＱ３，Ｑ４を遮断領域まで変化させて、コレクタ
に電流を流さないように完全にオフにさせる場合と比較
して、ＮＰＮトランジスタＱ３，Ｑ４のオン，オフの切
り換え、つまりコレクタに書き込み電流を引き込むか引
き込まないかの切り換えを高速に行うことができ、この
点でも書き込み電流の反転を高速に行うことができるの
である。

【００６９】また、上述したように、スイッチ手段ＳＷ
５，ＳＷ６は、ＮＰＮトランジスタＱ３，Ｑ４を活性領
域内で制御し、ＮＰＮトランジスタＱ３，Ｑ４に流れる
電流のオンオフを高速に行うために設けられており、直
接的に磁気ヘッドＨＤの両端子間の電圧差を大きくする
ものではない。しかし、ＮＰＮトランジスタＱ３，Ｑ４
がカレントミラーの出力トランジスタとなっていること
によって、ＮＰＮトランジスタＱ３，Ｑ４のベース電位
がベース・エミッタ間電圧Ｖｂｅ３，Ｖｂｅ４に抵抗Ｒ
８，Ｒ９と書き込み電流とによる電圧降下分を加算した
電圧となるため、従来例の回路（図９参照）のＮＰＮト
ランジスタＱ２３，Ｑ２４のベース電位より低く設定す
ることができる。このことが、磁気ヘッドＨＤの両端子
間の電圧差を大きくとれることにつながる。つまり、図
１の回路のＮＰＮトランジスタＱ３，Ｑ４のベース電位
を、図９のＮＰＮトランジスタＱ２３，Ｑ２４のベース
電位に比べて、図９の電流源Ｉ１の分だけ低く設定でき
るため、磁気ヘッドＨＤの両端子間の電圧差が大きくと
れることになるのである。

【００７０】図４は図２の回路のタイムチャートを示
し、（ａ）は書き込み信号（ＷＤ，ＷＤＢ）の波形を示
し、（ｂ）は第１の実施の形態における磁気ヘッドＨＤ
の両端子Ｘ，Ｙのヘッド端電位Ｖｘ，Ｖｙの波形を示
し、（ｃ）は従来例における磁気ヘッドＨＤの両端子
Ｘ，Ｙのヘッド端電位Ｖｘ，Ｖｙの波形を示している。
図４（ｂ），（ｃ）の波形を比較すると、従来例に比べ
て第１の実施の形態の方が、書き込み電流が反転する期
間の磁気ヘッドＨＤの両端子Ｘ，Ｙのヘッド端電位Ｖ
ｘ，Ｖｙの差が大きくなっていることが明らかである。

【００７１】この第１の実施の形態では、磁気ヘッドＨ
Ｄに流れる書き込み電流が反転する期間、磁気ヘッドＨ
Ｄの両端の電圧差が大きくなる構成としたものである。
この場合、ＮＰＮトランジスタＱ１〜Ｑ４のベースにそ
れぞれスイッチ手段ＳＷ１〜ＳＷ６が接続され、スイッ
チ手段ＳＷ５，ＳＷ６にそれぞれスイッチ手段ＳＷ５，
ＳＷ６を制御するスイッチ手段ＳＷ７，ＳＷ８が接続さ
れている。具体的には、ＮＰＮトランジスタＱ１のベー
ス電圧を制御するスイッチ手段としては、スイッチ手段
ＳＷ１が電源入力端子とＮＰＮトランジスタＱ１のベー
スとの間に接続され、スイッチ手段ＳＷ３がＮＰＮトラ
ンジスタＱ１のベースとグラウンド端子の間に接続され
ている。また、ＮＰＮトランジスタＱ２のベース電圧を
制御するスイッチ手段としては、スイッチ手段ＳＷ２が
電源入力端子とＮＰＮトランジスタＱ２のベースとの間
に接続され、スイッチ手段ＳＷ４がＮＰＮトランジスタ
Ｑ２のベースとグラウンド端子の間に接続されている。
また、ＮＰＮトランジスタＱ３のベース電圧を制御する
スイッチ手段としては、スイッチ手段ＳＷ５がＮＰＮト
ランジスタＱ３のベースとグラウンド端子との間に接続
されている。また、ＮＰＮトランジスタＱ４のベース電
圧を制御するスイッチ手段としては、スイッチ手段ＳＷ
５がＮＰＮトランジスタＱ４のベースとグラウンド端子
との間に接続されている。また、スイッチ手段ＳＷ５を
制御するスイッチ手段としては、スイッチ手段ＳＷ７で
あるＮＰＮトランジスタＱ１５がＮＰＮトランジスタＱ
１３のベースとグラウンド端子との間に接続されてい
る。また、スイッチ手段ＳＷ６を制御するスイッチ手段
としては、スイッチ手段ＳＷ８であるＮＰＮトランジス
タＱ１８がＮＰＮトランジスタＱ１６のベースとグラウ
ンド端子との間に接続されている。

【００７２】そして、ＮＰＮトランジスタＱ１のエミッ
タとＮＰＮトランジスタＱ３のコレクタとが接続され、
ＮＰＮトランジスタＱ２のエミッタとＮＰＮトランジス
タＱ４のコレクタとが接続され、ＮＰＮトランジスタＱ
１，Ｑ３の接続点とＮＰＮトランジスタＱ２，Ｑ４の接
続点をそれぞれ第１および第２の出力端子として、それ
らの間に磁気ヘッドＨＤを接続し、書き込み信号ＷＤ，
ＷＤＢの反転により、磁気ヘッドＨＤに流れる書き込み
電流が反転する期間、スイッチ手段ＳＷ３，ＳＷ４がＮ
ＰＮトランジスタのＱ１，Ｑ２のベース電位を降下さ
せ、第１または第２の出力端子の電位を低下させて、磁
気ヘッドＨＤの両端の電圧差を大きくしている。

【００７３】この第１の実施の形態によれば、ＮＰＮト
ランジスタＱ１，Ｑ２，Ｑ３，Ｑ４を用いてＨ型ブリッ
ジ回路を構成し、ＮＰＮトランジスタＱ１，Ｑ２のベー
ス電位を制御するスイッチ手段ＳＷ１〜ＳＷ４を設ける
とともに、ＮＰＮトランジスタＱ３，Ｑ４のベース電位
を制御するスイッチ手段ＳＷ５〜ＳＷ８を設け、ＮＰＮ
トランジスタＱ１またはＱ２のうちのオフさせる方のト
ランジスタのベース電位を、高速反転手段を構成するス
イッチ手段ＳＷ３またはＳＷ４をオンにして急速に降下
させるので、磁気ヘッドＨＤの両端に生じる電位差を大
きくすることができ、高速に磁気ヘッドＨＤに流れる書
き込み電流の向きを切り換えることができる。

【００７４】また、書き込み電流の向きの切り換えが終
了すると、ＮＰＮトランジスタＱ１またはＱ２のベース
電位はロウレベルの電圧となり、ベース電位を降下させ
るための電流が流れなくなり、従来の技術より消費電流
を抑えることができる。また、スイッチ手段ＳＷ７また
はＳＷ８によって、スイッチ手段ＳＷ５またはＳＷ６の
うちのオフにする方のスイッチ手段を急速にオフにする
ようにしたので、第３または第４のＮＰＮトランジスタ
Ｑ３またはＱ４のうちオンにさせる方のトランジスタを
急速にオンにさせることができ、書き込み電流の反転を
速くすることができる。また、ＮＰＮトランジスタＱ
３，Ｑ４を活性領域で制御し、完全には電流を遮断しな
いように構成しているので、書き込み電流の反転を高速
に行うことが可能となる。

【００７５】また、ＮＰＮトランジスタＱ３，Ｑ４が定
電流トランジスタとなっており、別に定電流トランジス
タを設ける必要はなく、回路構成を簡略化できる。な
お、スイッチ手段ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，Ｓ
Ｗ５，ＳＷ６，ＳＷ７，ＳＷ８のＰＮＰトランジスタＱ
５，Ｑ９をＮＭＯＳトランジスタ、Ｑ６，Ｑ１０，Ｑ１
３，Ｑ１５，Ｑ１６およびＱ１８をＰＭＯＳトランジス
タで構成してもよい。

【００７６】（第２の実施の形態）この発明の第２の実
施の形態を図５および図６に基づいて説明する。すなわ
ち、第２の実施の形態は、第１の実施の形態の図２のラ
イトドライバ回路において、入力端子ＴＧ３，ＴＧ４，
ＴＧ７，ＴＧ８の前段に微分回路を付加したもので、セ
レクタ回路１から出力される制御信号を微分してから加
えるようにしている。このような構成により、入力端子
ＴＧ３，ＴＧ４，ＴＧ７，ＴＧ８には、セレクタ回路１
から出力される制御信号を微分した微分信号が入力され
ることになる。図５において、Ｒ１９，Ｒ２０，Ｒ２
１，Ｒ２２はそれぞれ微分回路を構成する抵抗、Ｃ１，
Ｃ２，Ｃ３，Ｃ４はそれぞれ微分回路を構成する容量で
ある。

【００７７】ＴＧ３′は抵抗Ｒ１９と容量Ｃ１により構
成される微分回路の入力端子、ＴＧ４′は抵抗Ｒ２０と
容量Ｃ２により構成される微分回路の入力端子、ＴＧ
７′は抵抗Ｒ２１と容量Ｃ３により構成される微分回路
の入力端子、ＴＧ８′は抵抗Ｒ２２と容量Ｃ４により構
成される微分回路の入力端子である。具体的に説明する
と、端子ＴＧ３と入力端子ＴＧ３′の間に抵抗Ｒ１９と
容量Ｃ１が直列に接続され、端子ＴＧ４と入力端子ＴＧ
４′の間に抵抗Ｒ２０と容量Ｃ２が直列に接続され、端
子ＴＧ７と入力端子ＴＧ７′の間に抵抗Ｒ２１と容量Ｃ
３が直列に接続され、端子ＴＧ８と入力端子ＴＧ８′の
間に抵抗Ｒ２２と容量Ｃ４が直列に接続されたものであ
る。それ以外は、図２の第１の実施の形態と同様であ
る。なお、入力端子ＴＧ３′，ＴＧ４′，ＴＧ７′，Ｔ
Ｇ８′は図３に示したセレクタ回路１と接続される。

【００７８】以上のように構成されたライトドライバ回
路において、端子ＴＧ３，ＴＧ４，ＴＧ７，ＴＧ８およ
び入力端子ＴＧ３′，ＴＧ４′，ＴＧ７′，ＴＧ８′に
入力される信号を図６に示す。端子ＴＧ３′，ＴＧ４′
に入力される制御信号は互いに逆相となる矩形波であ
り、また端子ＴＧ７′，ＴＧ８′に入力される制御信号
も互いに逆相となる矩形波である。ここで、例えば端子
ＴＧ３′に入力された制御信号は、図６に示す通り、抵
抗Ｒ１９および容量Ｃ１から構成される微分回路によ
り、ロウレベルからハイレベルに変化する時、上向きの
スパイク状の信号に変換され、またハイレベルからロウ
レベルに変化する時、下向きのスパイク状の信号に変換
され、スイッチ手段ＳＷ３の入力端子ＴＧ３に入力され
る。ロウレベルからハイレベルに変化する時の上向きの
スパイク状の信号のみスイッチ手段ＳＷ３をオンにさせ
る。入力端子ＴＧ４，ＴＧ７，ＴＧ８の場合も同様であ
る。

【００７９】よって、ＮＰＮトランジスタＱ１あるいは
Ｑ２をオンからオフにする場合、すなわち磁気ヘッドＨ
Ｄに流れる書き込み電流が反転する場合にのみ、スイッ
チ手段ＳＷ３あるいはスイッチ手段ＳＷ４をオンにする
ことにより、ＮＰＮトランジスタＱ１あるいはＱ２のベ
ース電位を急速に降下させ、磁気ヘッドＨＤの両端に生
じる電圧差を大きくすることができ、高速に磁気ヘッド
ＨＤに流れる書き込み電流を切り換えることが可能とな
る。また、磁気ヘッドＨＤに流れる書き込み電流の切り
換えが終了した場合、スイッチ手段ＳＷ３およびＳＷ４
はオフすることで、スイッチ手段ＳＷ３およびＳＷ４に
電流は流れない。

【００８０】また、ＮＰＮトランジスタＱ３またはＱ４
をオフからオンにする場合、すなわち磁気ヘッドＨＤに
流れる書き込み電流が反転する場合にのみ、スイッチ手
段ＳＷ７あるいはスイッチ手段ＳＷ７をオンにすること
により、スイッチ手段ＳＷ５あるいはＳＷ６のＮＰＮト
ランジスタＱ１５またはＱ１８を急速にオフにし、した
がってＮＰＮトランジスタＱ３またはＱ４を急速にオン
にすることで、高速に磁気ヘッドＨＤに流れる書き込み
電流を切り換えることが可能となる。また、また、磁気
ヘッドＨＤに流れる書き込み電流の切り換えが終了した
場合、スイッチ手段ＳＷ７およびＳＷ８はオフすること
で、スイッチ手段ＳＷ７およびＳＷ８に電流は流れな
い。

【００８１】第２の実施の形態によれば、スイッチ手段
ＳＷ３，ＳＷ４，ＳＷ７，ＳＷ８の入力に微分回路を設
けることにより、磁気ヘッドＨＤに流れる書き込み電流
の向きが切り換わる時のみ、磁気ヘッドＨＤの両端に生
じる電圧差を大きくすることで、高速に書き込み電流の
向きの切り換えが可能となり、書き込み電流の向きの切
り換えが終了した場合には、スイッチ手段ＳＷ３，ＳＷ
４，ＳＷ７，ＳＷ８は完全にオフし、電流を流さないた
め、第１の実施の形態よりも消費電流を抑えることがで
きる。

【００８２】なお、上記の実施の形態では、スイッチ手
段ＳＷ３，ＳＷ４，ＳＷ７，ＳＷ８の全てに微分回路を
設けていたが、スイッチ手段ＳＷ３，ＳＷ４とスイッチ
手段ＳＷ７，ＳＷ８のうち、何れか一方のみ微分回路を
設けるだけでも、程度の差はあるが、消費電流を抑える
ことができる。（第３の実施の形態）この発明の第３の実施の形態を図
７に基づいて説明する。第３の実施の形態は、第１の実
施の形態の図２のライトドライバ回路に保護抵抗および
クランプ回路を付加したものである。

【００８３】図７において、Ｒ２３，Ｒ２４は保護抵
抗、Ｑ１９，Ｑ２０はクランプ回路を構成するＮＰＮト
ランジスタ、Ｖｒｅf は電圧源である。保護抵抗Ｒ２３
はＮＰＮトランジスタＱ１のコレクタと電源入力端子と
の間に設け、保護抵抗Ｒ２４はＮＰＮトランジスタＱ２
のコレクタと電源入力端子との間に設けている。また、
ＮＰＮトランジスタＱ１９，Ｑ２０のコレクタを電源入
力端子に接続し、ベースを電圧源Ｖｒｅｆに接続し、Ｎ
ＰＮトランジスタＱ１９のエミッタとＮＰＮトランジス
タＱ３のコレクタ（端子Ｘ）を接続し、ＮＰＮトランジ
スタＱ２０のエミッタとＮＰＮトランジスタＱ４のコレ
クタ（端子Ｙ）を接続している。それ以外は、第１の実
施の形態の図２と同様である。

【００８４】以上のように構成されたライトドライバ回
路において、ＮＰＮトランジスタＱ１９，Ｑ２０はクラ
ンプ回路であり、入力端子ＷＤにハイレベルの書き込み
信号が、入力端子ＷＤＢにロウレベルの書き込み信号が
入力された場合、すなわちＮＰＮトランジスタＱ１，Ｑ
４がオン、ＮＰＮトランジスタＱ２，Ｑ３がオフの場
合、端子Ｘの電圧ＶｘはＮＰＮトランジスタＱ１９によ
って、電圧源Ｖｒｅｆの電圧よりＮＰＮトランジスタＱ
１９のベース・エミッタ間電圧Ｖｂｅだけ低下した電圧
にクランプされる。また逆に、入力端子ＷＤにロウレベ
ルの書き込み信号が、入力端子ＷＤＢにハイレベルの書
き込み信号が入力された場合も上記と同様であり、端子
Ｙの電圧ＶｙはＮＰＮトランジスタＱ２０によって、電
圧源Ｖｒｅｆの電圧よりＮＰＮトランジスタＱ２０のベ
ース・エミッタ間電圧Ｖｂｅだけ低下した電圧にクラン
プされる。

【００８５】上記の電圧源Ｖｒｅｆの電圧レベルをスイ
ッチ手段ＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８によって制御
されるＮＰＮトランジスタＱ３，Ｑ４のベース電位のハ
イレベルの電圧Ｖｂｈ、ＮＰＮトランジスタＱ１９，Ｑ
２０のベース・エミッタ間電圧をＶｂｅとすると、電圧
源Ｖｒｅｆの電圧を次式（９）のように設定することに
より、ＮＰＮトランジスタＱ３およびＱ４が飽和するこ
とを防止できる。

【００８６】Ｖｒｅｆ＞Ｖｂｈ＋Ｖｂｅ・・・・（９）上記第３の実施の形態では、図７のＮＰＮトランジスタ
Ｑ３，Ｑ４が磁気ヘッドＨＤのインダクタンスによる逆
起電力によって、コレクタ電圧がベース電圧より低くな
って飽和することを防止するために、トランジスタＱ１
９，Ｑ２０で構成するクランプ回路を設けているが、こ
のクランプ回路による効果を説明するために、トランジ
スタＱ３，Ｑ４が飽和した場合のデメリットを以下に説
明する。ＮＰＮトランジスタＱ３，Ｑ４が飽和した場
合、カレントミラーによる制御動作がきかなくなり、予
め設定された書き込み電流がＮＰＮトランジスタＱ３あ
るいはＱ４のコレクタに流れ込まなくなるという問題が
生じる。ＮＰＮトランジスタＱ３あるいはＱ４が飽和す
る条件は、コレクタ電位＜ベース電位となった場合であ
るので、磁気ヘッドＨＤのインダクタンスＬの逆起電力
により、コレクタ電位＜ベース電位となる場合が発生す
るので、これを防止するためにクランプ回路を設けてい
るのである。

【００８７】また、保護抵抗Ｒ２３あるいはＲ２４を設
けたことにより、磁気ヘッドＨＤに磁気記録媒体が接触
した場合にＮＰＮトランジスタＱ１あるいはＱ２のコレ
クタに流れる電流を制限できる。それ以外は、第１の実
施の形態と同様である。第３の実施の形態によれば、Ｎ
ＰＮトランジスタＱ１９，Ｑ２０により、磁気ヘッドＨ
Ｄの両端の端子Ｘ，Ｙの電圧Ｖｘ，Ｖｙをクランプし、
ＮＰＮトランジスタＱ３，Ｑ４が飽和するのを防止する
ことができる。また、保護抵抗Ｒ２３，Ｒ２４により、
磁気ヘッドＨＤに流れる電流の上限を設けることによ
り、ＮＰＮトランジスタＱ１，Ｑ２の破壊や劣化を防止
することができる。

【００８８】（第４の実施の形態）この発明の第４の実
施の形態を図８に基づいて説明する。第４の実施の形態
は、第１の実施の形態の図２のライトドライバ回路に昇
圧回路を付加したものである。図８において、２は昇圧
回路であり、この昇圧回路２の出力端子が、電源入力端
子の代わりに、抵抗Ｒ１，Ｒ４，Ｒ１３，Ｒ１４と、Ｐ
ＮＰトランジスタＱ５，Ｑ９のエミッタと、ＮＰＮトラ
ンジスタＱ１，Ｑ２のコレクタに接続されており、それ
以外は第１の実施の形態と同様である。

【００８９】以上のように構成されたライトドライバ回
路においては、昇圧回路２により、抵抗Ｒ１，Ｒ４，Ｒ
１３，Ｒ１４と、ＰＮＰトランジスタＱ５，Ｑ９のエミ
ッタと、ＮＰＮトランジスタＱ１，Ｑ２のコレクタを、
電源電圧Ｖｃｃよりも高い電位にすることにより、例え
ば磁気ヘッドＨＤに流れる書き込み電流が端子Ｘから端
子Ｙへの向きから端子Ｙから端子Ｘへの向きに反転する
までの期間、ＮＰＮトランジスタＱ２のベース電位Ｖｂ
２が第１の実施の形態と比較して高くなり、磁気ヘッド
ＨＤの端子Ｙの電圧を高くすることができ、またＮＰＮ
トランジスタＱ１のベース電位Ｖｂ１は第１の実施の形
態と同じ電圧レベルまで低くなり、磁気ヘッドＨＤの端
子Ｘの電位も第１の実施の形態と同じ電圧レベルまで低
くすることができる。したがって、磁気ヘッドＨＤの両
端に発生する電圧差を第１の実施の形態より大きくする
ことができる。また、磁気ヘッドＨＤに流れる書き込み
電流が端子Ｙから端子Ｘへの向きから端子Ｘから端子Ｙ
への向きに反転するまでの期間についても、ＮＰＮトラ
ンジスタＱ１のベース電位ＶＢ１が第１の実施の形態と
比較して高くなることから、上記同様にして、磁気ヘッ
ドＨＤの両端に発生する電圧差を第１の実施の形態より
大きくすることができる。それ以外は第１の実施の形態
と同様である。

【００９０】第４の実施の形態によれば、昇圧回路２に
より、抵抗Ｒ１，Ｒ４，Ｒ１３，Ｒ１４と、ＰＮＰトラ
ンジスタＱ５，Ｑ９のエミッタと、ＮＰＮトランジスタ
Ｑ１，Ｑ２のコレクタに加える電圧を、電源電圧より高
くすることで、第１の実施の形態と比較して、高速に磁
気ヘッドＨＤに流れる書き込み電流を反転させることが
できる。

【００９１】なお、昇圧回路２にはスイッチ手段ＳＷ
３，ＳＷ４のみを接続し、ＮＰＮトランジスタＱ１，Ｑ
２のコレクタの方は電源入力端子に接続する構成でも昇
圧機能は得られ、昇圧回路２がない場合に比べて磁気ヘ
ッドＨＤの両端子Ｘ，Ｙの電圧差を大きくすることがで
き、磁気ヘッドＨＤに流れる書き込み電流の向きをより
高速に切り換えることができる。この場合、スイッチ手
段ＳＷ３，ＳＷ４により決定されるＮＰＮトランジスタ
Ｑ１，Ｑ２のベース電位が電源電圧より大きくならない
程度（ＮＰＮトランジスタＱ１，Ｑ２を飽和させないた
め）に電源電圧を昇圧するという条件の下で、昇圧の効
果を得ることができる。上記のように、ＮＰＮトランジ
スタＱ１，Ｑ２も昇圧回路２に接続している場合には、
このような制限はない。

【００９２】

【発明の効果】請求項１記載のライトドライバ回路によ
れば、書き込み信号の反転に従って磁気ヘッドの書き込
み電流が反転する期間中の磁気ヘッドの両端の電圧差が
大きくなるため、書き込み電流の反転の際の磁気ヘッド
の逆起電力を大きくすることができ、したがって磁気ヘ
ッドに蓄積されたエネルギーを高速に放出させることが
可能となり、磁気ヘッドに流す書き込み電流を高速に反
転させることができるとともに、書き込み電流の反転が
終了した後は、高速反転手段の動作が終了して定常状態
になるので、消費電流を抑えることができる。

【００９３】請求項２記載のライトドライバ回路によれ
ば、請求項１のライトドライバ回路と同様に、磁気ヘッ
ドに流す書き込み電流を高速に反転させることができる
とともに、消費電流を抑えることができる。請求項３記
載のライトドライバ回路によれば、請求項２のライトド
ライバ回路と同様の効果を奏する。

【００９４】請求項４記載のライトドライバ回路によれ
ば、請求項３のライトドライバ回路と同様の効果を奏す
る他、第３および第４のスイッチ手段を構成する第１お
よび第２のＮＰＮスイッチトランジスタのベース電位を
第７および第８のスイッチ手段で急速に低下させるよう
にしているので、第１および第２のグラウンド側トラン
ジスタに急速に電流を流し始めることができ、したがっ
て磁気ヘッドの書き込み電流の反転をいっそう速く行う
ことができる。

【００９５】請求項５記載のライトドライバ回路によれ
ば、第１および第２の電源側トランジスタのうちの、書
き込み信号の反転によってオフとなる方の電源側トラン
ジスタのベース電位を選択的にグラウンド電位付近まで
急速に低下させて、書き込み信号の反転によってオフと
なる方の電源側トランジスタとこの電源側トランジスタ
と直列接続されたグラウンド側トランジスタとの接続点
の電位を低下させることにより、磁気ヘッドの両端の電
圧差を大きくするようにしているので、請求項２のライ
トドライバ回路と同様に、磁気ヘッドに流す書き込み電
流を高速に反転させることができるとともに、消費電流
を抑えることができる。

【００９６】請求項６記載のライトドライバ回路によれ
ば、請求項５のライトドライバ回路と同様の効果を奏す
る。請求項７記載のライトドライバ回路によれば、請求
項６のライトドライバ回路と同様の効果を奏する他、第
３および第４のスイッチ手段を構成する第１および第２
のＮＰＮスイッチトランジスタのベース電位を第７およ
び第８のスイッチ手段で急速に低下させるようにしてい
るので、第１および第２のグラウンド側トランジスタに
急速に電流を流し始めることができ、したがって磁気ヘ
ッドの書き込み電流の反転をいっそう速く行うことがで
きる。

【００９７】請求項８記載のライトドライバ回路によれ
ば、請求項２，請求項３，請求項４，請求項５，請求項
６または請求項７記載のライトドライバ回路と同様の効
果を奏する他、第１および第２のグラウンド側トランジ
スタをそれぞれ活性領域内で制御するようにしているの
で、第１および第２のグラウンド側トランジスタに流す
電流の変化を高速に行うことができ、その結果、磁気ヘ
ッドの電流の向きの切り替えをいっそう速く行うことが
できる。

【００９８】請求項９記載のライトドライバ回路によれ
ば、請求項２，請求項３，請求項４，請求項５，請求項
６または請求項７記載のライトドライバ回路と同様の効
果を奏する他、第１および第２のグラウンド側トランジ
スタが定電流回路を兼ねているため、第１および第２の
グラウンド側トランジスタと直列に定電流トランジスタ
を設けることが不要となり、回路構成を簡略化できる。

【００９９】請求項１０記載のライトドライバ回路によ
れば、請求項５または請求項６記載のライトドライバ回
路と同様の効果を奏する他、第５および第６のスイッチ
手段の入力端に第１および第２の微分回路を設けたこと
により、書き込み電流の向きの切り替えが終了したとき
第５および第６のスイッチ手段を完全にオフにすること
ができるので、第５および第６のスイッチ手段に流れる
電流すなわちトランジスタのベース電位を降下させるた
めの電流は流れず、より一層消費電流を抑えることがで
きる。

【０１００】請求項１１記載のライトドライバ回路によ
れば、請求項４または請求項７記載のライトドライバ回
路と同様の効果を奏する他、第７および第８のスイッチ
手段の入力端に第３および第４の微分回路を設けたこと
により、書き込み電流の向きの切り替えが終了したとき
に第７および第８のスイッチ手段を完全にオフにするこ
とができるので、第７および第８のスイッチ手段に流れ
る電流すなわちトランジスタのベース電位を降下させる
ための電流は流れず、より一層消費電流を抑えることが
できる。

【０１０１】請求項１２記載のライトドライバ回路によ
れば、請求項２または請求項５記載のライトドライバ回
路と同様の効果を奏する他、第１および第２のクランプ
回路を用いて磁気ヘッドの両端の電圧をクランプしたの
で、第１および第２のグラウンド側トランジスタが飽和
するのを防止することができる。請求項１３記載のライ
トドライバ回路によれば、請求項２または請求項５記載
のライトドライバ回路と同様の効果を奏する他、第１お
よび第２の保護抵抗を用いて第１の電源側トランジスタ
および第２の電源側トランジスタに流れる電流を制限し
たので、磁気ヘッドが磁気記録媒体と接触した際の第１
の電源側トランジスタおよび第２の電源側トランジスタ
の電流の増加による破壊または劣化を防止することがで
きる。

【０１０２】請求項１４記載のライトドライバ回路によ
れば、請求項２または請求項５記載のライトドライバ回
路と同様の効果を奏する他、昇圧回路により磁気ヘッド
の両端の電圧差を大きくすることができ、磁気ヘッドに
流れる書き込み電流の向きをより高速に切り換えること
ができる。請求項１５記載のライトドライバ回路によれ
ば、請求項２または請求項５記載のライトドライバ回路
と同様の効果を奏する他、昇圧回路により磁気ヘッドの
両端の電圧差を請求項１４の場合よりさらに大きくする
ことができ、磁気ヘッドに流れる書き込み電流の向きを
より高速に切り換えることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態のライトドライバ
回路の基本構成を示す回路図である。

【図２】この発明の第１の実施の形態のライトドライバ
回路の具体的な構成を示す回路図である。

【図３】第１の実施の形態のセレクタ回路を示すブロッ
ク図である。

【図４】書き込み信号波形（ａ）、第１の実施の形態の
ヘッド端電位波形（ｂ）、および従来例のヘッド端電位
波形（ｃ）を示すタイムチャートである。

【図５】第２の実施の形態のライトドライバ回路を示す
回路図である。

【図６】第２の実施の形態の書き込み信号およびスイッ
チ手段の制御信号を示す波形図である。

【図７】第３の実施の形態のライトドライバ回路を示す
回路図である。

【図８】第４の実施の形態のライトドライバ回路を示す
回路図である。

【図９】従来のライトドライバ回路を示す回路図であ
る。

【符号の説明】

ＳＷ１〜ＳＷ８スイッチ手段１セレクタ回路２昇圧回路Ｑ１〜Ｑ４ＮＰＮトランジスタＱ６ＮＰＮトランジスタＱ８ＮＰＮトランジスタＱ１０ＮＰＮトランジスタＱ１２〜Ｑ２６ＮＰＮトランジスタＱ５，Ｑ７ＰＮＰトランジスタＱ９，Ｑ１１ＰＮＰトランジスタＨＤ磁気ヘッドＸ，Ｙ磁気ヘッドＨＤの両端の端子Ｒ１〜Ｒ２４抵抗ＴＧ１〜ＴＧ８スイッチ手段の入力端子ＴＧ３′，ＴＧ４′ 微分回路の入力端子ＴＧ７′，ＴＧ８′ 微分回路の入力端子ＷＤ，ＷＤＢ入力端子Ｄ１〜Ｄ６ダイオードＣ１〜Ｃ４容量Ｖｒｅｆ電圧源Ｉ１，Ｉ２電流源

Claims

(57)【特許請求の範囲】

【請求項１】磁気ヘッドの両端に一対の出力端子が接
続されて書き込み信号の反転に応答して前記磁気ヘッド
に流れる書き込み電流の方向を反転させる反転切替回路
と、前記書き込み信号が反転してから前記磁気ヘッドの
書き込み電流が反転するまでの期間中の前記磁気ヘッド
の両端の電圧差を、前記反転切替回路のみで生じる前記
磁気ヘッドの両端の電圧差よりさらに大きくすることに
より、前記書き込み電流を高速に反転させる高速反転手
段とを備えたライトドライバ回路。
【請求項２】反転切替回路は、電源入力端子とグラウ
ンド端子の間に順方向に直列に接続された第１の電源側
トランジスタおよび第１のグラウンド側トランジスタ
と、前記電源入力端子と前記グラウンド端子の間に順方
向に直列に接続された第２の電源側トランジスタおよび
第２のグラウンド側トランジスタと、前記第１の電源側
トランジスタのベースに接続されて書き込み信号に応答
して前記第１の電源側トランジスタを制御する第１のス
イッチ手段と、前記第２の電源側トランジスタのベース
に接続されて前記書き込み信号に応答して前記第２の電
源側トランジスタを制御する第２のスイッチ手段と、前
記第１のグラウンド側トランジスタのベースに接続され
て前記書き込み信号に応答して前記第１のグラウンド側
トランジスタを制御する第３のスイッチ手段と、前記第
２のグラウンド側トランジスタのベースに接続されて前
記書き込み信号に応答して前記第２のグラウンド側トラ
ンジスタを制御する第４のスイッチ手段とを有し、前記
第１の電源側トランジスタおよび前記第１のグラウンド
側トランジスタの接続点と前記第２の電源側トランジス
タおよび前記第２のグラウンド側トランジスタの接続点
との間に磁気ヘッドが接続され、前記書き込み信号の反
転に応答して前記第１および第４のスイッチ手段の組と
前記第２および第３のスイッチ手段の組の動作が反転す
ることにより、前記第１の電源側トランジスタおよび前
記第２のグラウンド側トランジスタの組と前記第２の電
源側トランジスタおよび前記第１のグラウンド側トラン
ジスタの組の動作を反転させて前記磁気ヘッドに流れる
書き込み電流を反転させるようにしたことを特徴とする
請求項１記載のライトドライバ回路。
【請求項３】第１および第２の電源側トランジスタと
第１および第２のグラウンド側トランジスタとがそれぞ
れＮＰＮトランジスタからなり、前記第１のスイッチ手
段は電源入力端子と前記第１の電源側トランジスタのベ
ースとの間に接続され、前記第２のスイッチ手段は前記
電源入力端子と前記第２の電源側トランジスタとの間に
接続され、前記第３のスイッチ手段は前記第１のグラウ
ンド側トランジスタのベースとグラウンド端子との間に
接続され、前記第４のスイッチは前記第２のグラウンド
側トランジスタのベースと前記グラウンド端子との間に
接続されていることを特徴とする請求項２記載のライト
ドライバ回路。
【請求項４】第３のスイッチ手段は、第１のグラウン
ド側トランジスタのベースにコレクタが接続されるとと
もにグラウンド端子にエミッタが接続された第１のＮＰ
Ｎスイッチトランジスタを有し、第４のスイッチ手段
は、第２のグラウンド側トランジスタのベースにコレク
タが接続されるとともに前記グラウンド端子にエミッタ
が接続された第２のＮＰＮスイッチトランジスタを有
し、前記第１のＮＰＮスイッチトランジスタのベースと
前記グラウンド端子との間に前記第１のＮＰＮスイッチ
トランジスタのベース電位を急速に低下させる第７のス
イッチ手段を設け、前記第２のＮＰＮスイッチトランジ
スタのベースと前記グラウンド端子との間に前記第２の
ＮＰＮスイッチトランジスタのベース電位を急速に低下
させる第８のスイッチ手段を設けたことを特徴とする請
求項３記載のライトドライバ回路。
【請求項５】反転切替回路は、電源入力端子とグラウ
ンド端子の間に順方向に直列に接続された第１の電源側
トランジスタおよび第１のグラウンド側トランジスタ
と、前記電源入力端子と前記グラウンド端子の間に順方
向に直列に接続された第２の電源側トランジスタおよび
第２のグラウンド側トランジスタと、前記第１の電源側
トランジスタのベースに接続されて書き込み信号に応答
して前記第１の電源側トランジスタを制御する第１のス
イッチ手段と、前記第２の電源側トランジスタのベース
に接続されて前記書き込み信号に応答して前記第２の電
源側トランジスタを制御する第２のスイッチ手段と、前
記第１のグラウンド側トランジスタのベースに接続され
て前記書き込み信号に応答して前記第１のグラウンド側
トランジスタを制御する第３のスイッチ手段と、前記第
２のグラウンド側トランジスタのベースに接続されて前
記書き込み信号に応答して前記第２のグラウンド側トラ
ンジスタを制御する第４のスイッチ手段とを有し、前記
第１の電源側トランジスタおよび前記第１のグラウンド
側トランジスタの接続点と前記第２の電源側トランジス
タおよび前記第２のグラウンド側トランジスタの接続点
との間に磁気ヘッドが接続され、前記書き込み信号の反
転に応答して前記第１および第４のスイッチ手段の組と
前記第２および第３のスイッチ手段の組の動作が反転す
ることにより、前記第１の電源側トランジスタおよび前
記第２のグラウンド側トランジスタの組と前記第２の電
源側トランジスタおよび前記第１のグラウンド側トラン
ジスタの組の動作を反転させて前記磁気ヘッドに流れる
書き込み電流を反転させるようにし、高速反転手段は、前記第１および第２の電源側トランジ
スタのベースに接続された第５および第６のスイッチ手
段からなり、前記第１および第２の電源側トランジスタ
のうちの、書き込み信号の反転によってオフとなる方の
電源側トランジスタのベース電位を選択的にグラウンド
電位付近まで急速に低下させて、前記書き込み信号の反
転によってオフとなる方の電源側トランジスタとこの電
源側トランジスタと直列接続されたグラウンド側トラン
ジスタとの接続点の電位を低下させることにより、前記
磁気ヘッドの両端の電圧差を大きくするようにしたこと
を特徴とする請求項１記載のライトドライバ回路。
【請求項６】第１および第２の電源側トランジスタと
第１および第２のグラウンド側トランジスタとがそれぞ
れＮＰＮトランジスタからなり、前記第１のスイッチ手
段は電源入力端子と前記第１の電源側トランジスタのベ
ースとの間に接続され、前記第２のスイッチ手段は前記
電源入力端子と前記第２の電源側トランジスタとの間に
接続され、前記第３のスイッチ手段は前記第１のグラウ
ンド側トランジスタのベースとグラウンド端子との間に
接続され、前記第４のスイッチは前記第２のグラウンド
側トランジスタのベースと前記グラウンド端子との間に
接続され、第５のスイッチ手段は前記第１の電源側トラ
ンジスタのベースと前記グラウンド端子との間に接続さ
れ、前記第６のスイッチ手段は前記第２の電源側トラン
ジスタのベースと前記グラウンド端子との間に接続され
ていることを特徴とする請求項５記載のライトドライバ
回路。
【請求項７】第３のスイッチ手段は、第１のグラウン
ド側トランジスタのベースにコレクタが接続されるとと
もにグラウンド端子にエミッタが接続された第１のＮＰ
Ｎスイッチトランジスタを有し、第４のスイッチ手段
は、第２のグラウンド側トランジスタのベースにコレク
タが接続されるとともに前記グラウンド端子にエミッタ
が接続された第２のＮＰＮスイッチトランジスタを有
し、前記第１のＮＰＮスイッチトランジスタのベースと
前記グラウンド端子との間に前記第１のＮＰＮスイッチ
トランジスタのベース電位を急速に低下させる第７のス
イッチ手段を設け、前記第２のＮＰＮスイッチトランジ
スタのベースと前記グラウンド端子との間に前記第２の
ＮＰＮスイッチトランジスタのベース電位を急速に低下
させる第８のスイッチ手段を設けたことを特徴とする請
求項６記載のライトドライバ回路。
【請求項８】第３および第４のスイッチ手段は、第１
および第２のグラウンド側トランジスタをそれぞれ活性
領域内で制御するようにしたことを特徴とする請求項
２，請求項３，請求項４，請求項５，請求項６または請
求項７記載のライトドライバ回路。
【請求項９】第１および第２のグラウンド側トランジ
スタは、それぞれカレントミラー回路の出力側トランジ
スタであることを特徴とする請求項２，請求項３，請求
項４，請求項５，請求項６または請求項７記載のライト
ドライバ回路。
【請求項１０】第５および第６のスイッチ手段の入力
端に書き込み信号を微分する第１および第２の微分回路
を設けたことを特徴とする請求項５または請求項６記載
のライトドライバ回路。
【請求項１１】第７および第８のスイッチ手段の入力
端に書き込み信号を微分する第３および第４の微分回路
を設けたことを特徴とする請求項４または請求項７記載
のライトドライバ回路。
【請求項１２】第１の電源側トランジスタおよび第１
のグラウンド側トランジスタの接続点と第２の電源側ト
ランジスタおよび第２のグラウンド側トランジスタの接
続点に、前記第１および第２のグラウンド側トランジス
タが飽和するのを防止するための第１および第２のクラ
ンプ回路をそれぞれ設けたことを特徴とする請求項２ま
たは請求項５記載のライトドライバ回路。
【請求項１３】第１および第２の電源側トランジスタ
と電源入力端子との間に前記第１および第２の電源側ト
ランジスタに流れる電流を制限する第１および第２の保
護抵抗をそれぞれ設けたことを特徴とする請求項２また
は請求項５記載のライトドライバ回路。
【請求項１４】第１および第２のスイッチ手段と電源
入力端子との間に磁気ヘッドの両端の電圧差を大きくす
る昇圧回路を設けたことを特徴とする請求項３または請
求項６記載のライトドライバ回路。
【請求項１５】第１および第２のスイッチ手段ならび
に第１および第２の電源側トランジスタと電源入力端子
との間に磁気ヘッドの両端の電圧差を大きくする昇圧回
路を設けたことを特徴とする請求項３または請求項６記
載のライトドライバ回路。