JP2527226B2 - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JP2527226B2 JP2527226B2 JP1008405A JP840589A JP2527226B2 JP 2527226 B2 JP2527226 B2 JP 2527226B2 JP 1008405 A JP1008405 A JP 1008405A JP 840589 A JP840589 A JP 840589A JP 2527226 B2 JP2527226 B2 JP 2527226B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば磁気ディスク装置の書込みあるい
は読出し増幅器等に用いられるバイアス回路に関するも
のである。
は読出し増幅器等に用いられるバイアス回路に関するも
のである。
第２図は磁気ディスク装置の一種であるハードディス
クドライブ装置の信号系を示すブロック図である。図に
おいて、１は円板状のハードディスク、２はハードディ
スク１に書込みを行い、あるいはハードディスク１から
読出しを行うヘッドである。３はヘッド２により書込み
あるいは読出しを行う書込み・読出し増幅器（以下R/W
アンプという）である。R/Wアンプ３は、書込みアンプ
4,読出しアンプ5,ならびに書込みアンプ４及び読出しア
ンプ５にバイアス電流を供給するためのバイアス回路６
より成る。７は与えられた信号のピーク点をパルス化し
て出力するパルスピークディテクタである。８はハード
ディスク１の情報読出し時に、パルスピークディテクタ
７からのリード信号を出力する端子である。T1〜T3は各
集積回路の省電スイッチ端子である。
クドライブ装置の信号系を示すブロック図である。図に
おいて、１は円板状のハードディスク、２はハードディ
スク１に書込みを行い、あるいはハードディスク１から
読出しを行うヘッドである。３はヘッド２により書込み
あるいは読出しを行う書込み・読出し増幅器（以下R/W
アンプという）である。R/Wアンプ３は、書込みアンプ
4,読出しアンプ5,ならびに書込みアンプ４及び読出しア
ンプ５にバイアス電流を供給するためのバイアス回路６
より成る。７は与えられた信号のピーク点をパルス化し
て出力するパルスピークディテクタである。８はハード
ディスク１の情報読出し時に、パルスピークディテクタ
７からのリード信号を出力する端子である。T1〜T3は各
集積回路の省電スイッチ端子である。
第３図は、上述したR/Wアンプ３内のバイアス回路６
とその周辺回路を示す回路図である。バイアス回路６
は、定電流源９および、カレントミラー電流源10を構成
する基準NPNトランジスタQ10より成る。定電流源９は抵
抗R1及びツェナーダイオードＺからなる。ツェナーダイ
オードＺのアノードは接地され、カソードは抵抗R1を介
し電源Ｂに接続されている。トランジスタQ10はエミッ
タが接地され、コレクタとベースが共通接続され、この
共通接続点が抵抗R2を介しツェナーダイオードＺのカソ
ードに接続されている。
とその周辺回路を示す回路図である。バイアス回路６
は、定電流源９および、カレントミラー電流源10を構成
する基準NPNトランジスタQ10より成る。定電流源９は抵
抗R1及びツェナーダイオードＺからなる。ツェナーダイ
オードＺのアノードは接地され、カソードは抵抗R1を介
し電源Ｂに接続されている。トランジスタQ10はエミッ
タが接地され、コレクタとベースが共通接続され、この
共通接続点が抵抗R2を介しツェナーダイオードＺのカソ
ードに接続されている。
カレントミラー電流源10はNPNトランジスタQ10〜QN0
より成る。トランジスタQ10〜QN0のベースは共通接続さ
れ、エミッタは接地されている。また、トランジスタQ2
0〜QN0のコレクタは読出しアンプ５に接続されている。
そして、トランジスタQ10〜QN0のエミッタ形状比を適当
に定め任意のバイアス電流I20,I30,…,IN0を読出しアン
プ５に供給する。
より成る。トランジスタQ10〜QN0のベースは共通接続さ
れ、エミッタは接地されている。また、トランジスタQ2
0〜QN0のコレクタは読出しアンプ５に接続されている。
そして、トランジスタQ10〜QN0のエミッタ形状比を適当
に定め任意のバイアス電流I20,I30,…,IN0を読出しアン
プ５に供給する。
次に第３図に示した回路の動作について説明する。電
源Ｂの電圧をＢ、ツェナー電圧をVZ、抵抗R1の抵抗値を
R1とすると抵抗R1に流れる電流I1は、 となる。なお、ここではB1＞VZとする。
源Ｂの電圧をＢ、ツェナー電圧をVZ、抵抗R1の抵抗値を
R1とすると抵抗R1に流れる電流I1は、 となる。なお、ここではB1＞VZとする。
次に、トランジスタQ10のベース・エミッタ間順方向
電圧をVBE1、抵抗R2の抵抗値をR2とすると、抵抗R2に流
れる電流I2は、 となる。なお、ここではVZ＞VBE1とする。この時、トラ
ンジスタQ10〜QN0のエミッタ形状比が同じであれば、 I2＝I20＝I30＝…＝IN0 ……（３） I20〜IN0:トランジスタQ20〜QN0のコレクタ電流 となり、電流I2と等しいバイアス電流I20〜IN0が読出し
アンプ５に供給される。そして、エミッタ形状比を適当
に変化させることにより、任意のバイアス電流I20〜IN0
を読出しアンプ５に供給する。
電圧をVBE1、抵抗R2の抵抗値をR2とすると、抵抗R2に流
れる電流I2は、 となる。なお、ここではVZ＞VBE1とする。この時、トラ
ンジスタQ10〜QN0のエミッタ形状比が同じであれば、 I2＝I20＝I30＝…＝IN0 ……（３） I20〜IN0:トランジスタQ20〜QN0のコレクタ電流 となり、電流I2と等しいバイアス電流I20〜IN0が読出し
アンプ５に供給される。そして、エミッタ形状比を適当
に変化させることにより、任意のバイアス電流I20〜IN0
を読出しアンプ５に供給する。
ハードディスクドライブ装置に用いられる従来のバイ
アス回路は以上のように構成されており、定電流源９を
構成するツェナーダイオードＺを介しカレントミラー電
流源10に電流を供給するため、ツェナーダイオードＺの
ノイズ及び温度特性によりバイアス電流I20〜IN0が変動
するという問題点があった。また、電源Ｂの電圧の変動
によってもバイアス電流I20〜IN0が変動するという問題
点があった。さらに、読出しアンプ５には常にバイアス
電流I20〜IN0が供給されており、消費電力が大きいとい
う問題点があった。
アス回路は以上のように構成されており、定電流源９を
構成するツェナーダイオードＺを介しカレントミラー電
流源10に電流を供給するため、ツェナーダイオードＺの
ノイズ及び温度特性によりバイアス電流I20〜IN0が変動
するという問題点があった。また、電源Ｂの電圧の変動
によってもバイアス電流I20〜IN0が変動するという問題
点があった。さらに、読出しアンプ５には常にバイアス
電流I20〜IN0が供給されており、消費電力が大きいとい
う問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、温度依存性がなく、ノイズがなく、かつ電
源電圧の変動をうけないバイアス電流を生成することが
できとともに、消費電力が小さいバイアス回路を得るこ
とを目的する。
れたもので、温度依存性がなく、ノイズがなく、かつ電
源電圧の変動をうけないバイアス電流を生成することが
できとともに、消費電力が小さいバイアス回路を得るこ
とを目的する。
この発明に係るバイアス回路は、正の温度係数を有し
続ける第１の電流生成回路と、前記第１の電流生成回路
が生成し続ける前記第１の電流をバッファリング手段を
介して受取り、その受取った後の前記第１の電流に対し
て非飽和の状態でスイッチング動作を行うスイッチ回路
と、前記スイッチ回路から前記スイッチング動作を介し
て与えられる前記第１の電流を別のバッファリング手段
を介して受取り、その受取った後の前記第１の電流のみ
に基づき、カレントミラー形式による電圧・電流変換回
路を介して、トランジスタのベース・エミッタ間電圧に
比例し、且つその絶対値が前記第１の電流の前記温度係
数の絶対値に等しい負の温度係数を有する第２の電流を
生成し、前記第２の電流を前記別のバッファリング手段
を介して受取った前記第１の電流と加算して第３の電流
を生成する第２の電流生成回路とを備えている。
続ける第１の電流生成回路と、前記第１の電流生成回路
が生成し続ける前記第１の電流をバッファリング手段を
介して受取り、その受取った後の前記第１の電流に対し
て非飽和の状態でスイッチング動作を行うスイッチ回路
と、前記スイッチ回路から前記スイッチング動作を介し
て与えられる前記第１の電流を別のバッファリング手段
を介して受取り、その受取った後の前記第１の電流のみ
に基づき、カレントミラー形式による電圧・電流変換回
路を介して、トランジスタのベース・エミッタ間電圧に
比例し、且つその絶対値が前記第１の電流の前記温度係
数の絶対値に等しい負の温度係数を有する第２の電流を
生成し、前記第２の電流を前記別のバッファリング手段
を介して受取った前記第１の電流と加算して第３の電流
を生成する第２の電流生成回路とを備えている。
この発明における第１の電流生成回路は、正の温度係
数を有する第１の電流を生成し、スイッチ回路は、動作
中常に第１の電流をバッファリングした上で受取り、受
取った後の第１の電流に対して非飽和の状態でスイッチ
ング動作を行い、スイッチングされた第１の電流を第２
の電流生成回路に与える。第２の電流生成回路は、与え
られた第１の電流を別のバッファリング手段を介して受
取り、その受け取った後の第１の電流のみに基づき、カ
レントミラー形式による電圧・電流変換回路を介して、
トランジスタのベース・エミッタ間電圧に比例し、且つ
その絶対値が前記第１の電流の前記温度係数の絶対値に
等しい負の温度係数を有する第２の電流を生成し、この
第２の電流を別のバッファリング手段を介して受取った
後の第１の電流と加算し、温度依存性のない第３の電流
を生成する。
数を有する第１の電流を生成し、スイッチ回路は、動作
中常に第１の電流をバッファリングした上で受取り、受
取った後の第１の電流に対して非飽和の状態でスイッチ
ング動作を行い、スイッチングされた第１の電流を第２
の電流生成回路に与える。第２の電流生成回路は、与え
られた第１の電流を別のバッファリング手段を介して受
取り、その受け取った後の第１の電流のみに基づき、カ
レントミラー形式による電圧・電流変換回路を介して、
トランジスタのベース・エミッタ間電圧に比例し、且つ
その絶対値が前記第１の電流の前記温度係数の絶対値に
等しい負の温度係数を有する第２の電流を生成し、この
第２の電流を別のバッファリング手段を介して受取った
後の第１の電流と加算し、温度依存性のない第３の電流
を生成する。
第１図はこの発明に係るバイアス回路の一実施例を示
す回路図である。図において、Ｄは正の温度係数を有
し、絶対温度に比例した電流を生成する絶対温度比例回
路（以下「Ｔ比例回路」と略す。）である。ＥはＴ比例
回路Ｄからの電流を用い、トランジスタのベース・エミ
ッタ間電圧に比例し、負の温度係数を有し、かつ絶対値
がＴ比例回路Ｄの生成する電流と等しい電流を生成し、
その電流をＴ比例回路Ｄの電流と加算することにより温
度依存性のないバンドギャップ電流を生成する電流バン
ドギャップ生成回路（以下「電流BG生成回路」と略
す。）、ＦはＴ比例回路Ｄからの電流を電流BG生成回路
Ｅに供給するか否かを決定する省電スイッチ回路、11は
電流BG生成回路Ｅにより生成されたバンドキャップ電流
からノイズを除去するローパスフィルター（以下「LP
F」と略す。）、ＧはLPF11を介して与えられた電流に基
づきバイアス電流を書込みアンプ4,読出しアンプ５に供
給するバイアス供給回路である。
す回路図である。図において、Ｄは正の温度係数を有
し、絶対温度に比例した電流を生成する絶対温度比例回
路（以下「Ｔ比例回路」と略す。）である。ＥはＴ比例
回路Ｄからの電流を用い、トランジスタのベース・エミ
ッタ間電圧に比例し、負の温度係数を有し、かつ絶対値
がＴ比例回路Ｄの生成する電流と等しい電流を生成し、
その電流をＴ比例回路Ｄの電流と加算することにより温
度依存性のないバンドギャップ電流を生成する電流バン
ドギャップ生成回路（以下「電流BG生成回路」と略
す。）、ＦはＴ比例回路Ｄからの電流を電流BG生成回路
Ｅに供給するか否かを決定する省電スイッチ回路、11は
電流BG生成回路Ｅにより生成されたバンドキャップ電流
からノイズを除去するローパスフィルター（以下「LP
F」と略す。）、ＧはLPF11を介して与えられた電流に基
づきバイアス電流を書込みアンプ4,読出しアンプ５に供
給するバイアス供給回路である。
Ｔ比例回路Ｄは、カレントミラーH,I,トランジスタQ8
及び抵抗R3〜R7により構成されている。カレントミラー
Ｈは、PNPトランジスタQ1,Q2,Q3よりなる。トランジス
タQ1は、エミッタが抵抗R3を介し電源Ｂに、コレクタが
トランジスタQ3のベースに、ベースがトランジスタQ3の
エミッタに各々接続されている。トランジスタQ2は、エ
ミッタが抵抗R4を介し電源Ｂに、コレクタがカレントミ
ラーＩに、ベースがトランジスタQ1のベースに各々接続
されている。トランジスタQ3のコレクタは接地されてい
る。
及び抵抗R3〜R7により構成されている。カレントミラー
Ｈは、PNPトランジスタQ1,Q2,Q3よりなる。トランジス
タQ1は、エミッタが抵抗R3を介し電源Ｂに、コレクタが
トランジスタQ3のベースに、ベースがトランジスタQ3の
エミッタに各々接続されている。トランジスタQ2は、エ
ミッタが抵抗R4を介し電源Ｂに、コレクタがカレントミ
ラーＩに、ベースがトランジスタQ1のベースに各々接続
されている。トランジスタQ3のコレクタは接地されてい
る。
カレントミラーＩは、NPNトランジスタQ4,Q5,Q6より
成る。トランジスタQ4は、コレクタがトランジスタQ1の
コレクタに、ベースがトランジスタQ5のベースに各々接
続され、エミッタが抵抗R5を介し接地されている。トラ
ンジスタQ5は、コレクタがトランジスタQ2のコレクタ
に、ベースがトランジスタQ6のエミッタに各々接続さ
れ、エミッタが抵抗R6を介し接地されている。トランジ
スタQ6は、ベースがトランジスタQ5のコレクタに、コレ
クタが電源Ｂに各々接続されている。トランジスタQ8
は、コレクタが電源Ｂに、ベースがトランジスタQ3のベ
ースに各々接続され、エミッタが抵抗R7を介し接地して
いる。
成る。トランジスタQ4は、コレクタがトランジスタQ1の
コレクタに、ベースがトランジスタQ5のベースに各々接
続され、エミッタが抵抗R5を介し接地されている。トラ
ンジスタQ5は、コレクタがトランジスタQ2のコレクタ
に、ベースがトランジスタQ6のエミッタに各々接続さ
れ、エミッタが抵抗R6を介し接地されている。トランジ
スタQ6は、ベースがトランジスタQ5のコレクタに、コレ
クタが電源Ｂに各々接続されている。トランジスタQ8
は、コレクタが電源Ｂに、ベースがトランジスタQ3のベ
ースに各々接続され、エミッタが抵抗R7を介し接地して
いる。
省電スイッチ回路Ｆは、差動対Ｊを含む。差動対Ｊは
NPNトランジスタQ9,Q10より成る。トランジスタQ9は、
コレクタが電源Ｂに、エミッタが電流源Ｌに、ベースが
抵抗R9を介し電源Ｂに各々接続されている。トランジス
タQ10は、エミッタが電流源Ｌに接続され、ベースがR10
を介し電源Ｂに接続されるとともに抵抗R11を介し接地
されている。
NPNトランジスタQ9,Q10より成る。トランジスタQ9は、
コレクタが電源Ｂに、エミッタが電流源Ｌに、ベースが
抵抗R9を介し電源Ｂに各々接続されている。トランジス
タQ10は、エミッタが電流源Ｌに接続され、ベースがR10
を介し電源Ｂに接続されるとともに抵抗R11を介し接地
されている。
電流源Ｌは、NPNトランジスタQ11,抵抗R12より成る。
トランジスタQ11はコレクタが差動対Ｊに、ベースがト
ランジスタQ5のベースに各々接続され、エミッタが抵抗
R12を介し接地されている。
トランジスタQ11はコレクタが差動対Ｊに、ベースがト
ランジスタQ5のベースに各々接続され、エミッタが抵抗
R12を介し接地されている。
PNPトランジスタQ12は、エミッタが抵抗R13を介し電
源Ｂに、コレクタがトランジスタQ10のコレクタに、ベ
ースがPNPトランジスタQ13のエミッタに各々接続されて
いる。トランジスタQ13は、ベースがトランジスタQ12の
コレクタに接続され、コレクタが接地されている。PNP
トランジスタQ14は、エミッタが抵抗R14を介しトランジ
スタQ9のベースに、ベースが省電端子T4に各々接続さ
れ、コレクタが接地されている。そして、省電端子T4に
入力される信号に応じＴ比例回路Ｄからの電流を選択的
に電流BG生成回路Ｅに供給する。
源Ｂに、コレクタがトランジスタQ10のコレクタに、ベ
ースがPNPトランジスタQ13のエミッタに各々接続されて
いる。トランジスタQ13は、ベースがトランジスタQ12の
コレクタに接続され、コレクタが接地されている。PNP
トランジスタQ14は、エミッタが抵抗R14を介しトランジ
スタQ9のベースに、ベースが省電端子T4に各々接続さ
れ、コレクタが接地されている。そして、省電端子T4に
入力される信号に応じＴ比例回路Ｄからの電流を選択的
に電流BG生成回路Ｅに供給する。
電流BG生成回路Ｅにおいて、PNPトランジスタQ15,Q16
は、トランジスタQ12とカレントミラーを構成する。ト
ランジスタQ15,Q16のベースはトランジスタQ12のベース
に、エミッタは抵抗R15,R16を介し電源Ｂに各々接続さ
れている。
は、トランジスタQ12とカレントミラーを構成する。ト
ランジスタQ15,Q16のベースはトランジスタQ12のベース
に、エミッタは抵抗R15,R16を介し電源Ｂに各々接続さ
れている。
カレントミラーＫは、NPNトランジスタQ17,Q18,Q19よ
り成る。トランジスタQ17は、コレクタがトランジスタQ
15のコレクタに、ベースがトランジスタQ18のベースに
各々接続され、エミッタが抵抗R17を介し接地されてい
る。トランジスタQ18は、コレクタがLPF11に接続され、
エミッタが抵抗R18を介し接地されている。トランジス
タQ19は、コレクタが電源Ｂに、エミッタがトランジス
タQ17のベースに、ベースがトランジスタQ17のコレクタ
に各々接続されている。
り成る。トランジスタQ17は、コレクタがトランジスタQ
15のコレクタに、ベースがトランジスタQ18のベースに
各々接続され、エミッタが抵抗R17を介し接地されてい
る。トランジスタQ18は、コレクタがLPF11に接続され、
エミッタが抵抗R18を介し接地されている。トランジス
タQ19は、コレクタが電源Ｂに、エミッタがトランジス
タQ17のベースに、ベースがトランジスタQ17のコレクタ
に各々接続されている。
NPNトランジスタQ20はコレクタがトランジスタQ16の
コレクタに接続され、ベースが抵抗R19を介し、またエ
ミッタは直接に接地されている。トランジスタQ20に流
れる電流を用い、トランジスタQ20のベース・エミッタ
間電圧に比例し、負の温度係数を有するバンドギャップ
電流が生成される。NPNトランジスタQ21は、コレクタが
トランジスタQ18のコレクタに、エミッタがトランジス
タQ20のベースに、ベースがトランジスタQ20のコレクタ
に各々接続されている。
コレクタに接続され、ベースが抵抗R19を介し、またエ
ミッタは直接に接地されている。トランジスタQ20に流
れる電流を用い、トランジスタQ20のベース・エミッタ
間電圧に比例し、負の温度係数を有するバンドギャップ
電流が生成される。NPNトランジスタQ21は、コレクタが
トランジスタQ18のコレクタに、エミッタがトランジス
タQ20のベースに、ベースがトランジスタQ20のコレクタ
に各々接続されている。
バイアス供給回路Ｇにおいて、PNPトランジスタQ22〜
Q25は、トランジスタQ22を基準としたカレントミラーを
構成する。これらのトランジスタのベースは共通接続さ
れている。トランジスタQ22は、エミッタが抵抗R20を介
し電源Ｂに、コレクタがLPF11に接続されている。トラ
ンジスタQ26は、エミッタがトランジスタQ22のベース
に、ベースがトランジスタQ22のコレクタに各々接続さ
れ、コレクタが接地されている。トランジスタQ23は、
エミッタが抵抗R21を介し電源Ｂに接続され、コレクタ
が抵抗R22を介し接地されている。トランジスタQ24は、
エミッタが抵抗R23を介し電源Ｂに、コレクタが読出し
アンプ５に各々接続されている。トランジスタQ25は、
エミッタ抵抗R24を介し電流Ｂに、コレクタが書込みア
ンプ４に各々接続されている。
Q25は、トランジスタQ22を基準としたカレントミラーを
構成する。これらのトランジスタのベースは共通接続さ
れている。トランジスタQ22は、エミッタが抵抗R20を介
し電源Ｂに、コレクタがLPF11に接続されている。トラ
ンジスタQ26は、エミッタがトランジスタQ22のベース
に、ベースがトランジスタQ22のコレクタに各々接続さ
れ、コレクタが接地されている。トランジスタQ23は、
エミッタが抵抗R21を介し電源Ｂに接続され、コレクタ
が抵抗R22を介し接地されている。トランジスタQ24は、
エミッタが抵抗R23を介し電源Ｂに、コレクタが読出し
アンプ５に各々接続されている。トランジスタQ25は、
エミッタ抵抗R24を介し電流Ｂに、コレクタが書込みア
ンプ４に各々接続されている。
次に動作について説明する。まず、Ｔ比例回路Ｄの動
作説明をする。トランジスタQ1,Q2のコレクタ面積比を
1:AとするとトランジスタQ1のコレクタ電流IXとトラン
ジスタQ2のコレクタ電流IVとの関係は、 IY＝Ａ・IX ……（４） となる。ここでトランジスタQ4とQ5のベース共通接続点
の電位をＶとすると、 IS:トランジスタの飽和電流 q:電荷量 k:ボルツマン定数 T:絶対温度 となる。（４）式より、 となる。
作説明をする。トランジスタQ1,Q2のコレクタ面積比を
1:AとするとトランジスタQ1のコレクタ電流IXとトラン
ジスタQ2のコレクタ電流IVとの関係は、 IY＝Ａ・IX ……（４） となる。ここでトランジスタQ4とQ5のベース共通接続点
の電位をＶとすると、 IS:トランジスタの飽和電流 q:電荷量 k:ボルツマン定数 T:絶対温度 となる。（４）式より、 となる。
一方、トランジスタQ5とQ4のエミッタ面積比を1:Cとす
ると、 となる。（８）式を変形すると、 となる。（９）式に（４）式を代入すると、 となる。（10）式より となる。（11）式を（４）式に代入すると、 となる。（11）式，（12）式において、A,C,R5,R6は定
数である。従って、電流IX,IYは絶対温度Ｔに比例した
電流となる。
ると、 となる。（８）式を変形すると、 となる。（９）式に（４）式を代入すると、 となる。（10）式より となる。（11）式を（４）式に代入すると、 となる。（11）式，（12）式において、A,C,R5,R6は定
数である。従って、電流IX,IYは絶対温度Ｔに比例した
電流となる。
次に、省電スイッチ回路Ｆの動作について説明する。
今、トランジスタQ5とQ11のエミッタ面積が等しいと、
トランジスタQ11には電流IYが流れる。
今、トランジスタQ5とQ11のエミッタ面積が等しいと、
トランジスタQ11には電流IYが流れる。
ところで、トランジスタQ10のベース電位をVrefとす
ると、 となる。今、省電端子T4に接地電位を与えると、トラン
ジスタQ14がONする。このときのトランジスタQ9のベー
ス電位VB9は、 VBE14:トランジスタQ14のベース・エミッタ間順方向電
圧降下 となる。ここでVB9＜Vrefとなるよう抵抗R9,R10,R11,R1
4を設定すると、トランジスタQ10がONし、トランジスタ
Q10のコレクタ電流IC10はIYとなり、この電流IYがトラ
ンジスタQ12,Q15,Q16より成るカレントミラーを介して
電流BG生成回路Ｅに与えられる。
ると、 となる。今、省電端子T4に接地電位を与えると、トラン
ジスタQ14がONする。このときのトランジスタQ9のベー
ス電位VB9は、 VBE14:トランジスタQ14のベース・エミッタ間順方向電
圧降下 となる。ここでVB9＜Vrefとなるよう抵抗R9,R10,R11,R1
4を設定すると、トランジスタQ10がONし、トランジスタ
Q10のコレクタ電流IC10はIYとなり、この電流IYがトラ
ンジスタQ12,Q15,Q16より成るカレントミラーを介して
電流BG生成回路Ｅに与えられる。
一方、省電端子T4を開放すると、トランジスタQ14はO
FFし、トランジスタQ9のベース電位VB9は、 VB9＝Ｂ ……（15） となる。ここでＢ＞Vrefであるので、トランジスタQ9が
ONし、トランジスタQ10はOFFする。その結果、電流IC10
は０となり、電流BG生成回路Ｅには電流は与えられな
い。この様に省電端子T4に接地電位を与えたり、省電端
子T4を開放することにより、電流BG生成回路Ｅに必要な
時に電流を供給することができ、消費電力を軽減するこ
とができる。また、省電スイッチ回路Ｆは、非飽和の差
動対Ｊにより構成されているので、高速で安定なスイッ
チ動作を行うことができる。
FFし、トランジスタQ9のベース電位VB9は、 VB9＝Ｂ ……（15） となる。ここでＢ＞Vrefであるので、トランジスタQ9が
ONし、トランジスタQ10はOFFする。その結果、電流IC10
は０となり、電流BG生成回路Ｅには電流は与えられな
い。この様に省電端子T4に接地電位を与えたり、省電端
子T4を開放することにより、電流BG生成回路Ｅに必要な
時に電流を供給することができ、消費電力を軽減するこ
とができる。また、省電スイッチ回路Ｆは、非飽和の差
動対Ｊにより構成されているので、高速で安定なスイッ
チ動作を行うことができる。
次に、省スイッチ回路Ｆを介した電流IYは電流BG生成
回路Ｅに与えられる。今、トランジスタQ12,Q15,Q16の
コレクタ面積と、抵抗R13,R15,R16の抵抗値が各々等し
い場合、 IC10＝IC15＝IC16＝IY ……（16） IC15:トランジスタQ15のコレクタ電流 IC16:トランジスタQ16のコレクタ電流 となる。ここで、トランジスタQ17,Q18のエミッタ面積
と、抵抗R17,R18の抵抗値とを各々等しくすると、トラ
ンジスタQ18のコレクタ電流IC18は、 IC18＝IC15＝IY ……（17） となる。また、トランジスタQ21のコレクタ電流I
C21は、 VBE20:トランジスタQ20のベース・エミッタ間順方向電
圧 となる。従って、バイアス供給回路Ｇに供給されるバン
ドギャップ合成電流IBG22は、 IBG22＝IC21＋IC18 ……（19） となる。このバンドギャップ合成電流IBG22は、LPF11を
介しバイアス供給回路Ｇに与えられるので、バイアス供
給回路Ｇに与えられた電流IBG22はローノイズの電流と
なる。今、トランジスタQ22〜Q25のコレクタ面積を同一
とすると、 IBG22＝IBG23＝IBG24＝IBG25 ……（20） IBG23:トランジスタQ23のコレクタ電流 IBG24:トランジスタQ24のコレクタ電流 IBG25:トランジスタQ25のコレクタ電流 となる。そして、電流IBG24,IBG25は各々読出しアンプ
5,書込みアンプ４にバイアス電流として与えられる。こ
の場合、（20）式より、電流IBG24,IBG25はローノイズ
電流となっている。
回路Ｅに与えられる。今、トランジスタQ12,Q15,Q16の
コレクタ面積と、抵抗R13,R15,R16の抵抗値が各々等し
い場合、 IC10＝IC15＝IC16＝IY ……（16） IC15:トランジスタQ15のコレクタ電流 IC16:トランジスタQ16のコレクタ電流 となる。ここで、トランジスタQ17,Q18のエミッタ面積
と、抵抗R17,R18の抵抗値とを各々等しくすると、トラ
ンジスタQ18のコレクタ電流IC18は、 IC18＝IC15＝IY ……（17） となる。また、トランジスタQ21のコレクタ電流I
C21は、 VBE20:トランジスタQ20のベース・エミッタ間順方向電
圧 となる。従って、バイアス供給回路Ｇに供給されるバン
ドギャップ合成電流IBG22は、 IBG22＝IC21＋IC18 ……（19） となる。このバンドギャップ合成電流IBG22は、LPF11を
介しバイアス供給回路Ｇに与えられるので、バイアス供
給回路Ｇに与えられた電流IBG22はローノイズの電流と
なる。今、トランジスタQ22〜Q25のコレクタ面積を同一
とすると、 IBG22＝IBG23＝IBG24＝IBG25 ……（20） IBG23:トランジスタQ23のコレクタ電流 IBG24:トランジスタQ24のコレクタ電流 IBG25:トランジスタQ25のコレクタ電流 となる。そして、電流IBG24,IBG25は各々読出しアンプ
5,書込みアンプ４にバイアス電流として与えられる。こ
の場合、（20）式より、電流IBG24,IBG25はローノイズ
電流となっている。
今、抵抗R22に発生する電圧をV0とし、V0をバイアス
電圧として、読出しアンプ５に与える場合について考え
る。電圧V0は、 V0＝R22・IBG23 ＝R22・IBG22 ……（21） となる。（19）式に、（18）式，（17）式を代入し、さ
らに（12）式を代入すると、 となる。今、（22）式の第１項をV01、第２項をV02とお
くと、 となる。（23）式のR22/R19の項、（24）式のＡ・R22/
（R5−Ａ・R6）の項においては、抵抗の持つ温度特性は
相殺される。また、（23）式と（24）式の値が等しくな
るよう抵抗値等を定め、（23）式，（24）式の両辺を絶
対温度Ｔについて偏微分すると、 となる。（25）式，（26）式に示すように極性が逆で、
絶対値の等しい温度係数が得られる。そのため、抵抗値
等を適切に定めることにより（22）式に示されるバイア
ス電圧V0のもつ温度係数を０にすることができ、周囲の
温度に全く影響されないバイアス電圧V0を得ることがで
きる。また、（22）式にはＢが含まれていないため、電
源Ｂの電圧変動の影響を受けることがない。バイアス電
流IBG24,IBG25は、（19）式，（20）式より、 となる。ここで1/R19, の項は温度係数を有するが、無視できるぐらい小さい。
そしてその他の項は（23）式，（24）式に示したものと
同様である。そのため、温度依存性がなく、電源Ｂの影
響を受けないバイアス電流が得られる。
電圧として、読出しアンプ５に与える場合について考え
る。電圧V0は、 V0＝R22・IBG23 ＝R22・IBG22 ……（21） となる。（19）式に、（18）式，（17）式を代入し、さ
らに（12）式を代入すると、 となる。今、（22）式の第１項をV01、第２項をV02とお
くと、 となる。（23）式のR22/R19の項、（24）式のＡ・R22/
（R5−Ａ・R6）の項においては、抵抗の持つ温度特性は
相殺される。また、（23）式と（24）式の値が等しくな
るよう抵抗値等を定め、（23）式，（24）式の両辺を絶
対温度Ｔについて偏微分すると、 となる。（25）式，（26）式に示すように極性が逆で、
絶対値の等しい温度係数が得られる。そのため、抵抗値
等を適切に定めることにより（22）式に示されるバイア
ス電圧V0のもつ温度係数を０にすることができ、周囲の
温度に全く影響されないバイアス電圧V0を得ることがで
きる。また、（22）式にはＢが含まれていないため、電
源Ｂの電圧変動の影響を受けることがない。バイアス電
流IBG24,IBG25は、（19）式，（20）式より、 となる。ここで1/R19, の項は温度係数を有するが、無視できるぐらい小さい。
そしてその他の項は（23）式，（24）式に示したものと
同様である。そのため、温度依存性がなく、電源Ｂの影
響を受けないバイアス電流が得られる。
さらに、ツェナーダイオードを用いることなく回路を
構成しているので、従来のようにツェナーダイオードの
ノイズがバイアス電流に影響を与えることはない。ま
た、LPF11を用いるので、ツェナーダイオード以外のノ
イズも除去することができる。
構成しているので、従来のようにツェナーダイオードの
ノイズがバイアス電流に影響を与えることはない。ま
た、LPF11を用いるので、ツェナーダイオード以外のノ
イズも除去することができる。
以上のように、この発明によれば、温度依存性がな
く、かつノイズがなく、電源電圧の影響を受けないバイ
アス電流を生成することができる効果がある。また、ス
イッチ回路を備えているので、必要な場合にのみ第１の
電流を第２の電流生成回路に与えることができ、消費電
力の軽減が図れるという効果がある。
く、かつノイズがなく、電源電圧の影響を受けないバイ
アス電流を生成することができる効果がある。また、ス
イッチ回路を備えているので、必要な場合にのみ第１の
電流を第２の電流生成回路に与えることができ、消費電
力の軽減が図れるという効果がある。
第１図はこの発明に係るバイアス回路の一実施例を示す
回路図、第２図はハードディスクドライブ装置の信号系
を示すブロック図、第３図は従来のバイアス回路を示す
回路図である。 図において、ＤはＴ比例回路、Ｅは電流BG生成回路、Ｆ
は省電スイッチ回路、11はLPFである。 なお、各図中同一符号は同一または相当部分を示す。
回路図、第２図はハードディスクドライブ装置の信号系
を示すブロック図、第３図は従来のバイアス回路を示す
回路図である。 図において、ＤはＴ比例回路、Ｅは電流BG生成回路、Ｆ
は省電スイッチ回路、11はLPFである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】正の温度係数を有する第１の電流を生成し
続ける第１の電流生成回路と、前記第１の電流生成回路
が生成し続ける前記第１の電流をバッファリング手段を
介して受取り、その受取った後の前記第１の電流に対し
て非飽和の状態でスイッチング動作を行うスイッチ回路
と、 前記スイッチ回路から前記スイッチング動作を介して与
えられる前記第１の電流を別のバッファリング手段を介
して受取り、その受取った後の前記第１の電流のみに基
づき、カレントミラー形式による電圧・電流変換回路を
介して、トランジスタのベース・エミッタ間電圧に比例
し、且つその絶対値が前記第１の電流の前記温度係数の
絶対値に等しい負の温度係数を有する第２の電流を生成
し、前記第２の電流を前記別のバッファリング手段を介
して受取った前記第１の電流と加算して第３の電流を生
成する第２の電流生成回路とを、 備えたバイアス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008405A JP2527226B2 (ja) | 1989-01-17 | 1989-01-17 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1008405A JP2527226B2 (ja) | 1989-01-17 | 1989-01-17 | バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02189703A JPH02189703A (ja) | 1990-07-25 |
| JP2527226B2 true JP2527226B2 (ja) | 1996-08-21 |
Family
ID=11692256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1008405A Expired - Fee Related JP2527226B2 (ja) | 1989-01-17 | 1989-01-17 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2527226B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145616A (ja) * | 1984-12-19 | 1986-07-03 | Rohm Co Ltd | 定電流源回路 |
-
1989
- 1989-01-17 JP JP1008405A patent/JP2527226B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145616A (ja) * | 1984-12-19 | 1986-07-03 | Rohm Co Ltd | 定電流源回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02189703A (ja) | 1990-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JP2951198B2 (ja) | 温度検出回路 | |
| JPH04227104A (ja) | 増幅回路 | |
| JP2527226B2 (ja) | バイアス回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| JP3038311B2 (ja) | 温度補償回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2604043Y2 (ja) | 基準電圧源回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JPH0232644B2 (ja) | ||
| JP3591253B2 (ja) | 温度補償回路及びこれを用いた基準電圧発生回路 | |
| JP2665833B2 (ja) | リミッタ回路 | |
| JP3226105B2 (ja) | 演算整流回路 | |
| JP3407833B2 (ja) | 電圧リミット回路 | |
| JPH07321288A (ja) | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |