JP3407833B2 - 電圧リミット回路 - Google Patents
電圧リミット回路Info
- Publication number
- JP3407833B2 JP3407833B2 JP31939794A JP31939794A JP3407833B2 JP 3407833 B2 JP3407833 B2 JP 3407833B2 JP 31939794 A JP31939794 A JP 31939794A JP 31939794 A JP31939794 A JP 31939794A JP 3407833 B2 JP3407833 B2 JP 3407833B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、増幅器の出力電圧レベ
ルを設定レベル以上にならないようにさせるために使用
される電圧リミット回路に関するものである。 【０００２】 【従来の技術】この種の電圧リミット回路２１は、図２
に示すように、増幅器２２の出力端子２３の出力電圧レ
ベルを監視して、それが予め決められた設定レベル以上
になると入力端子２４に入力する信号に対して加算点２
５により負帰還をかけて出力端子２３に得られる電圧レ
ベルを制限するものである。 【０００３】図３はその電圧リミット回路２１の従来の
具体的な回路を示す図である。２は図２の出力端子２３
に接続される入力端子、３は図２の加算点２５に接続さ
れる出力端子、４は電源端子である。 【０００４】この電源端子４には、抵抗Ｒ１１、ダイオ
ード（バイポーラトランジスタのベース・コレクタを共
通接続して構成される。）Ｑ１９、Ｑ２０の直列回路が
接続され、このダイオードＱ１９、Ｑ２０の直列回路に
並列に抵抗Ｒ１２、Ｒ１３の直列回路が接続され、その
抵抗Ｒ１３に対してダイオードＱ２１、Ｑ２２、抵抗Ｒ
１４の直列回路が並列接続され、この抵抗Ｒ１４に並列
にコンデンサＣ２が接続され、このコンデンサＣ２、抵
抗Ｒ１４、ダイオードＱ２２の共通接続点がトランジス
タＱ２３のベースに接続されている。入力端子２はダイ
オードＱ２１、Ｑ２２の共通接続点に接続されている。 【０００５】この電圧リミット回路２１では、ダイオー
ドＱ１９、Ｑ２０、抵抗Ｒ１２、Ｒ１３がバイアス回路
を構成して入力端子２の直流電圧を決め、リミットレベ
ルを設定する。動作は、入力端子２に加わる信号の正の
半サイクルの期間、ダイオートＱ２２を通して電流が流
れてコンデンサＣ２で積分され、これにより出力トラン
ジスタＱ２３が駆動される。 【０００６】ここで、ダイオードＱ１９、Ｑ２０、Ｑ２
１、Ｑ２２の順方向電圧やトランジスタＱ２３のベース
・エミッタ間電圧をＶBEとすると、入力端子２に現れる
直流電圧ＶINDCは、 ＶINDC＝２ＶBE［Ｒ１３／（Ｒ１２＋Ｒ１３）］・（２／３） ・・（１） となる。 【０００７】このリミット回路２１がリミット動作を行
なう条件は、入力端子２の電圧レベルが２ＶBEに達した
時点であり、 ＶIN＋ＶINDC ＝２ＶBE から、 ＶIN＝２ＶBE・［１−Ｒ１３／（Ｒ１２＋Ｒ１３）・（２／３）］・・（２） のように入力端子２の電圧ＶINがなった時である。 【０００８】 【発明が解決しようとする課題】いま、例えば抵抗Ｒ１
２＝１ＫΩ、Ｒ１３＝０．７５ＫΩ、ＶBE＝０．７Ｖと
すると、リミットレベルはこの数値を式（２）に代入し
て、 ＶIN＝１Ｖ となる。 【０００９】ここで、ＶBE／ｄｔ（ＶBEの温度係数）＝
−２ｍＶ／℃とすると、リミットレベルの温度係数は、 ＶIN／ｄｔ＝−２．８５ｍＶ／℃ とかなり大きくなる。 【００１０】ところが、パワーデバイスを１チップ化す
る場合に、Ｔｊ（トランジスタのＰＮ接合部の温度）変
化が大きくなるので小さい温度係数が要求される。 【００１１】本発明は、リミットレベルの温度係数を小
さくできるようにした電圧リミット回路を提供すること
である。 【００１２】 【課題を解決するための手段】本発明の電圧リミット回
路は、温度補償された基準電圧を抵抗分割する第１およ
び第２の抵抗と、該抵抗分割された電圧がエミッタに接
続される第１のトランジスタ、該第１のトランジスタの
ベースに対してベースが共通接続される第２のトランジ
スタ、および該第２のトランジスタのエミッタと接地間
に接続される第３の抵抗を有し、該第２のトランジスタ
のコレクタ電流を上記第１のトランジスタのコレクタ電
流として帰還させ第１の基準電流を発生するカレントミ
ラー回路群と、上記第１のトランジスタのベースに対し
てベースが共通接続される第３のトランジスタ、および
該第３のトランジスタのエミッタと接地間に接続される
第４の抵抗を有し、第２の基準電流を発生する別のカレ
ントミラー回路群と、上記第１の基準電流が動作電流と
して供給され、入力端子に印加される電圧信号を抵抗分
割して差動端子に入力し電流信号に変換して出力するＧ
ｍ増幅器と、該Ｇｍ増幅器の出力電流と上記第２の基準
電流を比較し、一方が他方を越えるとこれを検出する比
較検出回路と、該比較検出回路の検出結果を出力する出
力回路とからなり、該出力回路は上記入力端子に入力す
る電圧が所定値未満まではハイインピーダンス出力を示
し、所定値を越えるとリミット検出信号が出力するよう
にしたものである。 【００１３】 【作用】本発明によれば、Ｇｍ増幅器の出力電流は内部
抵抗の温度係数に依存した電流を出力し、そのＧｍ増幅
器の出力電流を比較する第２の基準電流も同じ内部抵抗
の温度係数に依存しているので、リミット信号を発生さ
せる基準点（リミット電圧）は温度補償されたものとな
る。 【００１４】 【実施例】以下、本発明の実施例について説明する。図
１はその一実施例の電圧リミット回路の回路図である。
１はバンドギャップ電圧（負の温度係数）とサーマル電
圧ＶT （正の温度係数）を合成して温度特性を持たなく
したバンド・ギャップ電圧源回路又はその他によって構
成され温度補償された基準電圧源、２、３、４は各々前
出の入力端子、出力端子、電源端子である。５はスター
トアップ回路であって始動時にトランジスタＱ５にベー
ス電流を供給する回路である。 【００１５】基準電圧源１の電圧は抵抗Ｒ１、Ｒ２で分
割されてトランジスタＱ１のエミッタに印加する。トラ
ンジスタＱ１〜Ｑ４はベースが共通接続されると共にそ
のベースがトランジスタＱ１のコレクタに接続されて第
１のカレントミラー回路６を構成している。抵抗Ｒ３は
抵抗Ｒ４と同値に設定されている。 【００１６】また、トランジスタＱ２のコレクタはトラ
ンジスタＱ５〜Ｑ８のベースに接続され、これらトラン
ジスタＱ５〜Ｑ８は第２のカレントミラー回路７を構成
している。トランジスタＱ３のコレクタはトランジスタ
Ｑ９、Ｑ１０のベースに接続され、このトランジスタＱ
９、Ｑ１０は第３のカレントミラー回路８を構成してい
る。このトランジスタＱ１０のエミッタ面積はトランジ
スタＱ９のそれのＮ倍に設定されいている。 【００１７】トランジスタＱ１１、Ｑ１２、抵抗Ｒ６
は、入力した電圧を電流信号として出力するＧｍ増幅器
９を構成し、そのトランジスタＱ１１、Ｑ１２にはトラ
ンジスタＱ７、Ｑ８のコレクタ電流（第１の基準電流）
が供給されている。そして、トランジスタＱ１１のベー
スは上記したトランジスタＱ４と抵抗Ｒ５からなるエミ
ッタホロワの出力電圧でバイアスされ、且つ抵抗Ｒ７、
Ｒ８の直列回路を介して入力端子２に接続されている。
トランジスタＱ１２のベースは抵抗Ｒ８を介して入力端
子２に接続されている。 【００１８】トランジスタＱ１１のコレクタにはトラン
ジスタＱ１３のコレクタとベース、およびトランジスタ
Ｑ１４のベースが接続され、これらトランジスタＱ１
３、Ｑ１４は第４のカレントミラー回路１０を構成して
いる。 【００１９】トランジスタＱ１４のコレクタは、トラン
ジスタＱ１０のコレクタ、Ｑ１５のコレクタとベース、
Ｑ１６のベースに接続され、そのうちトランジスタＱ１
５、Ｑ１６は第５のカレントミラー回路１１を構成して
いる。この第５のカレントミラー回路１１は、トランジ
スタＱ１４のコレクタ電流がトランジスタＱ１０のコレ
クタ電流を越えたか否かを比較検出する比較検出回路を
構成する。 【００２０】トランジスタＱ１６のコレクタに得られる
信号は抵抗Ｒ１０、コンデンサＣ１で積分されてトラン
ジスタＱ１７のベースに印加し、このトランジスタＱ１
７のエミッタが抵抗Ｒ９と出力トランジスタＱ１８のベ
ースに接続されている。これらトランジスタＱ１７、Ｑ
１８、抵抗Ｒ９、Ｒ１０、コンデンサＣ１は出力回路１
２を構成する。 【００２１】さて、基準電圧源１の電圧をＶR 、抵抗Ｒ
１の電流をＩ1 、トランジスタＱ１のコレクタ電流をＩ
R 、エミッタ電圧をＶE1とすると、 ＶR ＝Ｉ1 ・Ｒ１＋（Ｉ1 ＋ＩR ）・Ｒ２ ・・（３） Ｉ1 ＝（ＶR −ＶE1）／Ｒ１ ・・（４） である。 【００２２】また、トランジスタＱ１、Ｑ２の動作電流
は同じであるため、この電流ＩR は抵抗Ｒ３により次の
ように設定できる。 ＩR ＝ＶE1／Ｒ３ ・・（５） したがって、式（３）に式（４）、（５）を代入して電
流ＩR を求めると、次のように、 ＩR ＝ＶR ｛Ｒ２／［Ｒ３・（Ｒ１＋Ｒ２）−Ｒ１・Ｒ２］｝ ・・（６） となる。 【００２３】この電流ＩR はトランジスタＱ７、Ｑ８を
通してＧｍ増幅器９に動作電流として供給される。また
抵抗Ｒ４＝Ｒ３であるので、トランジスタＱ３のコレク
タ電流はトランジスタＱ１、Ｑ２のそれと同じで、式
（６）で表される値となる。 【００２４】したがって、トランジスタＱ１０のコレク
タ電流は、トランジスタＱ９のエミッタ面積（＝１）と
トランジスタＱ１０のエミッタ面積（＝Ｎ）の比によっ
て、Ｎ・ＩR となる。この電流Ｎ・ＩR はリミット電圧
を決める電流である。 【００２５】入力端子２に信号が印加しない無信号時に
は、トランジスタＱ１０のコレクタ電流は、トランジス
タＱ１４のコレクタ電流よりも大きいため、つまりトラ
ンジスタＱ１４のコレクタ電圧が十分高いため、トラン
ジスタＱ１５はオフしており、トランジスタＱ１６もオ
フ、トランジスタＱ１７、Ｑ１８もオフであり、出力端
子３はハイインピーダンスである。 【００２６】入力端子２に信号が印加されると、その正
の半サイクルの間に、トランジスタＱ１１がトランジス
タＱ１２よりも大きくオンして、抵抗Ｒ６に矢印方向に
電流ＩX が流れ、この電流ＩｘがトランジスタＱ７のコ
レクタ電流ＩR と加算されて、Ｇｍ増幅器９の出力電流
ＩO （＝ＩX ＋ＩR ）として、トランジスタＱ１４のコ
レクタに流れる。 【００２７】この電流ＩO がトランジスタＱ１０のコレ
クタを流れる基準電流Ｎ・ＩR を越えると、トランジス
タＱ１５が動作して、トランジスタＱ１６のコレクタ電
流によりコンデンサＣ１が充電される。そして、そのト
ランジスタＱ１６の電圧が２ＶBEに達すると、トランジ
スタＱ１７、Ｑ１８がオンして出力端子３が接地電位に
落ちる。このとき、制御対象としての増幅器２２（図
２）にリミットがかかるようになる。 【００２８】ここで、入力端子２の入力電圧ＶINと出力
電流ＩO の関係を求める。ＶT を前記したサーマル電
圧、ＩS を逆方向飽和電流とすると、 ＶIN［Ｒ７／（Ｒ７＋Ｒ８）］＝ＶT ・ｌｎ（ＩO ／ＩS ）＋ＩX ・Ｒ６ −ＶT ・ｌｎ（ＩCQ 1 2／ＩS ） ・・（７） の関係がある。 【００２９】ここで、ＩX 、ＩCQ 1 2は各々 ＩX ＝ＩO −ＩR ・・（８） ＩCQ 1 2＝ＩR −ＩX ＝ＩR −（ＩO −ＩR ） ＝２ＩR −ＩO ・・（９） であり、リミットがかかる条件は、 ＩO ＝Ｎ・ＩR ・・（１０） である。 【００３０】したがって、式（７）に式（８）〜（１
０）を代入すると、 ＶIN［Ｒ７／（Ｒ７＋Ｒ８）］＝ＶT ・ｌｎ（Ｎ・ＩR ／ＩS ） ＋ＩR （Ｎ−１）・Ｒ６ −ＶT ・ｌｎ［ＩR （２−Ｎ）／ＩS ］ ・・（１１） となる。 【００３１】この式（１０）を入力電圧ＶINについて解
くと、 ＶIN＝｛ＩR （Ｎ−１）Ｒ６＋ＶT ・ｌｎ［Ｎ／（２−Ｎ）］｝ ×（Ｒ７＋Ｒ８）／Ｒ７ ・・（１２） となる。 【００３２】式（１２）に式（６）を代入して温度ｔで
微分すると、基準電圧ＶR は温度補償されているため、
その温度係数（ＶR ／ｄｔ）は零であり、右辺１第項は
０となり、 ＶIN／ｄｔ＝（Ｋ／ｑ）・ｌｎ［Ｎ／（２−Ｎ）］・（Ｒ７＋Ｒ８）／Ｒ７ ・・（１３） となる。Ｋはボルツマン定数、ｑは電子電荷である。 【００３３】ここで、ＩR ＝５０μＡ、Ｎ＝１．５、Ｒ
７＝１．８ＫΩ、Ｒ８＝１０ＫΩとすると、式（１２）
により、 ＶIN＝１Ｖ となる。 【００３４】また、式（１３）により温度係数は、 ＶIN／ｄｔ＝０．６ｍＶ／℃ となり、図３で示した従来の電圧リミット回路の温度係
数が−２．８５ｍＶ／℃であったのに比べて、大幅に改
善された。 【００３５】なお、上記実施例では、Ｇｍ増幅器９が入
力端子２の入力電圧ＶINが大きくなると出力電流ＩO が
大きくなるよう動作する場合であるが、出力電流ＩO が
小さくなる場合（例えば、カレントミラー回路１０をト
ランジスタＱ１１に代えてトランジスタＱ１２のコレク
タ電流を基準電流とするようなカレントミラー回路に変
更する場合）には、例えばトランジスタＱ１６の出力
側、又はトランジスタＱ１８の出力側に反転回路を設け
れば良い。 【００３６】 【発明の効果】以上説明したように、本発明によれば、
リミット電圧レベルの温度係数を大幅に小さくした電圧
リミット回路を実現できるようになる。したがって、こ
の電圧リミット回路をパワーデバイスに含めて１チップ
化し大きな温度変化を受ける環境においても、そのリミ
ットレベルが変動することが防止されるという大きな特
徴がある。
ルを設定レベル以上にならないようにさせるために使用
される電圧リミット回路に関するものである。 【０００２】 【従来の技術】この種の電圧リミット回路２１は、図２
に示すように、増幅器２２の出力端子２３の出力電圧レ
ベルを監視して、それが予め決められた設定レベル以上
になると入力端子２４に入力する信号に対して加算点２
５により負帰還をかけて出力端子２３に得られる電圧レ
ベルを制限するものである。 【０００３】図３はその電圧リミット回路２１の従来の
具体的な回路を示す図である。２は図２の出力端子２３
に接続される入力端子、３は図２の加算点２５に接続さ
れる出力端子、４は電源端子である。 【０００４】この電源端子４には、抵抗Ｒ１１、ダイオ
ード（バイポーラトランジスタのベース・コレクタを共
通接続して構成される。）Ｑ１９、Ｑ２０の直列回路が
接続され、このダイオードＱ１９、Ｑ２０の直列回路に
並列に抵抗Ｒ１２、Ｒ１３の直列回路が接続され、その
抵抗Ｒ１３に対してダイオードＱ２１、Ｑ２２、抵抗Ｒ
１４の直列回路が並列接続され、この抵抗Ｒ１４に並列
にコンデンサＣ２が接続され、このコンデンサＣ２、抵
抗Ｒ１４、ダイオードＱ２２の共通接続点がトランジス
タＱ２３のベースに接続されている。入力端子２はダイ
オードＱ２１、Ｑ２２の共通接続点に接続されている。 【０００５】この電圧リミット回路２１では、ダイオー
ドＱ１９、Ｑ２０、抵抗Ｒ１２、Ｒ１３がバイアス回路
を構成して入力端子２の直流電圧を決め、リミットレベ
ルを設定する。動作は、入力端子２に加わる信号の正の
半サイクルの期間、ダイオートＱ２２を通して電流が流
れてコンデンサＣ２で積分され、これにより出力トラン
ジスタＱ２３が駆動される。 【０００６】ここで、ダイオードＱ１９、Ｑ２０、Ｑ２
１、Ｑ２２の順方向電圧やトランジスタＱ２３のベース
・エミッタ間電圧をＶBEとすると、入力端子２に現れる
直流電圧ＶINDCは、 ＶINDC＝２ＶBE［Ｒ１３／（Ｒ１２＋Ｒ１３）］・（２／３） ・・（１） となる。 【０００７】このリミット回路２１がリミット動作を行
なう条件は、入力端子２の電圧レベルが２ＶBEに達した
時点であり、 ＶIN＋ＶINDC ＝２ＶBE から、 ＶIN＝２ＶBE・［１−Ｒ１３／（Ｒ１２＋Ｒ１３）・（２／３）］・・（２） のように入力端子２の電圧ＶINがなった時である。 【０００８】 【発明が解決しようとする課題】いま、例えば抵抗Ｒ１
２＝１ＫΩ、Ｒ１３＝０．７５ＫΩ、ＶBE＝０．７Ｖと
すると、リミットレベルはこの数値を式（２）に代入し
て、 ＶIN＝１Ｖ となる。 【０００９】ここで、ＶBE／ｄｔ（ＶBEの温度係数）＝
−２ｍＶ／℃とすると、リミットレベルの温度係数は、 ＶIN／ｄｔ＝−２．８５ｍＶ／℃ とかなり大きくなる。 【００１０】ところが、パワーデバイスを１チップ化す
る場合に、Ｔｊ（トランジスタのＰＮ接合部の温度）変
化が大きくなるので小さい温度係数が要求される。 【００１１】本発明は、リミットレベルの温度係数を小
さくできるようにした電圧リミット回路を提供すること
である。 【００１２】 【課題を解決するための手段】本発明の電圧リミット回
路は、温度補償された基準電圧を抵抗分割する第１およ
び第２の抵抗と、該抵抗分割された電圧がエミッタに接
続される第１のトランジスタ、該第１のトランジスタの
ベースに対してベースが共通接続される第２のトランジ
スタ、および該第２のトランジスタのエミッタと接地間
に接続される第３の抵抗を有し、該第２のトランジスタ
のコレクタ電流を上記第１のトランジスタのコレクタ電
流として帰還させ第１の基準電流を発生するカレントミ
ラー回路群と、上記第１のトランジスタのベースに対し
てベースが共通接続される第３のトランジスタ、および
該第３のトランジスタのエミッタと接地間に接続される
第４の抵抗を有し、第２の基準電流を発生する別のカレ
ントミラー回路群と、上記第１の基準電流が動作電流と
して供給され、入力端子に印加される電圧信号を抵抗分
割して差動端子に入力し電流信号に変換して出力するＧ
ｍ増幅器と、該Ｇｍ増幅器の出力電流と上記第２の基準
電流を比較し、一方が他方を越えるとこれを検出する比
較検出回路と、該比較検出回路の検出結果を出力する出
力回路とからなり、該出力回路は上記入力端子に入力す
る電圧が所定値未満まではハイインピーダンス出力を示
し、所定値を越えるとリミット検出信号が出力するよう
にしたものである。 【００１３】 【作用】本発明によれば、Ｇｍ増幅器の出力電流は内部
抵抗の温度係数に依存した電流を出力し、そのＧｍ増幅
器の出力電流を比較する第２の基準電流も同じ内部抵抗
の温度係数に依存しているので、リミット信号を発生さ
せる基準点（リミット電圧）は温度補償されたものとな
る。 【００１４】 【実施例】以下、本発明の実施例について説明する。図
１はその一実施例の電圧リミット回路の回路図である。
１はバンドギャップ電圧（負の温度係数）とサーマル電
圧ＶT （正の温度係数）を合成して温度特性を持たなく
したバンド・ギャップ電圧源回路又はその他によって構
成され温度補償された基準電圧源、２、３、４は各々前
出の入力端子、出力端子、電源端子である。５はスター
トアップ回路であって始動時にトランジスタＱ５にベー
ス電流を供給する回路である。 【００１５】基準電圧源１の電圧は抵抗Ｒ１、Ｒ２で分
割されてトランジスタＱ１のエミッタに印加する。トラ
ンジスタＱ１〜Ｑ４はベースが共通接続されると共にそ
のベースがトランジスタＱ１のコレクタに接続されて第
１のカレントミラー回路６を構成している。抵抗Ｒ３は
抵抗Ｒ４と同値に設定されている。 【００１６】また、トランジスタＱ２のコレクタはトラ
ンジスタＱ５〜Ｑ８のベースに接続され、これらトラン
ジスタＱ５〜Ｑ８は第２のカレントミラー回路７を構成
している。トランジスタＱ３のコレクタはトランジスタ
Ｑ９、Ｑ１０のベースに接続され、このトランジスタＱ
９、Ｑ１０は第３のカレントミラー回路８を構成してい
る。このトランジスタＱ１０のエミッタ面積はトランジ
スタＱ９のそれのＮ倍に設定されいている。 【００１７】トランジスタＱ１１、Ｑ１２、抵抗Ｒ６
は、入力した電圧を電流信号として出力するＧｍ増幅器
９を構成し、そのトランジスタＱ１１、Ｑ１２にはトラ
ンジスタＱ７、Ｑ８のコレクタ電流（第１の基準電流）
が供給されている。そして、トランジスタＱ１１のベー
スは上記したトランジスタＱ４と抵抗Ｒ５からなるエミ
ッタホロワの出力電圧でバイアスされ、且つ抵抗Ｒ７、
Ｒ８の直列回路を介して入力端子２に接続されている。
トランジスタＱ１２のベースは抵抗Ｒ８を介して入力端
子２に接続されている。 【００１８】トランジスタＱ１１のコレクタにはトラン
ジスタＱ１３のコレクタとベース、およびトランジスタ
Ｑ１４のベースが接続され、これらトランジスタＱ１
３、Ｑ１４は第４のカレントミラー回路１０を構成して
いる。 【００１９】トランジスタＱ１４のコレクタは、トラン
ジスタＱ１０のコレクタ、Ｑ１５のコレクタとベース、
Ｑ１６のベースに接続され、そのうちトランジスタＱ１
５、Ｑ１６は第５のカレントミラー回路１１を構成して
いる。この第５のカレントミラー回路１１は、トランジ
スタＱ１４のコレクタ電流がトランジスタＱ１０のコレ
クタ電流を越えたか否かを比較検出する比較検出回路を
構成する。 【００２０】トランジスタＱ１６のコレクタに得られる
信号は抵抗Ｒ１０、コンデンサＣ１で積分されてトラン
ジスタＱ１７のベースに印加し、このトランジスタＱ１
７のエミッタが抵抗Ｒ９と出力トランジスタＱ１８のベ
ースに接続されている。これらトランジスタＱ１７、Ｑ
１８、抵抗Ｒ９、Ｒ１０、コンデンサＣ１は出力回路１
２を構成する。 【００２１】さて、基準電圧源１の電圧をＶR 、抵抗Ｒ
１の電流をＩ1 、トランジスタＱ１のコレクタ電流をＩ
R 、エミッタ電圧をＶE1とすると、 ＶR ＝Ｉ1 ・Ｒ１＋（Ｉ1 ＋ＩR ）・Ｒ２ ・・（３） Ｉ1 ＝（ＶR −ＶE1）／Ｒ１ ・・（４） である。 【００２２】また、トランジスタＱ１、Ｑ２の動作電流
は同じであるため、この電流ＩR は抵抗Ｒ３により次の
ように設定できる。 ＩR ＝ＶE1／Ｒ３ ・・（５） したがって、式（３）に式（４）、（５）を代入して電
流ＩR を求めると、次のように、 ＩR ＝ＶR ｛Ｒ２／［Ｒ３・（Ｒ１＋Ｒ２）−Ｒ１・Ｒ２］｝ ・・（６） となる。 【００２３】この電流ＩR はトランジスタＱ７、Ｑ８を
通してＧｍ増幅器９に動作電流として供給される。また
抵抗Ｒ４＝Ｒ３であるので、トランジスタＱ３のコレク
タ電流はトランジスタＱ１、Ｑ２のそれと同じで、式
（６）で表される値となる。 【００２４】したがって、トランジスタＱ１０のコレク
タ電流は、トランジスタＱ９のエミッタ面積（＝１）と
トランジスタＱ１０のエミッタ面積（＝Ｎ）の比によっ
て、Ｎ・ＩR となる。この電流Ｎ・ＩR はリミット電圧
を決める電流である。 【００２５】入力端子２に信号が印加しない無信号時に
は、トランジスタＱ１０のコレクタ電流は、トランジス
タＱ１４のコレクタ電流よりも大きいため、つまりトラ
ンジスタＱ１４のコレクタ電圧が十分高いため、トラン
ジスタＱ１５はオフしており、トランジスタＱ１６もオ
フ、トランジスタＱ１７、Ｑ１８もオフであり、出力端
子３はハイインピーダンスである。 【００２６】入力端子２に信号が印加されると、その正
の半サイクルの間に、トランジスタＱ１１がトランジス
タＱ１２よりも大きくオンして、抵抗Ｒ６に矢印方向に
電流ＩX が流れ、この電流ＩｘがトランジスタＱ７のコ
レクタ電流ＩR と加算されて、Ｇｍ増幅器９の出力電流
ＩO （＝ＩX ＋ＩR ）として、トランジスタＱ１４のコ
レクタに流れる。 【００２７】この電流ＩO がトランジスタＱ１０のコレ
クタを流れる基準電流Ｎ・ＩR を越えると、トランジス
タＱ１５が動作して、トランジスタＱ１６のコレクタ電
流によりコンデンサＣ１が充電される。そして、そのト
ランジスタＱ１６の電圧が２ＶBEに達すると、トランジ
スタＱ１７、Ｑ１８がオンして出力端子３が接地電位に
落ちる。このとき、制御対象としての増幅器２２（図
２）にリミットがかかるようになる。 【００２８】ここで、入力端子２の入力電圧ＶINと出力
電流ＩO の関係を求める。ＶT を前記したサーマル電
圧、ＩS を逆方向飽和電流とすると、 ＶIN［Ｒ７／（Ｒ７＋Ｒ８）］＝ＶT ・ｌｎ（ＩO ／ＩS ）＋ＩX ・Ｒ６ −ＶT ・ｌｎ（ＩCQ 1 2／ＩS ） ・・（７） の関係がある。 【００２９】ここで、ＩX 、ＩCQ 1 2は各々 ＩX ＝ＩO −ＩR ・・（８） ＩCQ 1 2＝ＩR −ＩX ＝ＩR −（ＩO −ＩR ） ＝２ＩR −ＩO ・・（９） であり、リミットがかかる条件は、 ＩO ＝Ｎ・ＩR ・・（１０） である。 【００３０】したがって、式（７）に式（８）〜（１
０）を代入すると、 ＶIN［Ｒ７／（Ｒ７＋Ｒ８）］＝ＶT ・ｌｎ（Ｎ・ＩR ／ＩS ） ＋ＩR （Ｎ−１）・Ｒ６ −ＶT ・ｌｎ［ＩR （２−Ｎ）／ＩS ］ ・・（１１） となる。 【００３１】この式（１０）を入力電圧ＶINについて解
くと、 ＶIN＝｛ＩR （Ｎ−１）Ｒ６＋ＶT ・ｌｎ［Ｎ／（２−Ｎ）］｝ ×（Ｒ７＋Ｒ８）／Ｒ７ ・・（１２） となる。 【００３２】式（１２）に式（６）を代入して温度ｔで
微分すると、基準電圧ＶR は温度補償されているため、
その温度係数（ＶR ／ｄｔ）は零であり、右辺１第項は
０となり、 ＶIN／ｄｔ＝（Ｋ／ｑ）・ｌｎ［Ｎ／（２−Ｎ）］・（Ｒ７＋Ｒ８）／Ｒ７ ・・（１３） となる。Ｋはボルツマン定数、ｑは電子電荷である。 【００３３】ここで、ＩR ＝５０μＡ、Ｎ＝１．５、Ｒ
７＝１．８ＫΩ、Ｒ８＝１０ＫΩとすると、式（１２）
により、 ＶIN＝１Ｖ となる。 【００３４】また、式（１３）により温度係数は、 ＶIN／ｄｔ＝０．６ｍＶ／℃ となり、図３で示した従来の電圧リミット回路の温度係
数が−２．８５ｍＶ／℃であったのに比べて、大幅に改
善された。 【００３５】なお、上記実施例では、Ｇｍ増幅器９が入
力端子２の入力電圧ＶINが大きくなると出力電流ＩO が
大きくなるよう動作する場合であるが、出力電流ＩO が
小さくなる場合（例えば、カレントミラー回路１０をト
ランジスタＱ１１に代えてトランジスタＱ１２のコレク
タ電流を基準電流とするようなカレントミラー回路に変
更する場合）には、例えばトランジスタＱ１６の出力
側、又はトランジスタＱ１８の出力側に反転回路を設け
れば良い。 【００３６】 【発明の効果】以上説明したように、本発明によれば、
リミット電圧レベルの温度係数を大幅に小さくした電圧
リミット回路を実現できるようになる。したがって、こ
の電圧リミット回路をパワーデバイスに含めて１チップ
化し大きな温度変化を受ける環境においても、そのリミ
ットレベルが変動することが防止されるという大きな特
徴がある。
【図面の簡単な説明】
【図１】 本発明の電圧リミット回路の一実施例の回路
図である。 【図２】 電圧リミット回路を適用する回路例の回路ブ
ロック図である。 【図３】 従来の電圧リミット回路の回路図である。 【符号の説明】 １：温度補償された基準電圧源、２：入力端子、３：出
力端子、４：電源端子、５：スタートアッフ回路、６：
第１のカレントミラー回路、７：第２のカレントミラー
回路、８：第３のカレントミラー回路、９：Ｇｍ増幅
器、１０：第４のカレントミラー回路、１１：第５のカ
レントミラー回路（比較検出回路）、１２：出力回路、
２１：リミット回路、２２：増幅器、２３：出力端子、
２４：入力端子、２５：加算点。
図である。 【図２】 電圧リミット回路を適用する回路例の回路ブ
ロック図である。 【図３】 従来の電圧リミット回路の回路図である。 【符号の説明】 １：温度補償された基準電圧源、２：入力端子、３：出
力端子、４：電源端子、５：スタートアッフ回路、６：
第１のカレントミラー回路、７：第２のカレントミラー
回路、８：第３のカレントミラー回路、９：Ｇｍ増幅
器、１０：第４のカレントミラー回路、１１：第５のカ
レントミラー回路（比較検出回路）、１２：出力回路、
２１：リミット回路、２２：増幅器、２３：出力端子、
２４：入力端子、２５：加算点。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03G 11/00
Claims (1)
- (57)【特許請求の範囲】 【請求項１】温度補償された基準電圧を抵抗分割する第
１および第２の抵抗と、 該抵抗分割された電圧がエミッタに接続される第１のト
ランジスタ、該第１のトランジスタのベースに対してベ
ースが共通接続される第２のトランジスタ、および該第
２のトランジスタのエミッタと接地間に接続される第３
の抵抗を有し、該第２のトランジスタのコレクタ電流を
上記第１のトランジスタのコレクタ電流として帰還させ
第１の基準電流を発生する カレントミラー回路群と、上記第１のトランジスタのベースに対してベースが共通
接続される第３のトランジスタ、および該第３のトラン
ジスタのエミッタと接地間に接続される第４の抵抗を有
し、第２の基準電流を発生する別のカレントミラー回路
群と、 上記第１の基準電流が動作電流として供給され、入力端
子に印加される電圧信号を抵抗分割して差動端子に入力
し電流信号に変換して出力するＧｍ増幅器と、 該Ｇｍ増幅器の出力電流と上記第２の基準電流を比較
し、一方が他方を越えるとこれを検出する比較検出回路
と、 該比較検出回路の検出結果を出力する出力回路とからな
り、該出力回路は 上記入力端子に入力する電圧が所定値未満
まではハイインピーダンス出力を示し、所定値を越える
とリミット検出信号が出力することを特徴とする電圧リ
ミット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31939794A JP3407833B2 (ja) | 1994-11-30 | 1994-11-30 | 電圧リミット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31939794A JP3407833B2 (ja) | 1994-11-30 | 1994-11-30 | 電圧リミット回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08162870A JPH08162870A (ja) | 1996-06-21 |
| JP3407833B2 true JP3407833B2 (ja) | 2003-05-19 |
Family
ID=18109727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31939794A Expired - Lifetime JP3407833B2 (ja) | 1994-11-30 | 1994-11-30 | 電圧リミット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3407833B2 (ja) |
-
1994
- 1994-11-30 JP JP31939794A patent/JP3407833B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08162870A (ja) | 1996-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| US4931718A (en) | CMOS voltage reference | |
| JPH0695610B2 (ja) | バイアス電圧発生回路及びその方法 | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JP4689126B2 (ja) | 電子回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS60204019A (ja) | 電流源回路配置 | |
| JP3407833B2 (ja) | 電圧リミット回路 | |
| US3533007A (en) | Difference amplifier with darlington input stages | |
| JP3643389B2 (ja) | 定電圧回路 | |
| US4477780A (en) | Operational amplifier with multiple switchable outputs | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| GB2121255A (en) | Comparator circuit | |
| US4230980A (en) | Bias circuit | |
| JPH06101671B2 (ja) | 電圧比較回路 | |
| JP2550241B2 (ja) | フローティング電源回路 | |
| JP2836339B2 (ja) | 定電圧発生回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JPH0646097Y2 (ja) | トランジスタ出力回路 | |
| JPS5816366B2 (ja) | レベルシフトカイロ | |
| JPS60252929A (ja) | 基準電圧発生回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JPS6035303Y2 (ja) | 波形整形回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH11134052A (ja) | 基準電圧発生回路および基準電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030212 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |