JPH11134052A - 基準電圧発生回路および基準電流発生回路 - Google Patents
基準電圧発生回路および基準電流発生回路Info
- Publication number
- JPH11134052A JPH11134052A JP9296646A JP29664697A JPH11134052A JP H11134052 A JPH11134052 A JP H11134052A JP 9296646 A JP9296646 A JP 9296646A JP 29664697 A JP29664697 A JP 29664697A JP H11134052 A JPH11134052 A JP H11134052A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- voltage
- current
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】簡単な構成で安定に動作することができる基準
電圧発生回路および基準電流発生回路を提供する。 【解決手段】バンドギャップ電圧を発生するための第１
のカレントミラーを構成するトランジスタ対Ｑ１，Ｑ２
と、このトランジスタ対Ｑ１，Ｑ２のベース、エミッタ
間の電圧差を電流に変換する抵抗Ｒ１と、その電流を電
圧に変換する第２の抵抗Ｒ２と、その電流を反転する第
２のカレントミラーを構成するＭＯＳトランジスタ対Ｍ
２、Ｍ３と、ゲートがＭＯＳトランジスタ対Ｍ２、Ｍ３
の出力側およびトランジスタ対Ｑ１、Ｑ２の出力側に接
続されてソースの電圧を抵抗Ｒ２に帰還するＭＯＳトラ
ンジスタＭ１とを備えている。
電圧発生回路および基準電流発生回路を提供する。 【解決手段】バンドギャップ電圧を発生するための第１
のカレントミラーを構成するトランジスタ対Ｑ１，Ｑ２
と、このトランジスタ対Ｑ１，Ｑ２のベース、エミッタ
間の電圧差を電流に変換する抵抗Ｒ１と、その電流を電
圧に変換する第２の抵抗Ｒ２と、その電流を反転する第
２のカレントミラーを構成するＭＯＳトランジスタ対Ｍ
２、Ｍ３と、ゲートがＭＯＳトランジスタ対Ｍ２、Ｍ３
の出力側およびトランジスタ対Ｑ１、Ｑ２の出力側に接
続されてソースの電圧を抵抗Ｒ２に帰還するＭＯＳトラ
ンジスタＭ１とを備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、電子機器や電子
回路に使用する基準電圧発生回路および基準電流発生回
路に関するものである。
回路に使用する基準電圧発生回路および基準電流発生回
路に関するものである。
【０００２】
【従来の技術】従来、電子機器や電子回路に使用する基
準電圧発生回路については特開平６−３０９０５１号公
報に開示されている。図３は従来の基準電圧発生回路の
構成図である。図３において、Ｑ１、Ｑ２はトランジス
タ、Ｒ１、Ｒ２は抵抗であり、これらにより基準電流を
発生する。Ｍ２、Ｍ３は電流源を構成するＭＯＳトラン
ジスタである。トランジスタＱ１、Ｑ２と抵抗Ｒ１がウ
ィドラーカレントミラーを構成し、トランジスタＱ１の
ベース、エミッタ間とトランジスタＱ２のベース、エミ
ッタ間との電圧差を抵抗Ｒ１で電流に変換する。その電
流をＭＯＳトランジスタＭ２、Ｍ３で折り返して抵抗Ｒ
２で電圧に変換する。トランジスタＱ１のベース、エミ
ッタ間の電圧と抵抗Ｒ２で発生した電圧の和がバンドギ
ャップ電圧として出力端子ＶＢＧに発生する。
準電圧発生回路については特開平６−３０９０５１号公
報に開示されている。図３は従来の基準電圧発生回路の
構成図である。図３において、Ｑ１、Ｑ２はトランジス
タ、Ｒ１、Ｒ２は抵抗であり、これらにより基準電流を
発生する。Ｍ２、Ｍ３は電流源を構成するＭＯＳトラン
ジスタである。トランジスタＱ１、Ｑ２と抵抗Ｒ１がウ
ィドラーカレントミラーを構成し、トランジスタＱ１の
ベース、エミッタ間とトランジスタＱ２のベース、エミ
ッタ間との電圧差を抵抗Ｒ１で電流に変換する。その電
流をＭＯＳトランジスタＭ２、Ｍ３で折り返して抵抗Ｒ
２で電圧に変換する。トランジスタＱ１のベース、エミ
ッタ間の電圧と抵抗Ｒ２で発生した電圧の和がバンドギ
ャップ電圧として出力端子ＶＢＧに発生する。
【０００３】さらに、従来、電子機器、電子回路に使用
する基準電圧発生回路については特開平５−１７３６５
９号公報に開示されている。図４は従来の基準電圧発生
回路の構成図である。図４において、Ｄ１、Ｄ２はダイ
オード、Ｒ３は抵抗であり、これらにより基準電圧を発
生する。Ｒ４、Ｒ５は基準電圧を増幅する抵抗である。
ＯＰは基準電圧を比較し、抵抗Ｒ４、Ｒ５の接合点に帰
還する演算増幅器である。ダイオードＤ１に発生する電
圧とダイオードＤ２と抵抗Ｒ３とにより発生する電圧を
演算増幅器ＯＰで比較し、その出力結果を抵抗Ｒ４、Ｒ
５の接合点に帰還する構成にしている。これによりバン
ドギャップ電圧が演算増幅器ＯＰの出力端子ＶＢＧに発
生する。
する基準電圧発生回路については特開平５−１７３６５
９号公報に開示されている。図４は従来の基準電圧発生
回路の構成図である。図４において、Ｄ１、Ｄ２はダイ
オード、Ｒ３は抵抗であり、これらにより基準電圧を発
生する。Ｒ４、Ｒ５は基準電圧を増幅する抵抗である。
ＯＰは基準電圧を比較し、抵抗Ｒ４、Ｒ５の接合点に帰
還する演算増幅器である。ダイオードＤ１に発生する電
圧とダイオードＤ２と抵抗Ｒ３とにより発生する電圧を
演算増幅器ＯＰで比較し、その出力結果を抵抗Ｒ４、Ｒ
５の接合点に帰還する構成にしている。これによりバン
ドギャップ電圧が演算増幅器ＯＰの出力端子ＶＢＧに発
生する。
【０００４】さらに、従来、電子機器や電子回路に使用
する基準電圧発生回路については特開平３−１２３２０
９号公報に開示されている。図５は従来の基準電圧発生
回路の構成図である。図５において、Ｑ３、Ｑ４はトラ
ンジスタ、Ｒ６は抵抗であり、これらにより基準電流を
発生する。Ｒ７、Ｒ８は基準電圧を増幅する抵抗であ
る。ＯＰは抵抗Ｒ７、Ｒ８でそれぞれ発生した電圧を比
較し、トランジスタＱ３、Ｑ４のベースの接合点に帰還
する演算増幅器である。トランジスタＱ３の発生するエ
ミッタ電流を抵抗Ｒ８で受け電圧に変換する。トランジ
スタＱ４と抵抗Ｒ６とにより発生する電流を抵抗Ｒ７で
受け電圧に変換する。それぞれ抵抗Ｒ７、Ｒ８で発生し
た電圧を演算増幅器ＯＰで比較し、その出力結果をトラ
ンジスタＱ３、Ｑ４のベースの接合点に帰還する構成に
している。これによりバンドギャップ電圧が演算増幅器
ＯＰの出力端子ＶＢＧに発生する。
する基準電圧発生回路については特開平３−１２３２０
９号公報に開示されている。図５は従来の基準電圧発生
回路の構成図である。図５において、Ｑ３、Ｑ４はトラ
ンジスタ、Ｒ６は抵抗であり、これらにより基準電流を
発生する。Ｒ７、Ｒ８は基準電圧を増幅する抵抗であ
る。ＯＰは抵抗Ｒ７、Ｒ８でそれぞれ発生した電圧を比
較し、トランジスタＱ３、Ｑ４のベースの接合点に帰還
する演算増幅器である。トランジスタＱ３の発生するエ
ミッタ電流を抵抗Ｒ８で受け電圧に変換する。トランジ
スタＱ４と抵抗Ｒ６とにより発生する電流を抵抗Ｒ７で
受け電圧に変換する。それぞれ抵抗Ｒ７、Ｒ８で発生し
た電圧を演算増幅器ＯＰで比較し、その出力結果をトラ
ンジスタＱ３、Ｑ４のベースの接合点に帰還する構成に
している。これによりバンドギャップ電圧が演算増幅器
ＯＰの出力端子ＶＢＧに発生する。
【０００５】
【発明が解決しようとする課題】従来、電子機器や電子
回路に使用する基準電圧発生回路において、基準電圧を
発生する場合に、簡単な構成で安定な動作が課題であっ
た。たとえば、特開平６−３０９０５１号公報に開示さ
れている従来例（図３）では帰還利得がせいぜい１０倍
程度であり、カレントミラーＭ２、Ｍ３で生じる電流差
を吸収しきれない。
回路に使用する基準電圧発生回路において、基準電圧を
発生する場合に、簡単な構成で安定な動作が課題であっ
た。たとえば、特開平６−３０９０５１号公報に開示さ
れている従来例（図３）では帰還利得がせいぜい１０倍
程度であり、カレントミラーＭ２、Ｍ３で生じる電流差
を吸収しきれない。
【０００６】また、特開平５−１７３６５９号公報に開
示されている従来例（図４）や特開平３−１２３２０９
号公報に開示されている従来例（図５）では、演算増幅
器ＯＰを用いることにより帰還利得を大きく設定するこ
とはできるが、演算増幅器ＯＰを用いることが避けられ
ず回路規模が大きくなるという欠点を持っている。例え
ば、簡単な演算増幅器の具体的な回路を図６に示す。図
６において、Ｍ５〜Ｍ１３はＭＯＳトランジスタ、Ｃ１
はコンデンサ、ＶＤＤは電源電圧、ＧＮＤは接地、−は
反転入力端子、＋は非反転入力端子、ＯＵＴは出力端子
である。
示されている従来例（図４）や特開平３−１２３２０９
号公報に開示されている従来例（図５）では、演算増幅
器ＯＰを用いることにより帰還利得を大きく設定するこ
とはできるが、演算増幅器ＯＰを用いることが避けられ
ず回路規模が大きくなるという欠点を持っている。例え
ば、簡単な演算増幅器の具体的な回路を図６に示す。図
６において、Ｍ５〜Ｍ１３はＭＯＳトランジスタ、Ｃ１
はコンデンサ、ＶＤＤは電源電圧、ＧＮＤは接地、−は
反転入力端子、＋は非反転入力端子、ＯＵＴは出力端子
である。
【０００７】この発明は、上記従来の課題を解決するも
のであり、簡単な構成で安定に動作することができる基
準電圧発生回路および基準電流発生回路を提供すること
を目的とする。
のであり、簡単な構成で安定に動作することができる基
準電圧発生回路および基準電流発生回路を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】請求項１記載の基準電圧
発生回路は、バンドギャップ電圧を発生するための第１
のカレントミラーを構成するトランジスタ対と、このト
ランジスタ対のベース、エミッタ間の電圧差を電流に変
換する第１の抵抗と、トランジスタ対の一方に直列に接
続されて電流を電圧に変換する第２の抵抗と、この第２
の抵抗を介してトランジスタ対に直列に接続されて第１
の抵抗、第２の抵抗およびトランジスタ対により発生さ
れた電流を反転する第２のカレントミラーを構成するＭ
ＯＳトランジスタ対と、第２の抵抗とこれに接続された
ＭＯＳトランジスタ対の一方との間に介挿されゲートが
ＭＯＳトランジスタ対の他方とこれに接続されたトラン
ジスタ対の一方のトランジスタとの間に接続されてソー
スの電圧を第２の抵抗に帰還するＭＯＳトランジスタと
を備え、出力端子をＭＯＳトランジスタと第２の抵抗と
の接続点に接続したものである。
発生回路は、バンドギャップ電圧を発生するための第１
のカレントミラーを構成するトランジスタ対と、このト
ランジスタ対のベース、エミッタ間の電圧差を電流に変
換する第１の抵抗と、トランジスタ対の一方に直列に接
続されて電流を電圧に変換する第２の抵抗と、この第２
の抵抗を介してトランジスタ対に直列に接続されて第１
の抵抗、第２の抵抗およびトランジスタ対により発生さ
れた電流を反転する第２のカレントミラーを構成するＭ
ＯＳトランジスタ対と、第２の抵抗とこれに接続された
ＭＯＳトランジスタ対の一方との間に介挿されゲートが
ＭＯＳトランジスタ対の他方とこれに接続されたトラン
ジスタ対の一方のトランジスタとの間に接続されてソー
スの電圧を第２の抵抗に帰還するＭＯＳトランジスタと
を備え、出力端子をＭＯＳトランジスタと第２の抵抗と
の接続点に接続したものである。
【０００９】請求項１記載の基準電圧発生回路によれ
ば、バンドギャップ電圧を発生するカレントミラーとそ
の基準電流を反転するカレントミラーとそれぞれの出力
を接続した出力電圧をＭＯＳトランジスタを介してバン
ドギャプ電圧に帰還するという簡単な構成で安定な動作
をする基準電圧を得ることができる。請求項２記載の基
準電流発生回路は、請求項１において、ＭＯＳトランジ
スタ対およびトランジスタ対の第１のＭＯＳトランジス
タのゲート接続側に、ソースフォロアを構成する第２の
ＭＯＳトランジスタのゲートが接続され、この第２のＭ
ＯＳトランジスタのソースに発生した電圧を電流に変換
する抵抗をソースに接続したものである。
ば、バンドギャップ電圧を発生するカレントミラーとそ
の基準電流を反転するカレントミラーとそれぞれの出力
を接続した出力電圧をＭＯＳトランジスタを介してバン
ドギャプ電圧に帰還するという簡単な構成で安定な動作
をする基準電圧を得ることができる。請求項２記載の基
準電流発生回路は、請求項１において、ＭＯＳトランジ
スタ対およびトランジスタ対の第１のＭＯＳトランジス
タのゲート接続側に、ソースフォロアを構成する第２の
ＭＯＳトランジスタのゲートが接続され、この第２のＭ
ＯＳトランジスタのソースに発生した電圧を電流に変換
する抵抗をソースに接続したものである。
【００１０】請求項２記載の基準電流発生回路によれ
ば、請求項１と同様な効果のほか、バンドギャップ電圧
に応じた安定した基準電流を得ることができる。
ば、請求項１と同様な効果のほか、バンドギャップ電圧
に応じた安定した基準電流を得ることができる。
【００１１】
【発明の実施の形態】以下この発明の第１の実施の形態
について、図１により説明する。図１は第１の実施の形
態における基準電圧発生回路の回路構成例を示すもので
ある。図１において、Ｑ１とＱ２はカレントミラーを構
成するもので、それそれのベース、エミッタ間の電圧差
を発生するトランジスタ対であり、エミッタの一方すな
わちトランジスタＱ１のエミッタがグランドに接続さ
れ、エミッタの他方すなわちトランジスタＱ２のエミッ
タがそれに直列に接続された抵抗Ｒ１を介してグランド
に接続されている。Ｒ１はトランジスタＱ１、Ｑ２で発
生した電圧差を電流に変換する抵抗である。Ｒ２はコレ
クタの一方すなわちトランジスタＱ２のコレクタに直列
に接続されてトランジスタＱ２に流れる電流を電圧に変
換する抵抗であり、コレクタ接続側と反対側に出力端子
ＶＢＧが接続されている。Ｍ２とＭ３はカレントミラー
を構成するもので、トランジスタＱ１、Ｑ２と抵抗Ｒ
１、Ｒ２で発生した電流を反転するＭＯＳトランジスタ
対であり、ＭＯＳトランジスタＭ２、Ｍ３のソースが電
源ＶＤＤに接続され、ＭＯＳトランジスタＭ２のドレイ
ンがＭＯＳトランジスタＭ１を介して抵抗Ｒ２の出力端
子ＶＢＧ側に接続され、ＭＯＳトランジスタＭ３のドレ
インがトランジスタＱ１のコレクタ側に接続されてい
る。ＭＯＳトランジスタＭ１はＭＯＳトランジスタＭ２
のドレインと抵抗Ｒ２との間に介挿され、ゲートがＭＯ
ＳトランジスタＭ３ドレインとトランジスタＱ１のコレ
クタの接続点に接続されて、ソースの電圧を抵抗Ｒ２に
帰還している。すなわち、それぞれのカレントミラーの
出力を接続し、その接続点からＭＯＳトランジスタＭ１
を介してバンドギャップ電圧の発生点（抵抗Ｒ２）へ電
圧を帰還する構成としている。
について、図１により説明する。図１は第１の実施の形
態における基準電圧発生回路の回路構成例を示すもので
ある。図１において、Ｑ１とＱ２はカレントミラーを構
成するもので、それそれのベース、エミッタ間の電圧差
を発生するトランジスタ対であり、エミッタの一方すな
わちトランジスタＱ１のエミッタがグランドに接続さ
れ、エミッタの他方すなわちトランジスタＱ２のエミッ
タがそれに直列に接続された抵抗Ｒ１を介してグランド
に接続されている。Ｒ１はトランジスタＱ１、Ｑ２で発
生した電圧差を電流に変換する抵抗である。Ｒ２はコレ
クタの一方すなわちトランジスタＱ２のコレクタに直列
に接続されてトランジスタＱ２に流れる電流を電圧に変
換する抵抗であり、コレクタ接続側と反対側に出力端子
ＶＢＧが接続されている。Ｍ２とＭ３はカレントミラー
を構成するもので、トランジスタＱ１、Ｑ２と抵抗Ｒ
１、Ｒ２で発生した電流を反転するＭＯＳトランジスタ
対であり、ＭＯＳトランジスタＭ２、Ｍ３のソースが電
源ＶＤＤに接続され、ＭＯＳトランジスタＭ２のドレイ
ンがＭＯＳトランジスタＭ１を介して抵抗Ｒ２の出力端
子ＶＢＧ側に接続され、ＭＯＳトランジスタＭ３のドレ
インがトランジスタＱ１のコレクタ側に接続されてい
る。ＭＯＳトランジスタＭ１はＭＯＳトランジスタＭ２
のドレインと抵抗Ｒ２との間に介挿され、ゲートがＭＯ
ＳトランジスタＭ３ドレインとトランジスタＱ１のコレ
クタの接続点に接続されて、ソースの電圧を抵抗Ｒ２に
帰還している。すなわち、それぞれのカレントミラーの
出力を接続し、その接続点からＭＯＳトランジスタＭ１
を介してバンドギャップ電圧の発生点（抵抗Ｒ２）へ電
圧を帰還する構成としている。
【００１２】以上のように構成された実施の形態の基準
電圧発生回路について以下、その動作を説明する。トラ
ンジスタＱ１、Ｑ２の設計サイズ、または電流値に差を
付けることでトランジスタＱ１、Ｑ２の各ベース、エミ
ッタ間の電圧に電圧差が生じる。この電圧差を抵抗Ｒ１
で電流に変換する。この変換した電流を抵抗Ｒ２で増幅
し、トランジスタＱ２および抵抗Ｒ１、Ｒ２に発生する
電圧の和をとると、バンドギャップ電圧として知られる
電圧、約１．２Ｖが発生する。図１においては、出力端
子ＶＢＧにバンドギャップ電圧として発生する。これら
トランジスタＱ２および抵抗Ｒ１、Ｒ２に流れる電流は
カレントミラーとしてトランジスタＱ１に反映される。
また、ＭＯＳトランジスタＭ１を介して、カレントミラ
ーを構成するＭＯＳトランジスタＭ２、Ｍ３にも反映さ
れる。それぞれのカレントミラーの出力点を接続すると
電流差が０となる電圧でその接続点は安定する。その電
圧をＭＯＳトランジスタＭ１を介して、バンドギャップ
電圧の出力端子ＶＢＧに帰還すると抵抗Ｒ１、Ｒ２、ト
ランジスタＱ２に流れる電流値を帰還ループで自動調整
され、安定した動作が可能である。ＭＯＳトランジスタ
Ｍ３のゲートを入力として考察すると、カレントソース
負荷のインバータとして動作するので１００倍（４０ｄ
Ｂ）程度を簡単に得ることができる。
電圧発生回路について以下、その動作を説明する。トラ
ンジスタＱ１、Ｑ２の設計サイズ、または電流値に差を
付けることでトランジスタＱ１、Ｑ２の各ベース、エミ
ッタ間の電圧に電圧差が生じる。この電圧差を抵抗Ｒ１
で電流に変換する。この変換した電流を抵抗Ｒ２で増幅
し、トランジスタＱ２および抵抗Ｒ１、Ｒ２に発生する
電圧の和をとると、バンドギャップ電圧として知られる
電圧、約１．２Ｖが発生する。図１においては、出力端
子ＶＢＧにバンドギャップ電圧として発生する。これら
トランジスタＱ２および抵抗Ｒ１、Ｒ２に流れる電流は
カレントミラーとしてトランジスタＱ１に反映される。
また、ＭＯＳトランジスタＭ１を介して、カレントミラ
ーを構成するＭＯＳトランジスタＭ２、Ｍ３にも反映さ
れる。それぞれのカレントミラーの出力点を接続すると
電流差が０となる電圧でその接続点は安定する。その電
圧をＭＯＳトランジスタＭ１を介して、バンドギャップ
電圧の出力端子ＶＢＧに帰還すると抵抗Ｒ１、Ｒ２、ト
ランジスタＱ２に流れる電流値を帰還ループで自動調整
され、安定した動作が可能である。ＭＯＳトランジスタ
Ｍ３のゲートを入力として考察すると、カレントソース
負荷のインバータとして動作するので１００倍（４０ｄ
Ｂ）程度を簡単に得ることができる。
【００１３】第１の実施の形態によれば、バンドギャッ
プ電圧を発生するカレントミラーとその基準電流を反転
するカレントミラーとそれぞれの出力を接続した出力電
圧をＭＯＳトランジスタを介してバンドギャプ電圧に帰
還するという構成を備えることより、簡単な構成で安定
な動作をする基準電圧を得ることができる。なお、この
実施の形態ではバンドギャップ電圧を発生するカレント
ミラーをトランジスタ対としたが、このトランジスタ対
はＭＯＳトランジスタ対でもよい。
プ電圧を発生するカレントミラーとその基準電流を反転
するカレントミラーとそれぞれの出力を接続した出力電
圧をＭＯＳトランジスタを介してバンドギャプ電圧に帰
還するという構成を備えることより、簡単な構成で安定
な動作をする基準電圧を得ることができる。なお、この
実施の形態ではバンドギャップ電圧を発生するカレント
ミラーをトランジスタ対としたが、このトランジスタ対
はＭＯＳトランジスタ対でもよい。
【００１４】この発明の第２の実施の形態を図２に示
す。この基準電流発生回路は、第１の実施の形態におい
て、ソースフォロアを構成するＭＯＳトランジスタＭ４
と、ソースに発生した電圧を電流に変換する抵抗Ｒ９を
追加している。すなわち、トランジスタＱ１のコレクタ
とＭＯＳトランジスタＭ３のドレインの接続点にＭＯＳ
トランジスタＭ４のゲートを接続し、ＭＯＳトランジス
タＭ４のソースを抵抗Ｒ９を介してグランドに接続し、
ドレインに出力端子ＩＯＵＴを接続している。その他の
構成は第１の実施の形態と同様である。
す。この基準電流発生回路は、第１の実施の形態におい
て、ソースフォロアを構成するＭＯＳトランジスタＭ４
と、ソースに発生した電圧を電流に変換する抵抗Ｒ９を
追加している。すなわち、トランジスタＱ１のコレクタ
とＭＯＳトランジスタＭ３のドレインの接続点にＭＯＳ
トランジスタＭ４のゲートを接続し、ＭＯＳトランジス
タＭ４のソースを抵抗Ｒ９を介してグランドに接続し、
ドレインに出力端子ＩＯＵＴを接続している。その他の
構成は第１の実施の形態と同様である。
【００１５】このように、トランジスタＱ１のコレクタ
とＭＯＳトランジスタＭ３のドレインの接合点の電圧を
ＭＯＳトランジスタＭ４でソースフォロアとして出力す
ると、ＭＯＳトランジスタＭ４のソースすなわち端子Ｖ
ＢＧＯにバンドギャップと等しい電圧が現れる。この電
圧を用いて、抵抗Ｒ９で電流に変換すれば、バンドギャ
ップ電圧と抵抗の特性により決定される安定な基準電流
をＭＯＳトランジスタＭ４のドレインに得ることができ
る。
とＭＯＳトランジスタＭ３のドレインの接合点の電圧を
ＭＯＳトランジスタＭ４でソースフォロアとして出力す
ると、ＭＯＳトランジスタＭ４のソースすなわち端子Ｖ
ＢＧＯにバンドギャップと等しい電圧が現れる。この電
圧を用いて、抵抗Ｒ９で電流に変換すれば、バンドギャ
ップ電圧と抵抗の特性により決定される安定な基準電流
をＭＯＳトランジスタＭ４のドレインに得ることができ
る。
【００１６】第２の実施の形態によれば、第１の実施の
形態にソースフォロアを備えることで安定な基準電流を
得ることができる。その他、第１の実施の形態と同様な
効果がある。
形態にソースフォロアを備えることで安定な基準電流を
得ることができる。その他、第１の実施の形態と同様な
効果がある。
【００１７】
【発明の効果】請求項１記載の基準電圧発生回路によれ
ば、バンドギャップ電圧を発生するカレントミラーとそ
の基準電流を反転するカレントミラーとそれぞれの出力
を接続した出力電圧をＭＯＳトランジスタを介してバン
ドギャプ電圧に帰還するという簡単な構成で安定な動作
をする基準電圧を得ることができる。
ば、バンドギャップ電圧を発生するカレントミラーとそ
の基準電流を反転するカレントミラーとそれぞれの出力
を接続した出力電圧をＭＯＳトランジスタを介してバン
ドギャプ電圧に帰還するという簡単な構成で安定な動作
をする基準電圧を得ることができる。
【００１８】請求項２記載の基準電流発生回路によれ
ば、請求項１と同様な効果のほか、バンドギャップ電圧
に応じた安定した基準電流を得ることができる。
ば、請求項１と同様な効果のほか、バンドギャップ電圧
に応じた安定した基準電流を得ることができる。
【図１】この発明の第１の実施の形態における基準電圧
発生回路図である。
発生回路図である。
【図２】第２の実施の形態における基準電流発生回路図
である。
である。
【図３】従来例の基準電圧発生回路図である。
【図４】他の従来例の基準電圧発生回路図である。
【図５】さらに他の従来例の基準電圧発生回路図であ
る。
る。
【図６】オペアンプ回路の具体回路図である。
Ｑ１〜Ｑ４ トランジスタ Ｒ１〜Ｒ８ 抵抗 Ｄ１、Ｄ２ ダイオード Ｍ１〜Ｍ１３ ＭＯＳトランジスタ Ｃ１ コンデンサ ＯＰ 演算増幅器
Claims (2)
- 【請求項１】 バンドギャップ電圧を発生するための第
１のカレントミラーを構成するトランジスタ対と、この
トランジスタ対のベース、エミッタ間の電圧差を電流に
変換する第１の抵抗と、前記トランジスタ対の一方に直
列に接続されて前記電流を電圧に変換する第２の抵抗
と、この第２の抵抗を介して前記トランジスタ対に直列
に接続されて前記第１の抵抗、前記第２の抵抗および前
記トランジスタ対により発生された電流を反転する第２
のカレントミラーを構成するＭＯＳトランジスタ対と、
前記第２の抵抗とこれに接続された前記ＭＯＳトランジ
スタ対の一方との間に介挿されゲートが前記ＭＯＳトラ
ンジスタ対の他方とこれに接続された前記トランジスタ
対の一方のトランジスタとの間に接続されてソースの電
圧を前記第２の抵抗に帰還する第１のＭＯＳトランジス
タとを備え、出力端子を前記第１のＭＯＳトランジスタ
と前記第２の抵抗との接続点に接続した基準電圧発生回
路。 - 【請求項２】 ＭＯＳトランジスタ対およびトランジス
タ対の第１のＭＯＳトランジスタのゲート接続側に、ソ
ースフォロアを構成する第２のＭＯＳトランジスタのゲ
ートが接続され、この第２のＭＯＳトランジスタのソー
スに発生した電圧を電流に変換する抵抗を、前記ソース
に接続した請求項１記載の基準電流発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29664697A JP3526189B2 (ja) | 1997-10-29 | 1997-10-29 | 基準電圧発生回路および基準電流発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29664697A JP3526189B2 (ja) | 1997-10-29 | 1997-10-29 | 基準電圧発生回路および基準電流発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11134052A true JPH11134052A (ja) | 1999-05-21 |
| JP3526189B2 JP3526189B2 (ja) | 2004-05-10 |
Family
ID=17836243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29664697A Expired - Fee Related JP3526189B2 (ja) | 1997-10-29 | 1997-10-29 | 基準電圧発生回路および基準電流発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3526189B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102854913A (zh) * | 2011-06-28 | 2013-01-02 | 比亚迪股份有限公司 | 一种带隙基准电压源电路 |
| CN112398080A (zh) * | 2020-10-20 | 2021-02-23 | 中国科学院微电子研究所 | 一种过流保护装置 |
-
1997
- 1997-10-29 JP JP29664697A patent/JP3526189B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102854913A (zh) * | 2011-06-28 | 2013-01-02 | 比亚迪股份有限公司 | 一种带隙基准电压源电路 |
| CN112398080A (zh) * | 2020-10-20 | 2021-02-23 | 中国科学院微电子研究所 | 一种过流保护装置 |
| CN112398080B (zh) * | 2020-10-20 | 2022-10-21 | 中国科学院微电子研究所 | 一种过流保护装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3526189B2 (ja) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4714467B2 (ja) | 改善されたヘッドルームを有するｃｍｏｓ電圧バンドギャップ基準 | |
| US5229711A (en) | Reference voltage generating circuit | |
| KR20000070027A (ko) | 절대 온도에 비례하는 전압을 발생하는 장치를 포함하는 집적회로 및 전압 발생 방법 | |
| JPS62100008A (ja) | 電流電圧変換回路 | |
| JPH0681013U (ja) | 電流源回路 | |
| JPH02121012A (ja) | 相補性ｍｏｓ技術による回路装置 | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| US5920184A (en) | Low ripple voltage reference circuit | |
| JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
| JPH11134052A (ja) | 基準電圧発生回路および基準電流発生回路 | |
| JP2002026666A (ja) | 電圧電流変換器 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| KR100284303B1 (ko) | 온도보상 기준전압 발생 장치 | |
| KR100599974B1 (ko) | 기준 전압 발생기 | |
| JPH05235661A (ja) | 定電流源回路 | |
| JPH0257372B2 (ja) | ||
| JP3352928B2 (ja) | 基準電圧発生回路 | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP3315850B2 (ja) | 電流電圧変換装置 | |
| JP2695787B2 (ja) | 電圧−電流変換回路 | |
| JPH04117710A (ja) | 利得可変増幅器 | |
| KR830000469Y1 (ko) | 신호변환 회로 | |
| JP3407833B2 (ja) | 電圧リミット回路 | |
| KR960008145Y1 (ko) | 전류원 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |