JPH11134052A - 基準電圧発生回路および基準電流発生回路 - Google Patents
基準電圧発生回路および基準電流発生回路Info
- Publication number
- JPH11134052A JPH11134052A JP9296646A JP29664697A JPH11134052A JP H11134052 A JPH11134052 A JP H11134052A JP 9296646 A JP9296646 A JP 9296646A JP 29664697 A JP29664697 A JP 29664697A JP H11134052 A JPH11134052 A JP H11134052A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- voltage
- current
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
電圧発生回路および基準電流発生回路を提供する。 【解決手段】バンドギャップ電圧を発生するための第1
のカレントミラーを構成するトランジスタ対Q1,Q2
と、このトランジスタ対Q1,Q2のベース、エミッタ
間の電圧差を電流に変換する抵抗R1と、その電流を電
圧に変換する第2の抵抗R2と、その電流を反転する第
2のカレントミラーを構成するMOSトランジスタ対M
2、M3と、ゲートがMOSトランジスタ対M2、M3
の出力側およびトランジスタ対Q1、Q2の出力側に接
続されてソースの電圧を抵抗R2に帰還するMOSトラ
ンジスタM1とを備えている。
Description
回路に使用する基準電圧発生回路および基準電流発生回
路に関するものである。
準電圧発生回路については特開平6−309051号公
報に開示されている。図3は従来の基準電圧発生回路の
構成図である。図3において、Q1、Q2はトランジス
タ、R1、R2は抵抗であり、これらにより基準電流を
発生する。M2、M3は電流源を構成するMOSトラン
ジスタである。トランジスタQ1、Q2と抵抗R1がウ
ィドラーカレントミラーを構成し、トランジスタQ1の
ベース、エミッタ間とトランジスタQ2のベース、エミ
ッタ間との電圧差を抵抗R1で電流に変換する。その電
流をMOSトランジスタM2、M3で折り返して抵抗R
2で電圧に変換する。トランジスタQ1のベース、エミ
ッタ間の電圧と抵抗R2で発生した電圧の和がバンドギ
ャップ電圧として出力端子VBGに発生する。
する基準電圧発生回路については特開平5−17365
9号公報に開示されている。図4は従来の基準電圧発生
回路の構成図である。図4において、D1、D2はダイ
オード、R3は抵抗であり、これらにより基準電圧を発
生する。R4、R5は基準電圧を増幅する抵抗である。
OPは基準電圧を比較し、抵抗R4、R5の接合点に帰
還する演算増幅器である。ダイオードD1に発生する電
圧とダイオードD2と抵抗R3とにより発生する電圧を
演算増幅器OPで比較し、その出力結果を抵抗R4、R
5の接合点に帰還する構成にしている。これによりバン
ドギャップ電圧が演算増幅器OPの出力端子VBGに発
生する。
する基準電圧発生回路については特開平3−12320
9号公報に開示されている。図5は従来の基準電圧発生
回路の構成図である。図5において、Q3、Q4はトラ
ンジスタ、R6は抵抗であり、これらにより基準電流を
発生する。R7、R8は基準電圧を増幅する抵抗であ
る。OPは抵抗R7、R8でそれぞれ発生した電圧を比
較し、トランジスタQ3、Q4のベースの接合点に帰還
する演算増幅器である。トランジスタQ3の発生するエ
ミッタ電流を抵抗R8で受け電圧に変換する。トランジ
スタQ4と抵抗R6とにより発生する電流を抵抗R7で
受け電圧に変換する。それぞれ抵抗R7、R8で発生し
た電圧を演算増幅器OPで比較し、その出力結果をトラ
ンジスタQ3、Q4のベースの接合点に帰還する構成に
している。これによりバンドギャップ電圧が演算増幅器
OPの出力端子VBGに発生する。
回路に使用する基準電圧発生回路において、基準電圧を
発生する場合に、簡単な構成で安定な動作が課題であっ
た。たとえば、特開平6−309051号公報に開示さ
れている従来例(図3)では帰還利得がせいぜい10倍
程度であり、カレントミラーM2、M3で生じる電流差
を吸収しきれない。
示されている従来例(図4)や特開平3−123209
号公報に開示されている従来例(図5)では、演算増幅
器OPを用いることにより帰還利得を大きく設定するこ
とはできるが、演算増幅器OPを用いることが避けられ
ず回路規模が大きくなるという欠点を持っている。例え
ば、簡単な演算増幅器の具体的な回路を図6に示す。図
6において、M5〜M13はMOSトランジスタ、C1
はコンデンサ、VDDは電源電圧、GNDは接地、−は
反転入力端子、+は非反転入力端子、OUTは出力端子
である。
のであり、簡単な構成で安定に動作することができる基
準電圧発生回路および基準電流発生回路を提供すること
を目的とする。
発生回路は、バンドギャップ電圧を発生するための第1
のカレントミラーを構成するトランジスタ対と、このト
ランジスタ対のベース、エミッタ間の電圧差を電流に変
換する第1の抵抗と、トランジスタ対の一方に直列に接
続されて電流を電圧に変換する第2の抵抗と、この第2
の抵抗を介してトランジスタ対に直列に接続されて第1
の抵抗、第2の抵抗およびトランジスタ対により発生さ
れた電流を反転する第2のカレントミラーを構成するM
OSトランジスタ対と、第2の抵抗とこれに接続された
MOSトランジスタ対の一方との間に介挿されゲートが
MOSトランジスタ対の他方とこれに接続されたトラン
ジスタ対の一方のトランジスタとの間に接続されてソー
スの電圧を第2の抵抗に帰還するMOSトランジスタと
を備え、出力端子をMOSトランジスタと第2の抵抗と
の接続点に接続したものである。
ば、バンドギャップ電圧を発生するカレントミラーとそ
の基準電流を反転するカレントミラーとそれぞれの出力
を接続した出力電圧をMOSトランジスタを介してバン
ドギャプ電圧に帰還するという簡単な構成で安定な動作
をする基準電圧を得ることができる。請求項2記載の基
準電流発生回路は、請求項1において、MOSトランジ
スタ対およびトランジスタ対の第1のMOSトランジス
タのゲート接続側に、ソースフォロアを構成する第2の
MOSトランジスタのゲートが接続され、この第2のM
OSトランジスタのソースに発生した電圧を電流に変換
する抵抗をソースに接続したものである。
ば、請求項1と同様な効果のほか、バンドギャップ電圧
に応じた安定した基準電流を得ることができる。
について、図1により説明する。図1は第1の実施の形
態における基準電圧発生回路の回路構成例を示すもので
ある。図1において、Q1とQ2はカレントミラーを構
成するもので、それそれのベース、エミッタ間の電圧差
を発生するトランジスタ対であり、エミッタの一方すな
わちトランジスタQ1のエミッタがグランドに接続さ
れ、エミッタの他方すなわちトランジスタQ2のエミッ
タがそれに直列に接続された抵抗R1を介してグランド
に接続されている。R1はトランジスタQ1、Q2で発
生した電圧差を電流に変換する抵抗である。R2はコレ
クタの一方すなわちトランジスタQ2のコレクタに直列
に接続されてトランジスタQ2に流れる電流を電圧に変
換する抵抗であり、コレクタ接続側と反対側に出力端子
VBGが接続されている。M2とM3はカレントミラー
を構成するもので、トランジスタQ1、Q2と抵抗R
1、R2で発生した電流を反転するMOSトランジスタ
対であり、MOSトランジスタM2、M3のソースが電
源VDDに接続され、MOSトランジスタM2のドレイ
ンがMOSトランジスタM1を介して抵抗R2の出力端
子VBG側に接続され、MOSトランジスタM3のドレ
インがトランジスタQ1のコレクタ側に接続されてい
る。MOSトランジスタM1はMOSトランジスタM2
のドレインと抵抗R2との間に介挿され、ゲートがMO
SトランジスタM3ドレインとトランジスタQ1のコレ
クタの接続点に接続されて、ソースの電圧を抵抗R2に
帰還している。すなわち、それぞれのカレントミラーの
出力を接続し、その接続点からMOSトランジスタM1
を介してバンドギャップ電圧の発生点(抵抗R2)へ電
圧を帰還する構成としている。
電圧発生回路について以下、その動作を説明する。トラ
ンジスタQ1、Q2の設計サイズ、または電流値に差を
付けることでトランジスタQ1、Q2の各ベース、エミ
ッタ間の電圧に電圧差が生じる。この電圧差を抵抗R1
で電流に変換する。この変換した電流を抵抗R2で増幅
し、トランジスタQ2および抵抗R1、R2に発生する
電圧の和をとると、バンドギャップ電圧として知られる
電圧、約1.2Vが発生する。図1においては、出力端
子VBGにバンドギャップ電圧として発生する。これら
トランジスタQ2および抵抗R1、R2に流れる電流は
カレントミラーとしてトランジスタQ1に反映される。
また、MOSトランジスタM1を介して、カレントミラ
ーを構成するMOSトランジスタM2、M3にも反映さ
れる。それぞれのカレントミラーの出力点を接続すると
電流差が0となる電圧でその接続点は安定する。その電
圧をMOSトランジスタM1を介して、バンドギャップ
電圧の出力端子VBGに帰還すると抵抗R1、R2、ト
ランジスタQ2に流れる電流値を帰還ループで自動調整
され、安定した動作が可能である。MOSトランジスタ
M3のゲートを入力として考察すると、カレントソース
負荷のインバータとして動作するので100倍(40d
B)程度を簡単に得ることができる。
プ電圧を発生するカレントミラーとその基準電流を反転
するカレントミラーとそれぞれの出力を接続した出力電
圧をMOSトランジスタを介してバンドギャプ電圧に帰
還するという構成を備えることより、簡単な構成で安定
な動作をする基準電圧を得ることができる。なお、この
実施の形態ではバンドギャップ電圧を発生するカレント
ミラーをトランジスタ対としたが、このトランジスタ対
はMOSトランジスタ対でもよい。
す。この基準電流発生回路は、第1の実施の形態におい
て、ソースフォロアを構成するMOSトランジスタM4
と、ソースに発生した電圧を電流に変換する抵抗R9を
追加している。すなわち、トランジスタQ1のコレクタ
とMOSトランジスタM3のドレインの接続点にMOS
トランジスタM4のゲートを接続し、MOSトランジス
タM4のソースを抵抗R9を介してグランドに接続し、
ドレインに出力端子IOUTを接続している。その他の
構成は第1の実施の形態と同様である。
とMOSトランジスタM3のドレインの接合点の電圧を
MOSトランジスタM4でソースフォロアとして出力す
ると、MOSトランジスタM4のソースすなわち端子V
BGOにバンドギャップと等しい電圧が現れる。この電
圧を用いて、抵抗R9で電流に変換すれば、バンドギャ
ップ電圧と抵抗の特性により決定される安定な基準電流
をMOSトランジスタM4のドレインに得ることができ
る。
形態にソースフォロアを備えることで安定な基準電流を
得ることができる。その他、第1の実施の形態と同様な
効果がある。
ば、バンドギャップ電圧を発生するカレントミラーとそ
の基準電流を反転するカレントミラーとそれぞれの出力
を接続した出力電圧をMOSトランジスタを介してバン
ドギャプ電圧に帰還するという簡単な構成で安定な動作
をする基準電圧を得ることができる。
ば、請求項1と同様な効果のほか、バンドギャップ電圧
に応じた安定した基準電流を得ることができる。
発生回路図である。
である。
る。
Claims (2)
- 【請求項1】 バンドギャップ電圧を発生するための第
1のカレントミラーを構成するトランジスタ対と、この
トランジスタ対のベース、エミッタ間の電圧差を電流に
変換する第1の抵抗と、前記トランジスタ対の一方に直
列に接続されて前記電流を電圧に変換する第2の抵抗
と、この第2の抵抗を介して前記トランジスタ対に直列
に接続されて前記第1の抵抗、前記第2の抵抗および前
記トランジスタ対により発生された電流を反転する第2
のカレントミラーを構成するMOSトランジスタ対と、
前記第2の抵抗とこれに接続された前記MOSトランジ
スタ対の一方との間に介挿されゲートが前記MOSトラ
ンジスタ対の他方とこれに接続された前記トランジスタ
対の一方のトランジスタとの間に接続されてソースの電
圧を前記第2の抵抗に帰還する第1のMOSトランジス
タとを備え、出力端子を前記第1のMOSトランジスタ
と前記第2の抵抗との接続点に接続した基準電圧発生回
路。 - 【請求項2】 MOSトランジスタ対およびトランジス
タ対の第1のMOSトランジスタのゲート接続側に、ソ
ースフォロアを構成する第2のMOSトランジスタのゲ
ートが接続され、この第2のMOSトランジスタのソー
スに発生した電圧を電流に変換する抵抗を、前記ソース
に接続した請求項1記載の基準電流発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29664697A JP3526189B2 (ja) | 1997-10-29 | 1997-10-29 | 基準電圧発生回路および基準電流発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29664697A JP3526189B2 (ja) | 1997-10-29 | 1997-10-29 | 基準電圧発生回路および基準電流発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11134052A true JPH11134052A (ja) | 1999-05-21 |
JP3526189B2 JP3526189B2 (ja) | 2004-05-10 |
Family
ID=17836243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29664697A Expired - Fee Related JP3526189B2 (ja) | 1997-10-29 | 1997-10-29 | 基準電圧発生回路および基準電流発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3526189B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102854913A (zh) * | 2011-06-28 | 2013-01-02 | 比亚迪股份有限公司 | 一种带隙基准电压源电路 |
CN112398080A (zh) * | 2020-10-20 | 2021-02-23 | 中国科学院微电子研究所 | 一种过流保护装置 |
-
1997
- 1997-10-29 JP JP29664697A patent/JP3526189B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102854913A (zh) * | 2011-06-28 | 2013-01-02 | 比亚迪股份有限公司 | 一种带隙基准电压源电路 |
CN112398080A (zh) * | 2020-10-20 | 2021-02-23 | 中国科学院微电子研究所 | 一种过流保护装置 |
CN112398080B (zh) * | 2020-10-20 | 2022-10-21 | 中国科学院微电子研究所 | 一种过流保护装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3526189B2 (ja) | 2004-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4714467B2 (ja) | 改善されたヘッドルームを有するcmos電圧バンドギャップ基準 | |
US5229711A (en) | Reference voltage generating circuit | |
KR20000070027A (ko) | 절대 온도에 비례하는 전압을 발생하는 장치를 포함하는 집적회로 및 전압 발생 방법 | |
JPS62100008A (ja) | 電流電圧変換回路 | |
JPH0681013U (ja) | 電流源回路 | |
JPH02121012A (ja) | 相補性mos技術による回路装置 | |
JP2953383B2 (ja) | 電圧電流変換回路 | |
US5920184A (en) | Low ripple voltage reference circuit | |
JP4031043B2 (ja) | 温度補償を有する基準電圧源 | |
JPH11134052A (ja) | 基準電圧発生回路および基準電流発生回路 | |
JP2002026666A (ja) | 電圧電流変換器 | |
US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
KR100284303B1 (ko) | 온도보상 기준전압 발생 장치 | |
KR100599974B1 (ko) | 기준 전압 발생기 | |
JPH05235661A (ja) | 定電流源回路 | |
JPH0257372B2 (ja) | ||
JP3352928B2 (ja) | 基準電圧発生回路 | |
JP2695515B2 (ja) | 基準電圧発生回路 | |
JPH06276037A (ja) | オーディオ用パワーアンプ | |
JP3315850B2 (ja) | 電流電圧変換装置 | |
JP2695787B2 (ja) | 電圧−電流変換回路 | |
JPH04117710A (ja) | 利得可変増幅器 | |
KR830000469Y1 (ko) | 신호변환 회로 | |
JP3407833B2 (ja) | 電圧リミット回路 | |
KR960008145Y1 (ko) | 전류원 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |