JP2604043Y2 - 基準電圧源回路 - Google Patents
基準電圧源回路Info
- Publication number
- JP2604043Y2 JP2604043Y2 JP1993051450U JP5145093U JP2604043Y2 JP 2604043 Y2 JP2604043 Y2 JP 2604043Y2 JP 1993051450 U JP1993051450 U JP 1993051450U JP 5145093 U JP5145093 U JP 5145093U JP 2604043 Y2 JP2604043 Y2 JP 2604043Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- base
- reference voltage
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、半導体集積回路におい
て、１Ｖ以下の低電圧でも動作可能な基準電圧源回路に
関する。
て、１Ｖ以下の低電圧でも動作可能な基準電圧源回路に
関する。
【０００２】
【従来の技術】図３に従来の低電圧動作可能な基準電圧
源回路を示す。この回路は、エミッタ面積比を１：Ｎ
（Ｎ＞１）としたトランジスタＱ２２とトランジスタＱ
２１のベースをそれぞれ互いに接続し、トランジスタＱ
２１のエミッタを抵抗Ｒ２３を介して接地し、トランジ
スタＱ２１のベースとエミッタの間に抵抗Ｒ２１、Ｒ２
２を接続した基準電圧源１０と、このトランジスタＱ２
１、Ｑ２２のコレクタにトランジスタＱ２３、Ｑ２４か
らなるカレントミラー回路１１を接続したものである。
源回路を示す。この回路は、エミッタ面積比を１：Ｎ
（Ｎ＞１）としたトランジスタＱ２２とトランジスタＱ
２１のベースをそれぞれ互いに接続し、トランジスタＱ
２１のエミッタを抵抗Ｒ２３を介して接地し、トランジ
スタＱ２１のベースとエミッタの間に抵抗Ｒ２１、Ｒ２
２を接続した基準電圧源１０と、このトランジスタＱ２
１、Ｑ２２のコレクタにトランジスタＱ２３、Ｑ２４か
らなるカレントミラー回路１１を接続したものである。
【０００３】そして、トランジスタＱ２３、Ｑ２１のコ
レクタに制御用のトランジスタＱ２６、Ｑ２５を接続
し、トランジスタＱ２８、Ｑ２７および抵抗Ｒ２４から
なるスタートアップ回路１２が接続されている。また、
６は基準電圧Ｖr を出力する出力端子、８は電源、９は
接地である。
レクタに制御用のトランジスタＱ２６、Ｑ２５を接続
し、トランジスタＱ２８、Ｑ２７および抵抗Ｒ２４から
なるスタートアップ回路１２が接続されている。また、
６は基準電圧Ｖr を出力する出力端子、８は電源、９は
接地である。
【０００４】このような回路では、トランジスタＱ２１
のベース・エミッタ間の電圧をＶBE21とし、トランジス
タＱ２２のベース・エミッタ間の電圧をＶBE22として、
抵抗Ｒ２３の両端に発生する電圧ＶXを求めると、 ＶX＝ＶBE22−ＶBE21 ＝ＶT・ｌn（ＩC／ＩS）−ＶT・ｌn（ＩC／ＩS・Ｎ） ＝ＶT・ｌn Ｎ …（１） が得られる。 ＶTはサーマル電圧、ＩS は逆方向飽和電
流、ｌn は自然対数である。
のベース・エミッタ間の電圧をＶBE21とし、トランジス
タＱ２２のベース・エミッタ間の電圧をＶBE22として、
抵抗Ｒ２３の両端に発生する電圧ＶXを求めると、 ＶX＝ＶBE22−ＶBE21 ＝ＶT・ｌn（ＩC／ＩS）−ＶT・ｌn（ＩC／ＩS・Ｎ） ＝ＶT・ｌn Ｎ …（１） が得られる。 ＶTはサーマル電圧、ＩS は逆方向飽和電
流、ｌn は自然対数である。
【０００５】基準電圧Ｖrを電圧ＶXを用いて表わせば、 Ｖr＝ＶX＋（ＶBE22−ＶX）［Ｒ２２／（Ｒ２１＋Ｒ２２）］ ＝ＶX・［Ｒ２１／（Ｒ２１＋Ｒ２２）］ ＋ＶBE22［Ｒ２２／（Ｒ２１＋Ｒ２２）］ …（２） となり、式（１）、（２）より、 Ｖr＝［Ｒ２１／（Ｒ２１−Ｒ２２）］・ＶT・ｌn Ｎ ＋ＶBE22［Ｒ２２／（Ｒ２１＋Ｒ２２）］ …（３） で表わされる。
【０００６】これを温度Ｔで微分すると、 ｄ Ｖr／ｄＴ＝［Ｒ２１／（Ｒ２１＋Ｒ２２）］・ｋ／ｑ・ｌn Ｎ ＋［Ｒ２２／（Ｒ２１＋Ｒ２２）］・ｄ ＶBE22 ／ｄＴ …（４） となる。ｋはボルツマン定数、ｑは電子の電荷である。
この式（４）の第２項のｄ ＶBE22 ／ｄＴは約−２ｍＶ
／℃であり、抵抗Ｒ２１、Ｒ２２の比を適切に選ぶこと
により、温度の依存度が低い基準電圧が得られる。
この式（４）の第２項のｄ ＶBE22 ／ｄＴは約−２ｍＶ
／℃であり、抵抗Ｒ２１、Ｒ２２の比を適切に選ぶこと
により、温度の依存度が低い基準電圧が得られる。
【０００７】
【考案が解決しようとする課題】しかし、上記に述べた
ような、トランジスタＱ２１のベース・エミッタ間に抵
抗Ｒ２１、Ｒ２２を挿入し、その接続点より基準電圧を
取り出す構成では、設計が合せ込みになり、温度係数が
通常のバンドギャップより大きく、出力インピーダンス
も高くなり、任意の電圧を得るため出力に新たな増幅回
路が必要になるなどの問題があった。以下、これらにつ
いて詳しく述べる。
ような、トランジスタＱ２１のベース・エミッタ間に抵
抗Ｒ２１、Ｒ２２を挿入し、その接続点より基準電圧を
取り出す構成では、設計が合せ込みになり、温度係数が
通常のバンドギャップより大きく、出力インピーダンス
も高くなり、任意の電圧を得るため出力に新たな増幅回
路が必要になるなどの問題があった。以下、これらにつ
いて詳しく述べる。
【０００８】式（２）の第２項におけるベース・エミッ
タ間の電圧ＶBE22は、 ＶBE22＝ＶT・ｌn（ＩC／ＩS） …（５） であるが、このコレクタ電流ＩC は抵抗Ｒ２１、Ｒ２２
に流れる電流をＩ3 とすると、 ＩC ＝ＶX ／Ｒ3 −Ｉ3 ＝ＶT ／Ｒ3 ・ｌn Ｎ−Ｉ3 …
（６） Ｉ3 ＝ＶBE21 ／（Ｒ２１＋Ｒ２２） ［ＶT ／（Ｒ２１＋Ｒ２２）］・ｌn（ＩC ／ＩS・Ｎ） …（７）
タ間の電圧ＶBE22は、 ＶBE22＝ＶT・ｌn（ＩC／ＩS） …（５） であるが、このコレクタ電流ＩC は抵抗Ｒ２１、Ｒ２２
に流れる電流をＩ3 とすると、 ＩC ＝ＶX ／Ｒ3 −Ｉ3 ＝ＶT ／Ｒ3 ・ｌn Ｎ−Ｉ3 …
（６） Ｉ3 ＝ＶBE21 ／（Ｒ２１＋Ｒ２２） ［ＶT ／（Ｒ２１＋Ｒ２２）］・ｌn（ＩC ／ＩS・Ｎ） …（７）
【０００９】式（６）、（７）より、 ＩC ＝（ＶT ／Ｒ3 ）・ｌn Ｎ −［ＶT ／（Ｒ２１＋Ｒ２２）］・ｌn（ＩC ／ＩS・Ｎ） …（８） となる。この式（８）より、コレクタ電流ＩC を希望す
る電流値にするには、コンピュータシミュレーション等
による合せ込みが必要であり、設計に多大な時間を要し
ていた。
る電流値にするには、コンピュータシミュレーション等
による合せ込みが必要であり、設計に多大な時間を要し
ていた。
【００１０】また、通常のバンドギャップリファレンス
では、動作電流は（ＶT ／Ｒ）・ｌｎＮで表わされ、温
度特性はサーマル電圧ＶT が約３５００ｐｐｍ／℃であ
り、抵抗が拡散抵抗の場合は約２０００ｐｐｍ／℃で、
ともに正の温度計数であり、その差が動作電流の温度係
数となる。ベース・エミッタ間の電圧の温度係数は、動
作電流の増加とともに小さくなるため、動作電流の変動
により実際は零にならない。
では、動作電流は（ＶT ／Ｒ）・ｌｎＮで表わされ、温
度特性はサーマル電圧ＶT が約３５００ｐｐｍ／℃であ
り、抵抗が拡散抵抗の場合は約２０００ｐｐｍ／℃で、
ともに正の温度計数であり、その差が動作電流の温度係
数となる。ベース・エミッタ間の電圧の温度係数は、動
作電流の増加とともに小さくなるため、動作電流の変動
により実際は零にならない。
【００１１】図３における回路では、温度上昇ととも
に、トランジスタＱ２１のベース・エミッタ間電圧ＶBE
21の電位は下がり、抵抗Ｒ２１、Ｒ２２の抵抗値は上が
るので、電流Ｉ3 は減少する。
に、トランジスタＱ２１のベース・エミッタ間電圧ＶBE
21の電位は下がり、抵抗Ｒ２１、Ｒ２２の抵抗値は上が
るので、電流Ｉ3 は減少する。
【００１２】このため、動作電流は通常のバンドギャッ
プのサーマル電圧ＶT と、抵抗Ｒ２３の差に加えて変動
分の電流ｉが加えられるため、温度係数は大きくなる。
プのサーマル電圧ＶT と、抵抗Ｒ２３の差に加えて変動
分の電流ｉが加えられるため、温度係数は大きくなる。
【００１３】本考案は、上記のような問題点を解決し、
温度係数が小さく、安定した基準電圧を供給するための
動作電流の設計が容易な基準電圧源回路を提供すること
を目的とする。
温度係数が小さく、安定した基準電圧を供給するための
動作電流の設計が容易な基準電圧源回路を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】上記問題を解決するた
め、本考案は第１のトランジスタのベースと接地間に、
第１の抵抗と第２の抵抗を直列に接続した基準電圧源
と、該第１、第２の抵抗の接続点に第２のトランジスタ
のベースを接続し、コレクタを第３の抵抗を介して接地
し、エミッタ面積比を１：Ｎ（Ｎ＞１）とした第２のト
ランジスタと第３のトランジスタを差動接続した第１の
差動増幅器と、該第２のトランジスタのコレクタを非反
転入力に接続した第２の差動増幅器と、該第２の差動増
幅器の出力を第４のトランジスタのベースに接続し、エ
ミッタを第５の抵抗を介して接地するとともに、第２の
差動増幅器の反転入力に接続し、それぞれのベースを互
いに接続し、エミッタ面積比をＭ：１（Ｍ＞１）とした
第４、第５のペアトランジスタと、該第４のトランジス
タのコレクタを第６のトランジスタと第６の抵抗を介し
て、第１の差動増幅器の第３のトランジスタのベースに
帰還をかけ、該第４、第５のペアトランジスタにて設定
される電流を、基準電圧源と第１の差動増幅器に転移す
るカレントミラー回路を接続した構成としたものであ
る。
め、本考案は第１のトランジスタのベースと接地間に、
第１の抵抗と第２の抵抗を直列に接続した基準電圧源
と、該第１、第２の抵抗の接続点に第２のトランジスタ
のベースを接続し、コレクタを第３の抵抗を介して接地
し、エミッタ面積比を１：Ｎ（Ｎ＞１）とした第２のト
ランジスタと第３のトランジスタを差動接続した第１の
差動増幅器と、該第２のトランジスタのコレクタを非反
転入力に接続した第２の差動増幅器と、該第２の差動増
幅器の出力を第４のトランジスタのベースに接続し、エ
ミッタを第５の抵抗を介して接地するとともに、第２の
差動増幅器の反転入力に接続し、それぞれのベースを互
いに接続し、エミッタ面積比をＭ：１（Ｍ＞１）とした
第４、第５のペアトランジスタと、該第４のトランジス
タのコレクタを第６のトランジスタと第６の抵抗を介し
て、第１の差動増幅器の第３のトランジスタのベースに
帰還をかけ、該第４、第５のペアトランジスタにて設定
される電流を、基準電圧源と第１の差動増幅器に転移す
るカレントミラー回路を接続した構成としたものであ
る。
【００１５】
【実施例】以下、本考案の実施例について説明する。図
１は本考案の一実施例の回路図を示す。図において、１
は第１のトランジスタＱ８のベースと接地９間に第１の
抵抗Ｒ１と第２の抵抗Ｒ２を直列に接続した基準電圧源
であり、トランジスタＱ７、Ｑ９は抵抗Ｒ１、Ｒ２に電
流を供給している。２は第２のトランジスタＱ１１と第
３のトランジスタＱ１２及び第３の抵抗Ｒ３からなる第
１の差動増幅器であり、トランジスタＱ１１、Ｑ１２は
エミッタ面積比を１：Ｎ（Ｎ＞１）に設定しており、ト
ランジスタＱ１１のコレクタは抵抗Ｒ３を介して接地９
に接続している。
１は本考案の一実施例の回路図を示す。図において、１
は第１のトランジスタＱ８のベースと接地９間に第１の
抵抗Ｒ１と第２の抵抗Ｒ２を直列に接続した基準電圧源
であり、トランジスタＱ７、Ｑ９は抵抗Ｒ１、Ｒ２に電
流を供給している。２は第２のトランジスタＱ１１と第
３のトランジスタＱ１２及び第３の抵抗Ｒ３からなる第
１の差動増幅器であり、トランジスタＱ１１、Ｑ１２は
エミッタ面積比を１：Ｎ（Ｎ＞１）に設定しており、ト
ランジスタＱ１１のコレクタは抵抗Ｒ３を介して接地９
に接続している。
【００１６】３は第２の差動増幅器であり、トランジス
タＱ１１のコレクタを非反転入力に接続している。４は
第４のトランジスタＱ１６と第５のトランジスタＱ１７
からなるペアトランジスタであり、エミッタ面積比を
Ｍ：１（Ｍ＞１）に設定し、ベースをともに第２の差動
増幅器３の出力に接続し、トランジスタＱ１６のエミッ
タを第５の抵抗Ｒ５を介して接地９に接続するととも
に、第２の差動増幅器３の反転入力に接続している。ま
た、トランジスタＱ１６のコレクタは第６の出力用のト
ランジスタＱ１３と第６の抵抗Ｒ６を介して、第１の差
動増幅器２のトランジスタＱ１２のベースに帰還をかけ
ている。
タＱ１１のコレクタを非反転入力に接続している。４は
第４のトランジスタＱ１６と第５のトランジスタＱ１７
からなるペアトランジスタであり、エミッタ面積比を
Ｍ：１（Ｍ＞１）に設定し、ベースをともに第２の差動
増幅器３の出力に接続し、トランジスタＱ１６のエミッ
タを第５の抵抗Ｒ５を介して接地９に接続するととも
に、第２の差動増幅器３の反転入力に接続している。ま
た、トランジスタＱ１６のコレクタは第６の出力用のト
ランジスタＱ１３と第６の抵抗Ｒ６を介して、第１の差
動増幅器２のトランジスタＱ１２のベースに帰還をかけ
ている。
【００１７】５は、トランジスタＱ１４、Ｑ１５、Ｑ１
０、Ｑ５、Ｑ６、Ｑ４からなるカレントミラー回路であ
り、上記ペアトランジスタ４で設定される電流をトラン
ジスタＱ１０、Ｑ６、Ｑ５、Ｑ４に転移している。７は
トランジスタＱ１、Ｑ２、Ｑ３、抵抗Ｒ７、Ｒ８からな
るスタートアップ回路であり、６は出力端子、８は電
源、９は接地である。
０、Ｑ５、Ｑ６、Ｑ４からなるカレントミラー回路であ
り、上記ペアトランジスタ４で設定される電流をトラン
ジスタＱ１０、Ｑ６、Ｑ５、Ｑ４に転移している。７は
トランジスタＱ１、Ｑ２、Ｑ３、抵抗Ｒ７、Ｒ８からな
るスタートアップ回路であり、６は出力端子、８は電
源、９は接地である。
【００１８】この実施例の回路において、トランジスタ
Ｑ８のベース・エミッタ間の電圧をＶBE 8、トランジス
タＱ１１のベース・エミッタ間の電圧をＶBE11、トラン
ジスタＱ１２のベース・エミッタ間の電圧をＶBE12、ト
ランジスタＱ１６のベース・エミッタ間の電圧をＶBE1
6、トランジスタＱ１７のベース・エミッタ間の電圧を
ＶBE17とし、抵抗Ｒ３に流れる電流をＩ1、抵抗Ｒ５を
流れる電流をＩ2と定め、トランジスタＱ１２のベース
電圧をＶｒとすると基準電圧Ｖｒは、 Ｖｒ＝ＶBE 8・［Ｒ２／（Ｒ１＋Ｒ２）］＋ＶBE11−ＶBE12 …（９） となる。
Ｑ８のベース・エミッタ間の電圧をＶBE 8、トランジス
タＱ１１のベース・エミッタ間の電圧をＶBE11、トラン
ジスタＱ１２のベース・エミッタ間の電圧をＶBE12、ト
ランジスタＱ１６のベース・エミッタ間の電圧をＶBE1
6、トランジスタＱ１７のベース・エミッタ間の電圧を
ＶBE17とし、抵抗Ｒ３に流れる電流をＩ1、抵抗Ｒ５を
流れる電流をＩ2と定め、トランジスタＱ１２のベース
電圧をＶｒとすると基準電圧Ｖｒは、 Ｖｒ＝ＶBE 8・［Ｒ２／（Ｒ１＋Ｒ２）］＋ＶBE11−ＶBE12 …（９） となる。
【００１９】このとき、トランジスタＱ１６、Ｑ１７は
エミッタ面積比をＭ：１（Ｍ＞１）に設定してあるの
で、電流Ｉ2 は、 Ｉ2 ＝（ＶBE17 −ＶBE16）／Ｒ５ ＝［ＶT・ｌn（Ｉ2 ／ＩS）−ＶT・ｌn（Ｉ2 ／ＩS・Ｍ）］／Ｒ５ ＝（ＶT／Ｒ５）・ｌn Ｍ …（１０） となる。
エミッタ面積比をＭ：１（Ｍ＞１）に設定してあるの
で、電流Ｉ2 は、 Ｉ2 ＝（ＶBE17 −ＶBE16）／Ｒ５ ＝［ＶT・ｌn（Ｉ2 ／ＩS）−ＶT・ｌn（Ｉ2 ／ＩS・Ｍ）］／Ｒ５ ＝（ＶT／Ｒ５）・ｌn Ｍ …（１０） となる。
【００２０】また、カレントミラー回路５のトランジス
タＱ１０のエミッタ面積を、トランジスタＱ１４、Ｑ１
５のＬ倍に設定すると、トランジスタＱ１２のコレクタ
電流ＩC 12は、 ＩC 12＝Ｉ2 ・Ｌ−Ｉ1 …（１１） Ｉ1 ＝Ｉ2 ・（Ｒ５／Ｒ３） …（１ ２）
タＱ１０のエミッタ面積を、トランジスタＱ１４、Ｑ１
５のＬ倍に設定すると、トランジスタＱ１２のコレクタ
電流ＩC 12は、 ＩC 12＝Ｉ2 ・Ｌ−Ｉ1 …（１１） Ｉ1 ＝Ｉ2 ・（Ｒ５／Ｒ３） …（１ ２）
【００２１】式（１１）、（１２）より、 ＩC 12＝Ｉ2 ・Ｌ−Ｉ2 ・（Ｒ５／Ｒ３） ＝Ｉ2［Ｌ−（Ｒ５／Ｒ３）］ …（１３）
【００２２】式（９）に、式（１０）、（１１）、（１
２）を代入すると、 Ｖr ＝ＶBE8・［Ｒ２／（Ｒ１＋Ｒ２）］ ＋ＶT ・ｌn ［Ｉ2・（Ｒ５／Ｒ３）／ＩS ］ −ＶT・ｌn ｛Ｉ2 ［Ｌ−（Ｒ５／Ｒ３）］／ＩS ・Ｎ｝ …（１４） ＝ＶBE8 ・［Ｒ２／（Ｒ１＋Ｒ２）］＋ＶT・ｌn｛ （Ｒ５／Ｒ３）・Ｎ／［Ｌ−（Ｒ５／Ｒ３）］｝ …（１５）
２）を代入すると、 Ｖr ＝ＶBE8・［Ｒ２／（Ｒ１＋Ｒ２）］ ＋ＶT ・ｌn ［Ｉ2・（Ｒ５／Ｒ３）／ＩS ］ −ＶT・ｌn ｛Ｉ2 ［Ｌ−（Ｒ５／Ｒ３）］／ＩS ・Ｎ｝ …（１４） ＝ＶBE8 ・［Ｒ２／（Ｒ１＋Ｒ２）］＋ＶT・ｌn｛ （Ｒ５／Ｒ３）・Ｎ／［Ｌ−（Ｒ５／Ｒ３）］｝ …（１５）
【００２３】式（１５）を温度Ｔで微分すると、 ｄＶr ／ｄＴ＝ｄＶBE8 ／ｄＴ・［Ｒ２／（Ｒ１＋Ｒ２）］ ＋（ｋ／ｑ）・ｌn｛（Ｒ５／Ｒ３）・Ｎ ／［Ｌ−（Ｒ５／Ｒ３）］｝ …（１６） で示される。ここで、ｄＶBE8 ／ｄＴは約−２ｍＶ／℃
であり、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ５及びトランジスタ
Ｑ１１、Ｑ１２、Ｑ１４、Ｑ１０のエミッタ面積比Ｎ、
Ｌを適切に設定することによって温度係数を下げること
ができる。
であり、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ５及びトランジスタ
Ｑ１１、Ｑ１２、Ｑ１４、Ｑ１０のエミッタ面積比Ｎ、
Ｌを適切に設定することによって温度係数を下げること
ができる。
【００２４】図２は本考案の他の実施例を示すものであ
り、図において図１と同一符号は同一または相当するも
のを表わす。この回路は第１の作動増幅器の出力をトラ
ンジスタＱ１２から取り出したものである。これは、図
１で出力電圧を高くした場合、トランジスタＱ１３のベ
ース・エミッタ間で動作電圧が制限されるため、図２に
おいてこれを防ぐためにトランジスタＱ１３をＰＮＰタ
イプとしている。また、基準電圧源を簡素化することに
よりトランジスタの数を少なくした構成となっている。
り、図において図１と同一符号は同一または相当するも
のを表わす。この回路は第１の作動増幅器の出力をトラ
ンジスタＱ１２から取り出したものである。これは、図
１で出力電圧を高くした場合、トランジスタＱ１３のベ
ース・エミッタ間で動作電圧が制限されるため、図２に
おいてこれを防ぐためにトランジスタＱ１３をＰＮＰタ
イプとしている。また、基準電圧源を簡素化することに
よりトランジスタの数を少なくした構成となっている。
【００２５】
【考案の効果】以上説明したように、本考案における基
準電圧源回路では、動作電流は式（１０）によって決ま
るため設計が容易であり、その温度依存性もサーマル電
圧と抵抗Ｒ５によって決まるため、従来より小さな温度
係数が得られる。また出力電圧は抵抗Ｒ６とＲ４の比で
容易に設定が可能となる。
準電圧源回路では、動作電流は式（１０）によって決ま
るため設計が容易であり、その温度依存性もサーマル電
圧と抵抗Ｒ５によって決まるため、従来より小さな温度
係数が得られる。また出力電圧は抵抗Ｒ６とＲ４の比で
容易に設定が可能となる。
【図１】本考案の一実施例の回路図である。
【図２】本考案の他の実施例の回路図である。
【図３】従来の基準電圧源回路の回路図である。
１ 基準電圧源 ２ 第１の差動増幅器 ３ 第２の差動増幅器 ４ ペアトランジスタ ５ カレントミラー回路 ６ 出力端子 ７ スタートアップ回路 ８ 電源 ９ 接地
Claims (1)
- 【請求項１】 第１のトランジスタのベースと接地間
に、第１の抵抗と第２の抵抗を直列に接続した基準電圧
源と、該第１、第２の抵抗の接続点に第２のトランジス
タのベースを接続し、コレクタを第３の抵抗を介して接
地し、エミッタ面積比を１：Ｎ（Ｎ＞１）とした第２の
トランジスタと第３のトランジスタを差動接続した第１
の差動増幅器と、該第２のトランジスタのコレクタを非
反転入力に接続した第２の差動増幅器と、該第２の差動
増幅器の出力を第４のトランジスタのベースに接続し、
エミッタを第５の抵抗を介して接地するとともに、第２
の差動増幅器の反転入力に接続し、それぞれのベースを
互いに接続し、エミッタ面積比をＭ：１（Ｍ＞１）とし
た第４、第５のペアトランジスタと、該第４のトランジ
スタのコレクタを第６のトランジスタと第６の抵抗を介
して、第１の差動増幅器の第３のトランジスタのベース
に帰還をかけ、該第４、第５のペアトランジスタにて設
定される電流を基準電圧源と第１の差動増幅器に転移す
るカレントミラー回路を接続したことを特徴とする基準
電圧源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993051450U JP2604043Y2 (ja) | 1993-08-30 | 1993-08-30 | 基準電圧源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993051450U JP2604043Y2 (ja) | 1993-08-30 | 1993-08-30 | 基準電圧源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0716210U JPH0716210U (ja) | 1995-03-17 |
| JP2604043Y2 true JP2604043Y2 (ja) | 2000-04-10 |
Family
ID=12887275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993051450U Expired - Fee Related JP2604043Y2 (ja) | 1993-08-30 | 1993-08-30 | 基準電圧源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2604043Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010086057A (ja) * | 2008-09-29 | 2010-04-15 | Sanyo Electric Co Ltd | 基準電圧発生回路 |
-
1993
- 1993-08-30 JP JP1993051450U patent/JP2604043Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0716210U (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795753B2 (ja) | 集積回路用フィルタ回路 | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JP3157746B2 (ja) | 定電流回路 | |
| JP2782568B2 (ja) | 電源電圧の一定の熱ドリフト及び線形関数を有する温度とともに変化する基準電圧の発生器 | |
| JP2604043Y2 (ja) | 基準電圧源回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH0784658A (ja) | 電流源 | |
| JP2591817Y2 (ja) | 定電圧生成回路 | |
| JPH0471364B2 (ja) | ||
| JP2663449B2 (ja) | 定電流回路 | |
| JPH036020Y2 (ja) | ||
| JP3282907B2 (ja) | 基準電圧発生回路 | |
| JPS6117621Y2 (ja) | ||
| JP2910003B2 (ja) | 低電圧動作温度安定特性電流源回路 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP2859461B2 (ja) | 温度補償用回路 | |
| JP2551179B2 (ja) | 基準電圧発生回路 | |
| JPH07200087A (ja) | 定電流回路 | |
| JPH02188811A (ja) | 定電流回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH02224411A (ja) | 差動増幅器 | |
| JPS5952320A (ja) | 基準電圧回路 | |
| JPH0332831B2 (ja) | ||
| JPS634706A (ja) | 電流差動回路 | |
| JPS5925484B2 (ja) | 電流ミラ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |