JP2551179B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP2551179B2 JP2551179B2 JP1340234A JP34023489A JP2551179B2 JP 2551179 B2 JP2551179 B2 JP 2551179B2 JP 1340234 A JP1340234 A JP 1340234A JP 34023489 A JP34023489 A JP 34023489A JP 2551179 B2 JP2551179 B2 JP 2551179B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bipolar transistor
- resistor
- potential
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は基準電圧発生回路に関し、発振のおそれが
少なく、かつ温度及び電源電圧変動に依存しない電圧を
発生する基準電圧発生回路に関する。
少なく、かつ温度及び電源電圧変動に依存しない電圧を
発生する基準電圧発生回路に関する。
第５図はISSCC'73 DIGEST OF TECHNICAL PAPER S p.1
69に示されている従来の基準電圧発生回路を示す回路図
である。図において、GNDは切接端子、Veeは負電源端
子、Vbbは第１の出力端子、VCSは第２の出力端子であ
る。第１の出力端子vbb及び第２の出力端子VCSは図示し
ない他の回路に接続され、他の回路の基準電圧となる電
圧を供給する。Q1〜Q3,Q5,Q7,Q8はNPNトランジスタであ
る。トランジスタQ8は、エミッタが負電源端子Veeに、
コレクタが抵抗R7を介し接地端子GNDに各々接続されて
いる。トランジスタQ3は、コレクタがトランジスタQ8の
ベースに、エミッタが抵抗R4を介し負電源端子Veeに、
ベースがトランジスタQ1のコレクタに各々接続されてい
る。トランジスタQ3のコレクタ電位はトランジスタQ8に
より一定電位にクランプされる。トランジスタQ1は、ベ
ースがコレクタに、コレクタが抵抗R8を介し第２の出力
端子VCSに、エミッタが負電源端子Veeに各々接続されて
いる。
69に示されている従来の基準電圧発生回路を示す回路図
である。図において、GNDは切接端子、Veeは負電源端
子、Vbbは第１の出力端子、VCSは第２の出力端子であ
る。第１の出力端子vbb及び第２の出力端子VCSは図示し
ない他の回路に接続され、他の回路の基準電圧となる電
圧を供給する。Q1〜Q3,Q5,Q7,Q8はNPNトランジスタであ
る。トランジスタQ8は、エミッタが負電源端子Veeに、
コレクタが抵抗R7を介し接地端子GNDに各々接続されて
いる。トランジスタQ3は、コレクタがトランジスタQ8の
ベースに、エミッタが抵抗R4を介し負電源端子Veeに、
ベースがトランジスタQ1のコレクタに各々接続されてい
る。トランジスタQ3のコレクタ電位はトランジスタQ8に
より一定電位にクランプされる。トランジスタQ1は、ベ
ースがコレクタに、コレクタが抵抗R8を介し第２の出力
端子VCSに、エミッタが負電源端子Veeに各々接続されて
いる。
トランジスタQ2は、ベースがトランジスタQ8のコレク
タに、コレクタが抵抗R6を介し接地端子GNDに、エミッ
タが抵抗R3を介してトランジスタQ3のコレクタに各々接
続されている。トランジスタQ7は、ベースがトランジス
タQ2のコレクタに、コレクタが接地端子GNDに、エミッ
タが第１の出力端子Vbbに各々接続されている。トラン
ジスタQ5は、ベースがトランジスタQ2のベースに、コレ
クタが第１の出力端子Vbbに、エミッタが第２の出力端
子VCSに各々接続されている。
タに、コレクタが抵抗R6を介し接地端子GNDに、エミッ
タが抵抗R3を介してトランジスタQ3のコレクタに各々接
続されている。トランジスタQ7は、ベースがトランジス
タQ2のコレクタに、コレクタが接地端子GNDに、エミッ
タが第１の出力端子Vbbに各々接続されている。トラン
ジスタQ5は、ベースがトランジスタQ2のベースに、コレ
クタが第１の出力端子Vbbに、エミッタが第２の出力端
子VCSに各々接続されている。
次に動作について説明する。今、第1,第２の出力端子
Vbb,VCSの電位を各々VB,VC、抵抗R6に流れる電流をＩ、
接地端子GNDの電位を０、負電源端子Veeの電位Veとする
と、 VB＝０−R6・Ｉ−VBE7 ……（１） VBE7:トランジスタQ7のベース・エミッタ間電圧 となる。ここで、トランジスタのベース電流を無視する
と、抵抗R6に流れる電流は、抵抗R3,R4に流れる電流と
等しくなる。従って、 VBE1:トランジスタQ1のベース・エミッタ間電圧 VBE3:トランジスタQ3のベース・エミッタ間電圧 となる。（２）式を（１）式に代入すると、 となる。一方、 VBE2:トランジスタQ2のベース・エミッタ間電圧 VBE5:トランジスタQ2のベース・エミッタ間電圧 となる。ここで、VBE2＝VBE5とすると、 となる。今、R6/R4,R3/R4の値が温度変化に依存しない
ものとし、（３）式，（５）式の両辺を温度Ｔについて
偏微分すると、 となる。ここで∂VB/∂T,∂VC/∂Ｔが０になるように各
パラメータを設定すると、第1,第２と出力端子がVB,VC
は温度変化に依存せず、第1,第２の出力端子Vbb,VCSに
接続されている図示しない回路に安定した電圧を供給で
きる。
Vbb,VCSの電位を各々VB,VC、抵抗R6に流れる電流をＩ、
接地端子GNDの電位を０、負電源端子Veeの電位Veとする
と、 VB＝０−R6・Ｉ−VBE7 ……（１） VBE7:トランジスタQ7のベース・エミッタ間電圧 となる。ここで、トランジスタのベース電流を無視する
と、抵抗R6に流れる電流は、抵抗R3,R4に流れる電流と
等しくなる。従って、 VBE1:トランジスタQ1のベース・エミッタ間電圧 VBE3:トランジスタQ3のベース・エミッタ間電圧 となる。（２）式を（１）式に代入すると、 となる。一方、 VBE2:トランジスタQ2のベース・エミッタ間電圧 VBE5:トランジスタQ2のベース・エミッタ間電圧 となる。ここで、VBE2＝VBE5とすると、 となる。今、R6/R4,R3/R4の値が温度変化に依存しない
ものとし、（３）式，（５）式の両辺を温度Ｔについて
偏微分すると、 となる。ここで∂VB/∂T,∂VC/∂Ｔが０になるように各
パラメータを設定すると、第1,第２と出力端子がVB,VC
は温度変化に依存せず、第1,第２の出力端子Vbb,VCSに
接続されている図示しない回路に安定した電圧を供給で
きる。
また、（５）式により となる。（８）式の両辺を負電源端子Veeの電圧Veで偏
微分すると、 となる。ベース・エミッタ間電圧VBE1,VBE3,VBE8の変動
は、電圧Veの変動に対して小さい（数mV〜10数mV）た
め、電位差（VC−Ve）の電源電圧変動依存はきわめて小
さいものになる。
微分すると、 となる。ベース・エミッタ間電圧VBE1,VBE3,VBE8の変動
は、電圧Veの変動に対して小さい（数mV〜10数mV）た
め、電位差（VC−Ve）の電源電圧変動依存はきわめて小
さいものになる。
従来の基準電圧発生回路は以上のように構成されてい
るので、第２の出力端子VCSからの帰還信号がトランジ
スタQ3のベースからコレクタ→トランジスタQ8のベース
からコレクタ→トランジスタQ5のベースからエミッタの
順で漏れ、帰還ループができる。また、その漏れ信号の
位相は、トランジスタQ8,Q3のベース・コレクタ間で遅
れ、トランジスタQ5のベース・エミッタ間で進む。この
場合、前記帰還ループの利得が１以上であり、前記帰還
信号の位相と前記帰還ループを介した漏れ信号の位相と
の差が０になると回路が発振するという問題点があっ
た。このため、例えば、トランジスタQ8のベース・コレ
クタ間に比較的大きい容量（数PF程度）を付加するとい
う対策がとられているが、この方法では素子面積が増大
するという問題点があった。また、このように発振防止
用の容量を設けても、第２の出力端子VCSに接続されて
いる負電が変化すれば、発振する場合があり、発振防止
の根本策にならないという問題点があった。
るので、第２の出力端子VCSからの帰還信号がトランジ
スタQ3のベースからコレクタ→トランジスタQ8のベース
からコレクタ→トランジスタQ5のベースからエミッタの
順で漏れ、帰還ループができる。また、その漏れ信号の
位相は、トランジスタQ8,Q3のベース・コレクタ間で遅
れ、トランジスタQ5のベース・エミッタ間で進む。この
場合、前記帰還ループの利得が１以上であり、前記帰還
信号の位相と前記帰還ループを介した漏れ信号の位相と
の差が０になると回路が発振するという問題点があっ
た。このため、例えば、トランジスタQ8のベース・コレ
クタ間に比較的大きい容量（数PF程度）を付加するとい
う対策がとられているが、この方法では素子面積が増大
するという問題点があった。また、このように発振防止
用の容量を設けても、第２の出力端子VCSに接続されて
いる負電が変化すれば、発振する場合があり、発振防止
の根本策にならないという問題点があった。
この発明は上記のような問題点を解決するためになさ
れたもので、発振のおそれが少なく、かつ、温度および
電源電圧変動に対して安定な基準電圧を発生する基準電
圧発生回路を提供することを目的とする。
れたもので、発振のおそれが少なく、かつ、温度および
電源電圧変動に対して安定な基準電圧を発生する基準電
圧発生回路を提供することを目的とする。
この発明に係る基準電圧発生回路は、一方端が第１の
電位が印加される第１の電位ノードに接続された第１の
抵抗体と、ベース電極が前記第１の抵抗体の他方端に、
一方電極が前記第１の電位ノードに各々接続された第１
のバイポーラトランジスタと、ダイオード接続され、一
方電極が第２の抵抗体を介して前記第１のバイポーラト
ランジスタのベース電極に、他方電極が第２の電位が印
加される第２の電位ノードに各々接続された第２のバイ
ポーラトランジスタと、ベース電極が前記第２のバイポ
ーラトランジスタの一方電極に、一方電極が第３の抵抗
体を介して第１のバイポーラトランジスタの他方電極
に、他方電極が第４の抵抗体を介して前記第２の電位ノ
ードに各々接続された第３のバイポーラトランジスタ
と、ベース電極が前記第３のバイポーラトランジスタの
一方電極に、一方電極が前記第１の抵抗体のうちの前記
一方端を除く任意の点に、他方電極が前記第２の電位ノ
ードに各々接続された第４のバイポーラトランジスタ
と、前記第４のバイポーラトランジスタの一方電極の電
圧をバッファして基準電圧として出力ノードに出力する
バッファ手段とを備えている。
電位が印加される第１の電位ノードに接続された第１の
抵抗体と、ベース電極が前記第１の抵抗体の他方端に、
一方電極が前記第１の電位ノードに各々接続された第１
のバイポーラトランジスタと、ダイオード接続され、一
方電極が第２の抵抗体を介して前記第１のバイポーラト
ランジスタのベース電極に、他方電極が第２の電位が印
加される第２の電位ノードに各々接続された第２のバイ
ポーラトランジスタと、ベース電極が前記第２のバイポ
ーラトランジスタの一方電極に、一方電極が第３の抵抗
体を介して第１のバイポーラトランジスタの他方電極
に、他方電極が第４の抵抗体を介して前記第２の電位ノ
ードに各々接続された第３のバイポーラトランジスタ
と、ベース電極が前記第３のバイポーラトランジスタの
一方電極に、一方電極が前記第１の抵抗体のうちの前記
一方端を除く任意の点に、他方電極が前記第２の電位ノ
ードに各々接続された第４のバイポーラトランジスタ
と、前記第４のバイポーラトランジスタの一方電極の電
圧をバッファして基準電圧として出力ノードに出力する
バッファ手段とを備えている。
この発明においては、第４のバイポーラトランジスタ
の一方電極に温度依存性がなく、かつ第1,第２の電位の
変動に依存しない電圧が生成される。この電圧はバッフ
ァ手段を介して出力され、これにより出力ノードを起点
とする帰還ループが構成されなくなる。
の一方電極に温度依存性がなく、かつ第1,第２の電位の
変動に依存しない電圧が生成される。この電圧はバッフ
ァ手段を介して出力され、これにより出力ノードを起点
とする帰還ループが構成されなくなる。
第１図はこの発明に係る基準電圧発生回路の一実施例
を示す回路図である。トランジスタQ9はダイオード接続
されており、エミッタが負電源端子Veeに、コレクタが
抵抗R1,R2の直列回路体を介して接地端子GNDに各々接続
されている。トランジスタQ10はベースが抵抗R1,R2の共
通接続点に、コレクタが接地端子GNDに各々接続されて
いる。トランジスタQ11はベースがトランジスタQ9のコ
レクタに、コレクタが抵抗R10を介してトランジスタQ10
のエミッタに、エミッタが抵抗R11を介して負電源端子V
eeに各々接続されている。
を示す回路図である。トランジスタQ9はダイオード接続
されており、エミッタが負電源端子Veeに、コレクタが
抵抗R1,R2の直列回路体を介して接地端子GNDに各々接続
されている。トランジスタQ10はベースが抵抗R1,R2の共
通接続点に、コレクタが接地端子GNDに各々接続されて
いる。トランジスタQ11はベースがトランジスタQ9のコ
レクタに、コレクタが抵抗R10を介してトランジスタQ10
のエミッタに、エミッタが抵抗R11を介して負電源端子V
eeに各々接続されている。
トランジスタQ12は、ベースがトランジスタQ11のコレ
クタに、コレクタが抵抗R1,R2の共通接続点に、エミッ
タが負電源端子Veeに各々接続されている。トランジス
タQ13は、ベースが抵抗R1,R2の共通接続点に、コレクタ
が接地端子GNDに各々接続され、エミッタが出力端子VCS
に接続されるとともに、抵抗R12を介して負電源端子Vee
にも接続されている。トランジスタQ13は抵抗R1に発生
する電圧を基準電圧として出力端子VCSに出力するため
のバッファとして働く。
クタに、コレクタが抵抗R1,R2の共通接続点に、エミッ
タが負電源端子Veeに各々接続されている。トランジス
タQ13は、ベースが抵抗R1,R2の共通接続点に、コレクタ
が接地端子GNDに各々接続され、エミッタが出力端子VCS
に接続されるとともに、抵抗R12を介して負電源端子Vee
にも接続されている。トランジスタQ13は抵抗R1に発生
する電圧を基準電圧として出力端子VCSに出力するため
のバッファとして働く。
次に動作について説明する。出力端子VCSの電位V
Cは、抵抗R10に流れる電流をI10、負電源端子Veeの電位
をVeとすると、 VC＝Ve＋VBE12＋R10・I10 ＋VBE10−VBE13 ……（10） となる。ここで、VBE10,VBE12,VBE13は各々トランジス
タQ10,Q12,Q13のベース・エミッタ間電圧である。トラ
ンジスタのベース電流を無視すると電流I10は抵抗R11に
流れる電流と等しくなるので、 となる。ここでVBE9,VBE11は各々トランジスタQ9,Q11の
ベース・エミッタ間電圧である。（11）式を（10）式に
代入し、VBE10＝VBE13とすると、 となる。（12）式は（５）式と同じ形をしており、パラ
メータの設計によって従来例と同様に温度に対して安定
な基準電圧を供給することができる。
Cは、抵抗R10に流れる電流をI10、負電源端子Veeの電位
をVeとすると、 VC＝Ve＋VBE12＋R10・I10 ＋VBE10−VBE13 ……（10） となる。ここで、VBE10,VBE12,VBE13は各々トランジス
タQ10,Q12,Q13のベース・エミッタ間電圧である。トラ
ンジスタのベース電流を無視すると電流I10は抵抗R11に
流れる電流と等しくなるので、 となる。ここでVBE9,VBE11は各々トランジスタQ9,Q11の
ベース・エミッタ間電圧である。（11）式を（10）式に
代入し、VBE10＝VBE13とすると、 となる。（12）式は（５）式と同じ形をしており、パラ
メータの設計によって従来例と同様に温度に対して安定
な基準電圧を供給することができる。
次に、トランジスタQ9に流れる電流をI9、トランジス
タQ12に流れる電流I12とすると、 −Ve＝R1・（I9＋I12） ＋R2・I9＋VBE9 ……（13） −Ve＝R1・（I9＋I12）＋VBE10 ＋R10・I10＋VBE12 ……（14） となる。（13）式，（14）式にVBE9＝VBE10＝VBE12＝V
BEを代入して、（（13）式）−（（14）式）より、 となる。また、一般にトランジスタを流れる電流Itとベ
ース・エミッタ間電圧VBEには なる関係がある。（16）式に変形すると、 となり、（17）式を（11）式に代入すると となる。なお、トランジスタQ11に流れる電流をI10とし
ている。ここでｍは定数であり、トランジスタQ9の電流
密度がトランジスタQ11のそれよりもｍ倍であることを
示す。（18）式を変形すると、 となる。（19）式に（15）式を代入すると、下記に示す
（20）式のようにI9が消去され、I10だけの方程式が求
まる。
タQ12に流れる電流I12とすると、 −Ve＝R1・（I9＋I12） ＋R2・I9＋VBE9 ……（13） −Ve＝R1・（I9＋I12）＋VBE10 ＋R10・I10＋VBE12 ……（14） となる。（13）式，（14）式にVBE9＝VBE10＝VBE12＝V
BEを代入して、（（13）式）−（（14）式）より、 となる。また、一般にトランジスタを流れる電流Itとベ
ース・エミッタ間電圧VBEには なる関係がある。（16）式に変形すると、 となり、（17）式を（11）式に代入すると となる。なお、トランジスタQ11に流れる電流をI10とし
ている。ここでｍは定数であり、トランジスタQ9の電流
密度がトランジスタQ11のそれよりもｍ倍であることを
示す。（18）式を変形すると、 となる。（19）式に（15）式を代入すると、下記に示す
（20）式のようにI9が消去され、I10だけの方程式が求
まる。
（20）式から解析的に電流I10を求めることはできな
いが、ベース・エミッタ間電圧VBEの変動は電源電圧Ve
の電圧変動に対して十分小さい（数mV〜10数mV）こと、
及び（20）式に電源電圧Veに関係する項がないことか
ら、電流I10は電源電圧Veに依存することなく、回路パ
ラメータから一義的に決定されることになる。その結
果、（10）式にVBE10＝VBE12＝VBE13＝VBEを代入して変
形した式 VC−Ve＝VBE＋R10・I10 ……（21） において、右辺はほぼ電圧Veに依存しないことになり、
出力端子VCSと負電源端子Veeとの間の電圧（VC−Ve）は
電圧Veが変動しても安定していることになる。
いが、ベース・エミッタ間電圧VBEの変動は電源電圧Ve
の電圧変動に対して十分小さい（数mV〜10数mV）こと、
及び（20）式に電源電圧Veに関係する項がないことか
ら、電流I10は電源電圧Veに依存することなく、回路パ
ラメータから一義的に決定されることになる。その結
果、（10）式にVBE10＝VBE12＝VBE13＝VBEを代入して変
形した式 VC−Ve＝VBE＋R10・I10 ……（21） において、右辺はほぼ電圧Veに依存しないことになり、
出力端子VCSと負電源端子Veeとの間の電圧（VC−Ve）は
電圧Veが変動しても安定していることになる。
また、バッファ段として動作するトランジスタQ13を
設けることにより、出力端子VCSからの直接の帰還ルー
プが存在しなくなるので、出力端子VCSからの帰還信号
が増幅されることがなく、出力端子VCSに接続された負
電の変動により発振するおそれがなくなる。
設けることにより、出力端子VCSからの直接の帰還ルー
プが存在しなくなるので、出力端子VCSからの帰還信号
が増幅されることがなく、出力端子VCSに接続された負
電の変動により発振するおそれがなくなる。
第２図ないし第４図はこの発明に係る基準電圧発生回
路の他の実施例を示す回路図である。
路の他の実施例を示す回路図である。
第２図の実施例では、第１図の実施例に新たにトラン
ジスタQ14を設けている。トランジスタQ14は、ダイオー
ド接続され、コレクタが抵抗R2に、エミッタがトランジ
スタQ9のコレクタに各々接続されている。その他の構成
は第１図に示した実施例と、同様である。トランジスタ
Q14を新たに設けることにより、（15）式が と簡単になる。（22）式を（19）式に代入すると となり、（23）式よりI10を求めると、 となる。（24）式を（10）式に代入し、VBE10＝VBE13と
すると、 となる。抵抗値の違いによる温度係数の差はないとする
と、R10/R11,R10/R2の値は温度に依存しないので（25）
式の両辺を温度Ｔについて偏微分すると、 となる。従って、 となるように各パラメータを設定すれば、∂VC/∂Ｔ＝
０となり、出力端子VCSの電圧VCは温度依存性を持たな
いことになる。
ジスタQ14を設けている。トランジスタQ14は、ダイオー
ド接続され、コレクタが抵抗R2に、エミッタがトランジ
スタQ9のコレクタに各々接続されている。その他の構成
は第１図に示した実施例と、同様である。トランジスタ
Q14を新たに設けることにより、（15）式が と簡単になる。（22）式を（19）式に代入すると となり、（23）式よりI10を求めると、 となる。（24）式を（10）式に代入し、VBE10＝VBE13と
すると、 となる。抵抗値の違いによる温度係数の差はないとする
と、R10/R11,R10/R2の値は温度に依存しないので（25）
式の両辺を温度Ｔについて偏微分すると、 となる。従って、 となるように各パラメータを設定すれば、∂VC/∂Ｔ＝
０となり、出力端子VCSの電圧VCは温度依存性を持たな
いことになる。
一方、出力端子VCSの電圧VCと負電源端子Veeの電位Ve
との電位差（VC−Ve）は、（25）式の両辺を電位Veで偏
微分すると、 となる。ベース・エミッタ間電圧VBE12の変動は前述の
ように電圧Veの変動に対して、小さい（数mV〜10数mV）
ため、電位差（VC−Ve）の電源電圧変動依存性のきわめ
て小さいものになる。
との電位差（VC−Ve）は、（25）式の両辺を電位Veで偏
微分すると、 となる。ベース・エミッタ間電圧VBE12の変動は前述の
ように電圧Veの変動に対して、小さい（数mV〜10数mV）
ため、電位差（VC−Ve）の電源電圧変動依存性のきわめ
て小さいものになる。
次に第３図の実施例について、第１図の実施例との相
違点は抵抗R1を２つの抵抗R1a,R1bに分割し、すなわち
第１図の抵抗R1に相当する抵抗R1aの他に抵抗R1bを設
け、抵抗R1aの一方端を接地端子GNDに接続し、トランジ
スタQ10のベースを第１図の実施例のように直接ではな
く抵抗R1bを介して抵抗R1aの他方端に接続するととも
に、トランジスタQ12のコレクタおよびトランジスタQ13
のベースを抵抗R1aの他方端に接続するようにしたこと
である。その他の構成は第１図の実施例の同様である。
この実施例によれば抵抗R1a,R1bの分割比により出力端
子VCSの電圧VCを調整できる利点がある。
違点は抵抗R1を２つの抵抗R1a,R1bに分割し、すなわち
第１図の抵抗R1に相当する抵抗R1aの他に抵抗R1bを設
け、抵抗R1aの一方端を接地端子GNDに接続し、トランジ
スタQ10のベースを第１図の実施例のように直接ではな
く抵抗R1bを介して抵抗R1aの他方端に接続するととも
に、トランジスタQ12のコレクタおよびトランジスタQ13
のベースを抵抗R1aの他方端に接続するようにしたこと
である。その他の構成は第１図の実施例の同様である。
この実施例によれば抵抗R1a,R1bの分割比により出力端
子VCSの電圧VCを調整できる利点がある。
次に動作について説明する。電位VCは、抵抗R10に流
れる電流をI10、抵抗R1bに流れる電流をI9（トランジス
タQ9に流れる電流に等しい）とすると VC＝Ve＋VBE12＋R10・I10 ＋VBE10＋R1b・I9−VBE13 ……（28） となる。（11）式を（28）式に代入して、VBE10＝VBE13
とすると、 となる。今、VBE9＝VBE10とすると、 R2・I9＝R10・I10＋VBE12 ……（30） となり、（30）式より となる。（31）式に（11）式を代入すると、 となる。（32）式を（29）式に代入すると、 となる。（33）式は右辺第２項，第３項の係数は異なる
が、（５）式と同じ形であるため、パラメータを適切に
設定することにより電位VCを温度依存性のないものにす
ることができる。
れる電流をI10、抵抗R1bに流れる電流をI9（トランジス
タQ9に流れる電流に等しい）とすると VC＝Ve＋VBE12＋R10・I10 ＋VBE10＋R1b・I9−VBE13 ……（28） となる。（11）式を（28）式に代入して、VBE10＝VBE13
とすると、 となる。今、VBE9＝VBE10とすると、 R2・I9＝R10・I10＋VBE12 ……（30） となり、（30）式より となる。（31）式に（11）式を代入すると、 となる。（32）式を（29）式に代入すると、 となる。（33）式は右辺第２項，第３項の係数は異なる
が、（５）式と同じ形であるため、パラメータを適切に
設定することにより電位VCを温度依存性のないものにす
ることができる。
（33）式の両辺を電圧Veで偏微分すると となる。（34）式において、電圧Veの変動に対するベー
ス・エミッタ間電圧VBE9,VBE11の変動（∂VE9/∂Veと∂
BE11/∂Ve）はほぼ相殺される。また、前述のように電
位Veの変動に対するベース・エミッタ間電圧VBE12の変
動は小さいため、電位差（VC−Ve）の電源電圧変動依存
性はきわめて小さいものになる。
ス・エミッタ間電圧VBE9,VBE11の変動（∂VE9/∂Veと∂
BE11/∂Ve）はほぼ相殺される。また、前述のように電
位Veの変動に対するベース・エミッタ間電圧VBE12の変
動は小さいため、電位差（VC−Ve）の電源電圧変動依存
性はきわめて小さいものになる。
また、（28）式より抵抗R1bの値を変化させることに
おり電位VCを調整することができる。
おり電位VCを調整することができる。
ところで、以上の実施例では出力端子VCSの電位VCが
温度依存性を持たない場合について説明したが、出力端
子VCSに接続される回路の特性によっては、電位VCが温
度依存性を持ったものであるのが好ましい場合がる。第
４図は温度依存性を持った電圧を発生する基準電圧発生
回路を示す回路図である。第１図の実施例との相違点
は、トランジスタQ12のベースと負電源端子Veeとの間に
新たに抵抗R20を設けたことである。その他の構成は第
１図の実施例と同様である。
温度依存性を持たない場合について説明したが、出力端
子VCSに接続される回路の特性によっては、電位VCが温
度依存性を持ったものであるのが好ましい場合がる。第
４図は温度依存性を持った電圧を発生する基準電圧発生
回路を示す回路図である。第１図の実施例との相違点
は、トランジスタQ12のベースと負電源端子Veeとの間に
新たに抵抗R20を設けたことである。その他の構成は第
１図の実施例と同様である。
次に動作について説明する。抵抗R20に流れる電流をI
20とすると、 となる。また、抵抗R11に流れる電流をI11とすると となる。なお、電流I20はI11に比し、かなり小さく設定
する。従って、電位VCは、 VC＝Ve＋VBE12＋R10 ・（I11＋I20）＋VBE10−VBE13 ……（37） となる。（37）式に（35）式，（36）式を代入し、V
BE10＝VBE13とすると、 となる。（38）式は（12）式と比較すると右辺第４項が
加わった式となっている。R10/R11,R10/R20は温度依存
性がないものとして、（38）式の両辺を温度Ｔで偏微分
すると、 となる。右辺第１項はデバイス特性で決定される値（約
−2mV/℃）であり、右辺第２項の抵抗R10,R11は電流I1
1、ひいては電位VCの値を決定するものなので、抵抗R1
0,R11の値は大幅には変化させることはできない。従っ
て、右辺第１項，第２項だけで温度特性を変化させよう
としてもその自由度は小さい。しかし、抵抗R20の抵抗
値を変化させても上記のような不都合はない。それは、
電流I20を電流I11よりかなり小さい値に設定しているか
らである。つまり、抵抗R20の値を変化させ（39）式に
おいて∂VBE12/∂ＴがR10/R20倍とされるこにより、電
位VCに温度依存性を持たすことができる。その他の動作
は第１図の実施例と同様である。
20とすると、 となる。また、抵抗R11に流れる電流をI11とすると となる。なお、電流I20はI11に比し、かなり小さく設定
する。従って、電位VCは、 VC＝Ve＋VBE12＋R10 ・（I11＋I20）＋VBE10−VBE13 ……（37） となる。（37）式に（35）式，（36）式を代入し、V
BE10＝VBE13とすると、 となる。（38）式は（12）式と比較すると右辺第４項が
加わった式となっている。R10/R11,R10/R20は温度依存
性がないものとして、（38）式の両辺を温度Ｔで偏微分
すると、 となる。右辺第１項はデバイス特性で決定される値（約
−2mV/℃）であり、右辺第２項の抵抗R10,R11は電流I1
1、ひいては電位VCの値を決定するものなので、抵抗R1
0,R11の値は大幅には変化させることはできない。従っ
て、右辺第１項，第２項だけで温度特性を変化させよう
としてもその自由度は小さい。しかし、抵抗R20の抵抗
値を変化させても上記のような不都合はない。それは、
電流I20を電流I11よりかなり小さい値に設定しているか
らである。つまり、抵抗R20の値を変化させ（39）式に
おいて∂VBE12/∂ＴがR10/R20倍とされるこにより、電
位VCに温度依存性を持たすことができる。その他の動作
は第１図の実施例と同様である。
以上のようにこの発明によれば、ダイオード接続さ
れ、一方電極が第２の抵抗体を介して第１のバイポーラ
トランジスタのベース電極に、他方電極が第２の電位ノ
ードに各々接続された第２のバイポーラトランジスタ
と、ベース電極が第２のバイポーラトランジスタの一方
電極に、一方電極が第３の抵抗体を介して第１のバイポ
ーラトランジスタの他方電極に、他方電極が第４の抵抗
体を介して第２の電位ノードに各々接続された第３のバ
イポーラトランジスタと、ベース電極が第３のバイポー
ラトランジスタの一方電極に、一方電極が第１の抵抗体
のうちの前記一方端を除く任意の点に、他方電極が第２
の電位ノードに各々接続された第４のバイポーラトラン
ジスタと、第４のバイポーラトランジスタの一方電極の
電圧をバッファして基準電圧として出力ノードに出力す
るバッファ手段とを設けたので、温度依存性がたく、か
つ第1,第２の電位の変動に影響されない基準電圧を生成
することができるとともに、出力ノードを起点とする帰
還ループが構成されないので発振のおそれがなくなると
いう効果がある。
れ、一方電極が第２の抵抗体を介して第１のバイポーラ
トランジスタのベース電極に、他方電極が第２の電位ノ
ードに各々接続された第２のバイポーラトランジスタ
と、ベース電極が第２のバイポーラトランジスタの一方
電極に、一方電極が第３の抵抗体を介して第１のバイポ
ーラトランジスタの他方電極に、他方電極が第４の抵抗
体を介して第２の電位ノードに各々接続された第３のバ
イポーラトランジスタと、ベース電極が第３のバイポー
ラトランジスタの一方電極に、一方電極が第１の抵抗体
のうちの前記一方端を除く任意の点に、他方電極が第２
の電位ノードに各々接続された第４のバイポーラトラン
ジスタと、第４のバイポーラトランジスタの一方電極の
電圧をバッファして基準電圧として出力ノードに出力す
るバッファ手段とを設けたので、温度依存性がたく、か
つ第1,第２の電位の変動に影響されない基準電圧を生成
することができるとともに、出力ノードを起点とする帰
還ループが構成されないので発振のおそれがなくなると
いう効果がある。
第１図はこの発明に係る基準電圧発生回路の一実施例を
示す回路図、第２図ないし第４図はこの発明に係る基準
電圧発生回路の他の実施例を示す回路図、第５図は従来
の基準電圧発生回路を示す回路図である。 図において、Q9,Q10,Q11,Q12及びQ13はトランジスタ、R
1,R2,R10及びR11は抵抗、VCSは出力端子である。 なお、各図中同一符号は同一または相当部分を示す。
示す回路図、第２図ないし第４図はこの発明に係る基準
電圧発生回路の他の実施例を示す回路図、第５図は従来
の基準電圧発生回路を示す回路図である。 図において、Q9,Q10,Q11,Q12及びQ13はトランジスタ、R
1,R2,R10及びR11は抵抗、VCSは出力端子である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (9)
- 【請求項１】一方端が第１の電位が印加される第１の電
位ノードに接続された第１の抵抗体と、 ベース電極が前記第１の抵抗体の他方端に、一方電極が
前記第１の電位ノードに各々接続された第１のバイポー
ラトランジスタと、 ダイオード接続され、一方電極が第２の抵抗体を介して
前記第１のバイポーラトランジスタのベース電極に、他
方電極が第２の電位が印加される第２の電位ノードに各
々接続された第２のバイポーラトランジスタと、 ベース電極が前記第２のバイポーラトランジスタの一方
電極に、一方電極が第３の抵抗体を介して第１のバイポ
ーラトランジスタの他方電極に、他方電極が第４の抵抗
体を介して前記第２の電位ノードに各々接続された第３
のバイポーラトランジスタと、 ベース電極が前記第３のバイポーラトランジスタの一方
電極に、一方電極が前記第１の抵抗体のうち前記一方端
を除く任意の点に、他方電極が前記第２の電位ノードに
各々接続された第４のバイポーラトランジスタと、 前記第４のバイポーラトランジスタの前記一方電極の電
圧をバッファして基準電圧として出力ノードに出力する
バッファ手段とを備えた基準電圧発生回路。 - 【請求項２】前記第４のバイポーラトランジスタの一方
電極が接続される前記第１の抵抗体のうちの前記一方端
を除く任意の点は、前記第１の抵抗体の他方端であるこ
とを特徴とする請求項１記載の基準電圧発生回路。 - 【請求項３】前記第２の抵抗体は、抵抗素子と、前記第
１の抵抗体の他方端から前記第２のバイポーラトランジ
スタの一方電極へ順方向にダイオード接続された第５の
バイポーラトランジスタとが直列接続されたものである
ことを特徴とする請求項１記載の基準電圧発生回路。 - 【請求項４】前記第１の抵抗体は、直列接続された２つ
の抵抗素子を有し、前記第４のバイポーラトランジスタ
の一方電極が接続される前記第１の抵抗体のうちの前記
一方端を除く任意の点は、前記２つの抵抗素子の接続点
であることを特徴とする請求項１記載の基準電圧発生回
路。 - 【請求項５】前記第４のバイポーラトランジスタのベー
ス電極と前記第２の電位ノードとの間に接続された第５
の抵抗体を備えたことを特徴とする請求項１記載の基準
電圧発生回路。 - 【請求項６】前記バッファ手段は、ベース電極が前記第
４のバイポーラトランジスタの一方電極に、一方電極が
前記第１の電極ノードに、他方電極が前記出力ノードに
各々接続された出力用バイポーラトランジスタを有して
いることを特徴とする請求項１ないし請求項５のいずれ
かに記載の基準電圧発生回路。 - 【請求項７】第１の電位ノードに印加される第１の電位
は接地電位であるとともに、第２の電位ノードに印加さ
れる第２の電位は負電位であり、前記第１ないし第４の
バイポーラトランジスタはNPN型であるとともに、一方
電極がコレクタ電極、他方電極がエミッタ電極であるこ
とを特徴とする請求項１ないし請求項６のいずれかに記
載の基準電圧発生回路。 - 【請求項８】第１の電位が印加される第１の電位ノード
に一方電極が接続されるとともに、基準電圧が出力され
る出力ノードに他方電極が接続された出力用バイポーラ
トランジスタ、 前記第１の電位ノードと第１のノードとの間に接続さ
れ、前記出力用バイポーラトランジスタのベース電極を
所定の抵抗値を介して前記第１の電位ノードに接続する
ための第１の抵抗体、 前記第１のノードと第２のノードとの間に接続される第
２の抵抗体、 前記第２のノードにベース電極及び一方電極が接続され
るとともに、前記第２の電位ノードに他方電極が接続さ
れた第１のバイポーラトランジスタ、 前記第２のノードにベース電極が接続され、一方電極が
第３の抵抗体を介して前記第１のノードに接続されると
ともに他方電極が第４の抵抗体を介して前記第２のノー
ドに接続された第２のバイポーラトランジスタ、 この第２のバイポーラトランジスタの一方電極にベース
電極が接続され、前記出力用バイポーラトランジスタの
ベースに一方電極が接続されるとともに前記第２の電位
ノードに他方電極が接続される第３のバイポーラトラン
ジスタを備えた基準電圧発生回路。 - 【請求項９】一方電極が前記第１の電位ノードに接続さ
れ、ベースの電極が前記第１のノードに接続され、他方
電極が前記第３の抵抗体に接続された第４のバイポーラ
トランジスタのベース電極・他方電極間を介して前記第
２のバイポーラトランジスタの一方電極は前記第１のノ
ードに接続されていることを特徴とする請求項８記載の
基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340234A JP2551179B2 (ja) | 1989-12-28 | 1989-12-28 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340234A JP2551179B2 (ja) | 1989-12-28 | 1989-12-28 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03201015A JPH03201015A (ja) | 1991-09-02 |
| JP2551179B2 true JP2551179B2 (ja) | 1996-11-06 |
Family
ID=18334986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1340234A Expired - Lifetime JP2551179B2 (ja) | 1989-12-28 | 1989-12-28 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551179B2 (ja) |
-
1989
- 1989-12-28 JP JP1340234A patent/JP2551179B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03201015A (ja) | 1991-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| US7514987B2 (en) | Bandgap reference circuits | |
| US5119015A (en) | Stabilized constant-voltage circuit having impedance reduction circuit | |
| US6201381B1 (en) | Reference voltage generating circuit with controllable linear temperature coefficient | |
| KR100251576B1 (ko) | 기준 전압 발생기 | |
| JP2551179B2 (ja) | 基準電圧発生回路 | |
| JPH0526208B2 (ja) | ||
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP3137154B2 (ja) | 定電流回路内蔵ｉｃ | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP2985766B2 (ja) | 温度独立型の電圧監視回路 | |
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JPH0232644B2 (ja) | ||
| JP3138203B2 (ja) | 基準電圧発生回路 | |
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JPH0546096Y2 (ja) | ||
| JPS62117019A (ja) | 定電流発生回路 | |
| JPH0820915B2 (ja) | 定電流回路 | |
| JPH04338812A (ja) | 基準電圧発生回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2591817Y2 (ja) | 定電圧生成回路 | |
| JPH056696B2 (ja) | ||
| JPH0474735B2 (ja) | ||
| JPH11251844A (ja) | 温度特性補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 14 |