JPH0474735B2 - - Google Patents
Info
- Publication number
- JPH0474735B2 JPH0474735B2 JP56193741A JP19374181A JPH0474735B2 JP H0474735 B2 JPH0474735 B2 JP H0474735B2 JP 56193741 A JP56193741 A JP 56193741A JP 19374181 A JP19374181 A JP 19374181A JP H0474735 B2 JPH0474735 B2 JP H0474735B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- current
- transistors
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は定電圧発生回路、特に集積回路用とし
て好適な定電圧発生回路に関する。
て好適な定電圧発生回路に関する。
(2) 技術の背景
集積回路IC内においては、ある基準電圧いわ
ゆるVrefが不可欠である。例えばアナログICにお
けるバイアス電圧の設定のために、あるいは、デ
イジタルICにおけるスレツシヨルド電圧（論理
“１”，“０”の切り分け）の設定のためにその
Vrefを必要とする。このような基準電圧Vrefを生
成するのが定電圧発生回路である。
ゆるVrefが不可欠である。例えばアナログICにお
けるバイアス電圧の設定のために、あるいは、デ
イジタルICにおけるスレツシヨルド電圧（論理
“１”，“０”の切り分け）の設定のためにその
Vrefを必要とする。このような基準電圧Vrefを生
成するのが定電圧発生回路である。
(3) 従来技術と問題点
第１図は従来の定電圧発生回路を示す回路図で
ある。本図において、Vccは電源電圧、GNDは
グランド、Vrefは求める基準電圧である。Vccと
GND間にはトランジスタＱ１３およびＱ１４，
増幅器Ａ，トランジスタＱ１１およびＱ１２，抵
抗Ｒ１１およびＲ１２が図示するように接続され
ている。尚、増幅器Ａは高入力インピーダンスの
正相増幅器である。ここに、いわゆるバンドギヤ
ツプ形定電圧発生回路が実現される。つまり、半
導体トランジスタにおけるベース−エミツタ間に
形成されるダイオードのバンドキヤツプ電圧を利
用している。ただし、この原理を利用することは
後述の本発明においても同じである。
ある。本図において、Vccは電源電圧、GNDは
グランド、Vrefは求める基準電圧である。Vccと
GND間にはトランジスタＱ１３およびＱ１４，
増幅器Ａ，トランジスタＱ１１およびＱ１２，抵
抗Ｒ１１およびＲ１２が図示するように接続され
ている。尚、増幅器Ａは高入力インピーダンスの
正相増幅器である。ここに、いわゆるバンドギヤ
ツプ形定電圧発生回路が実現される。つまり、半
導体トランジスタにおけるベース−エミツタ間に
形成されるダイオードのバンドキヤツプ電圧を利
用している。ただし、この原理を利用することは
後述の本発明においても同じである。
本図において、前述したベース−エミツタ間の
ダイオード電圧VDは、 VD＝kT／ｑｎIE／Is で表わされることが知られている。ｑは電子の電
荷、ｋはボルツマン定数、Ｔは絶対温度、IEはエ
ミツタ電流である。又、Isは該ダイオードの逆方
向漏れ電流である。かくして、VDはIE／Isの自然対 数及び、Ｔの積に比例することになる。ここでト
ランジスタＱ１３およびＱ１４は共に同一の定電
流を供給するよう帰還をかけられているから、各
ダイオード（各トランジスタのベース−エミツタ
部）の順方向電圧は前述のエミツタ漏れ電流（同
一製造条件の時はエミツタ面積に比例する）の比
の自然対数ｎIE／Isに比例してずれることになり、 抵抗Ｒ１１をもつて、そのずれを補償する。
ダイオード電圧VDは、 VD＝kT／ｑｎIE／Is で表わされることが知られている。ｑは電子の電
荷、ｋはボルツマン定数、Ｔは絶対温度、IEはエ
ミツタ電流である。又、Isは該ダイオードの逆方
向漏れ電流である。かくして、VDはIE／Isの自然対 数及び、Ｔの積に比例することになる。ここでト
ランジスタＱ１３およびＱ１４は共に同一の定電
流を供給するよう帰還をかけられているから、各
ダイオード（各トランジスタのベース−エミツタ
部）の順方向電圧は前述のエミツタ漏れ電流（同
一製造条件の時はエミツタ面積に比例する）の比
の自然対数ｎIE／Isに比例してずれることになり、 抵抗Ｒ１１をもつて、そのずれを補償する。
結局、第１図に示した定電圧発生回路は、グラ
ンドGNDを基準電位として、ここから基準電圧
Vrefの値が固定（規定）される。
ンドGNDを基準電位として、ここから基準電圧
Vrefの値が固定（規定）される。
すなわち、従来のこの種の定電圧発生回路は、
一般に電位が極めて安定しているグランドを基準
電位とし、このグランドからのレベルで基準電圧
Vrefを定めていた。然し、いかなる場合にもグラ
ンドを基準にしなければVrefを定めることができ
ないというのでは回路設計上の自由度が著しく制
限されて不便である。そこで、電源電圧Vccの安
定性を上記グランド並みに高め、ある場合には、
電源電圧Vccを基準電位として、ここから基準電
圧Vrefの値を固定（規定）できるようにすること
が望まれる。例えば正負の２電源を供給される集
積回路では正側と共に負側の電源も安定させる必
要が生じている。
一般に電位が極めて安定しているグランドを基準
電位とし、このグランドからのレベルで基準電圧
Vrefを定めていた。然し、いかなる場合にもグラ
ンドを基準にしなければVrefを定めることができ
ないというのでは回路設計上の自由度が著しく制
限されて不便である。そこで、電源電圧Vccの安
定性を上記グランド並みに高め、ある場合には、
電源電圧Vccを基準電位として、ここから基準電
圧Vrefの値を固定（規定）できるようにすること
が望まれる。例えば正負の２電源を供給される集
積回路では正側と共に負側の電源も安定させる必
要が生じている。
このような場合、VrefをVccから規定する方法
として、第１図の回路において、VccをGNDに、
GNDをVccに、トラジスタＱ１３，Ｑ１４を共
にPNP形からNPN形に，トランジスタＱ１１，
Ｑ１２を共にNPN形からPNP形にそれぞれ逆転
する使い方が考えられる。然しながら、この方法
は実用的ではない。なぜなら、Ｑ１１，Ｑ１２と
してPNPトランジスタを用いることとなると、
その特性がエミツタ接地直流電流増幅率hFEに関
し良好でなく又VBEの直線性に関しても良好でな
いことから、高精度且つ高安定なVrefが期待され
ないからである。
として、第１図の回路において、VccをGNDに、
GNDをVccに、トラジスタＱ１３，Ｑ１４を共
にPNP形からNPN形に，トランジスタＱ１１，
Ｑ１２を共にNPN形からPNP形にそれぞれ逆転
する使い方が考えられる。然しながら、この方法
は実用的ではない。なぜなら、Ｑ１１，Ｑ１２と
してPNPトランジスタを用いることとなると、
その特性がエミツタ接地直流電流増幅率hFEに関
し良好でなく又VBEの直線性に関しても良好でな
いことから、高精度且つ高安定なVrefが期待され
ないからである。
(4) 発明の目的
本発明は上記問題に鑑み、高精度且つ高安定性
を維持しつつ電源電圧Vccから基準電圧Vrefを規
定することのできる定電圧発生回路を提供するこ
とを目的とするものである。
を維持しつつ電源電圧Vccから基準電圧Vrefを規
定することのできる定電圧発生回路を提供するこ
とを目的とするものである。
(5) 発明の構成
上記の目的は、前述のトランジスタＱ１１，Ｑ
１２に相当する２つのトランジスタの各ベースを
第１の抵抗の両端に接続すると共に、該第１の抵
抗を含んで直列接続されるダイオード及び第２の
抵抗をVccと増幅器Ampの間に接続し、該第１
の抵抗に流れる電流を一定に保持しながら、該第
２の抵抗と増幅器の中間接続点よりVrefを得るこ
とによつて達成される。
１２に相当する２つのトランジスタの各ベースを
第１の抵抗の両端に接続すると共に、該第１の抵
抗を含んで直列接続されるダイオード及び第２の
抵抗をVccと増幅器Ampの間に接続し、該第１
の抵抗に流れる電流を一定に保持しながら、該第
２の抵抗と増幅器の中間接続点よりVrefを得るこ
とによつて達成される。
(6) 発明の実施例
第２図は本発明に基づく定電圧発生回路の原理
を示す回路図であり第３図は、その一実施例を示
す回路図である。尚、図中Ampは高利得の電流
増幅器（増幅率α：α≫１）、Compはトランジ
スタＱ４，Ｑ６のコレクタ電流ICQ4およびICQ6の
差に比例した電流I1を出力する比較器である。本
発明の動作を説明する前に、VrefがVccから規定
される根拠およびそれが高精度且つ高安定である
根拠を初めに示しておく。そのVrefは Vref＝Vcc−VD1−VR1−VR2 …… で定められることは第２図より明らかである。な
お、VD1，VR1，VR2はそれぞれダイオードＤ１、
抵抗Ｒ１，Ｒ２にかかる電圧である。上記式を
さらに展開してみる。ただし、その展開の根拠は
例えば、“IEEE JOURNAL OF SOLID−
STATE CIRCUIT VOL SC−11 No.６
DECEMBER1976”誌上の論文“Ａ TWO
TERMINAL IC Temperature Transducer”
により公知である。
を示す回路図であり第３図は、その一実施例を示
す回路図である。尚、図中Ampは高利得の電流
増幅器（増幅率α：α≫１）、Compはトランジ
スタＱ４，Ｑ６のコレクタ電流ICQ4およびICQ6の
差に比例した電流I1を出力する比較器である。本
発明の動作を説明する前に、VrefがVccから規定
される根拠およびそれが高精度且つ高安定である
根拠を初めに示しておく。そのVrefは Vref＝Vcc−VD1−VR1−VR2 …… で定められることは第２図より明らかである。な
お、VD1，VR1，VR2はそれぞれダイオードＤ１、
抵抗Ｒ１，Ｒ２にかかる電圧である。上記式を
さらに展開してみる。ただし、その展開の根拠は
例えば、“IEEE JOURNAL OF SOLID−
STATE CIRCUIT VOL SC−11 No.６
DECEMBER1976”誌上の論文“Ａ TWO
TERMINAL IC Temperature Transducer”
により公知である。
先ずトランジスタのベース−エミツタ間電圧を
VBEとすると、 VBE＝kT／ｑｎIE／Is …… VBE＝VGAP−αT …… が成立する（ただし、上記式は既に掲げたもの
と同じである）。VGAPは半導体ダイオードのバン
ドギヤツプ電圧、Isおよびαはトランジスタ（上
記半導体ダイオードを形成する）の形状等により
定まる定数。
VBEとすると、 VBE＝kT／ｑｎIE／Is …… VBE＝VGAP−αT …… が成立する（ただし、上記式は既に掲げたもの
と同じである）。VGAPは半導体ダイオードのバン
ドギヤツプ電圧、Isおよびαはトランジスタ（上
記半導体ダイオードを形成する）の形状等により
定まる定数。
一方、上記式中の抵抗Ｒ１にかかる電圧VR1
は上記式を考慮して、 VR1＝VBEQ4−VBEQ6 ＝kT／ｑｎIEQ4／IsQ4−kT／ｑｎIEQ6／IsQ6…… トランジスタＱ４およびＱ６に流れるエミツタ
電流を等しいとすると、 VR1＝kT／ｑｎIE／IsQ4−kT／ｑｎIE／IsQ6 ＝kT／ｑ（nIsQ6−nIsQ4） …… なお、サフイツクスＲ１，Ｑ４，Ｑ６等は第２
図中の該当する抵抗、トランジスタに係るもので
あることを意味する。ここで、Isは同一のプロセ
スを経て得られたトランジスタではエミツタ面積
に比例し、本図の場合、 IsQ6＝mIsQ4 （ｍ＞１） …… が成立する。そうすると、 VR1＝kT／ｑ（nm＋nIsQ4−nIsQ4） ＝kT／ｑnm …… が成立する。
は上記式を考慮して、 VR1＝VBEQ4−VBEQ6 ＝kT／ｑｎIEQ4／IsQ4−kT／ｑｎIEQ6／IsQ6…… トランジスタＱ４およびＱ６に流れるエミツタ
電流を等しいとすると、 VR1＝kT／ｑｎIE／IsQ4−kT／ｑｎIE／IsQ6 ＝kT／ｑ（nIsQ6−nIsQ4） …… なお、サフイツクスＲ１，Ｑ４，Ｑ６等は第２
図中の該当する抵抗、トランジスタに係るもので
あることを意味する。ここで、Isは同一のプロセ
スを経て得られたトランジスタではエミツタ面積
に比例し、本図の場合、 IsQ6＝mIsQ4 （ｍ＞１） …… が成立する。そうすると、 VR1＝kT／ｑ（nm＋nIsQ4−nIsQ4） ＝kT／ｑnm …… が成立する。
一方、VR2については、
VR2＝iR1×R2＝VR1／R1R2 ……
（iR1は抵抗R1を流れる電流）
であるので、結局
VR1＋VR2＝kT／ｑ（１＋R2／R1）nm……
となる。ここで上記式を再び参照すると、この
式の左辺におけるVBEは、前述のとおりトラン
ジスタのベース−エミツタ間電圧であり、既述の
ダイオードＤ１にかかる電圧VD1と等価である。
そこで左辺のVBEをそのVD1に置き換えた式と、
上記式とを上記式に代入すると、 Vref＝Vcc−VD1−VR1−VR2 ＝Vcc−（VGAP−αT）−kT／ｑ （１＋R2／R1）nm …… となる。
式の左辺におけるVBEは、前述のとおりトラン
ジスタのベース−エミツタ間電圧であり、既述の
ダイオードＤ１にかかる電圧VD1と等価である。
そこで左辺のVBEをそのVD1に置き換えた式と、
上記式とを上記式に代入すると、 Vref＝Vcc−VD1−VR1−VR2 ＝Vcc−（VGAP−αT）−kT／ｑ （１＋R2／R1）nm …… となる。
そこで、R2／R1及びｍを
α＝ｋ／ｑ（１＋R2／R1）nm ……
となるよう定めると、結局、上記式は、
Vref＝Vcc−VGAP ……
となり、絶対温度Ｔに無関係にVrefが定まること
になる。通常シリコンの場合、VGAPは、1.24〜
1.25V（絶対零度）である。かくして、基準電圧
Vrefは、温度変動と関係なく、且つVccより規定
されることになる。実際の手順としては、先ず、
第２図の回路設計をし、次に面積比（トランジス
タＱ４，Ｑ６のエミツタ面積比）ｍを定め、最後
にR2／R1の値をαに基づいて、上記式に則り定め る。なお、αの値は集積回路の製造工程において
精度良く制御できる。
になる。通常シリコンの場合、VGAPは、1.24〜
1.25V（絶対零度）である。かくして、基準電圧
Vrefは、温度変動と関係なく、且つVccより規定
されることになる。実際の手順としては、先ず、
第２図の回路設計をし、次に面積比（トランジス
タＱ４，Ｑ６のエミツタ面積比）ｍを定め、最後
にR2／R1の値をαに基づいて、上記式に則り定め る。なお、αの値は集積回路の製造工程において
精度良く制御できる。
結論から先に説明したが、次に第３図に示す本
発明の一実施例に従つて動作を説明する。トラン
ジスタＱ３，Ｑ５およびトランジスタＱ７（機能
としてはダイオード）、トランジスタＱ８は、い
わゆるカレントミラー回路を構成し、第１図にお
けるトランジスタＱ１３およびＱ１４と同様に働
く。
発明の一実施例に従つて動作を説明する。トラン
ジスタＱ３，Ｑ５およびトランジスタＱ７（機能
としてはダイオード）、トランジスタＱ８は、い
わゆるカレントミラー回路を構成し、第１図にお
けるトランジスタＱ１３およびＱ１４と同様に働
く。
前述のトランジスタＱ４，Ｑ６は各エミツタを
共通に接続した後、定電流源CIを経てグランド
GNDに接続される。トランジスタＱ４よびＱ６
の各ベースは抵抗Ｒ１の両端にそれぞれ接続され
る。
共通に接続した後、定電流源CIを経てグランド
GNDに接続される。トランジスタＱ４よびＱ６
の各ベースは抵抗Ｒ１の両端にそれぞれ接続され
る。
トランジスタＱ１およびＱ２は、前述のVcc→
VD1→VR1→VR2のルートに、高利得電流増幅器
（ダーリントン接続と等価）として挿入される。
これらトランジスタＱ１，Ｑ２は高周波域で発振
し易いから、その高周波領域での利得を下げる必
要がある。この意味で挿入されるのがコンデンサ
Ｃである。
VD1→VR1→VR2のルートに、高利得電流増幅器
（ダーリントン接続と等価）として挿入される。
これらトランジスタＱ１，Ｑ２は高周波域で発振
し易いから、その高周波領域での利得を下げる必
要がある。この意味で挿入されるのがコンデンサ
Ｃである。
トランジスタＱ７，Ｑ８を含むカレントミラー
回路は、トランジスタＱ３およびＱ５の第１各コ
レクタ（図中上側に示されるマルチコレクタの１
つ）に同一の電流を流す働きがあるから、各該マ
ルチコレクタの下側の第２のコレクタにもそれぞ
れ同一の電流が流れる。かくして、トランジスタ
Ｑ４およびＱ６のコレクタに、それぞれ同一の電
流が通電されることになる。一方、これらトラン
ジスタＱ４およびＱ６の各ベース間の電位差は、
先の式および式で定められるように、エミツ
タ面積比ｍ、すなわちエミツタ電流密度、に依存
する。つまり比ｍに相当する電位差が抵抗Ｒ１に
加わることになる。これが上記式に相当する。
逆に、このような関係が維持されてこそ、前述の
展開式により証明した高精度且つ高安定のVrefが
得られる。
回路は、トランジスタＱ３およびＱ５の第１各コ
レクタ（図中上側に示されるマルチコレクタの１
つ）に同一の電流を流す働きがあるから、各該マ
ルチコレクタの下側の第２のコレクタにもそれぞ
れ同一の電流が流れる。かくして、トランジスタ
Ｑ４およびＱ６のコレクタに、それぞれ同一の電
流が通電されることになる。一方、これらトラン
ジスタＱ４およびＱ６の各ベース間の電位差は、
先の式および式で定められるように、エミツ
タ面積比ｍ、すなわちエミツタ電流密度、に依存
する。つまり比ｍに相当する電位差が抵抗Ｒ１に
加わることになる。これが上記式に相当する。
逆に、このような関係が維持されてこそ、前述の
展開式により証明した高精度且つ高安定のVrefが
得られる。
そこで、該式で定まるVR1が常に保たれるよ
うなフイードバツクが形成されなければならな
い。フイードバツクが形成されることを示す動作
例を説明する。今、仮りに、抵抗Ｒ１の通電電流
iR1が減少したとすると、Vref点電位が上昇するの
でこれをフイードバツクにより回復しなければな
らない。iR1が減少すると、Ｑ４，Ｑ６のVBEの差
が減少することになるため、Ｑ４，Ｑ６のエミツ
タ電流のバランスがくずれＱ６のコレクタ電流が
増大しＱ５の第二のコレクタ電流が増大する。そ
こでマルチコレクタとなつている第一のコレクタ
電流も同様に増大しようとする。そこでトランジ
スタＱ８はその増大分を吸収しようとする。とこ
ろが、トランジスタＱ７とカレトミラーの関係に
なつていることから、その増大分を吸収できず、
前記高利得電流増幅器Ampを構成するトランジ
スタＱ２のベースに分流する。これにより、トラ
ンジスタＱ１の電流は増大する。つまり、抵抗Ｒ
１の電流iR1は増大する。してみると、先の仮定
は、iR1が減少したとしたので、ここで再び増大
し、フイードバツクループが閉じることになる。
かくして、上記式の関係は安定に保持され、最
終的な上記式の関係も安定に満たされる。
うなフイードバツクが形成されなければならな
い。フイードバツクが形成されることを示す動作
例を説明する。今、仮りに、抵抗Ｒ１の通電電流
iR1が減少したとすると、Vref点電位が上昇するの
でこれをフイードバツクにより回復しなければな
らない。iR1が減少すると、Ｑ４，Ｑ６のVBEの差
が減少することになるため、Ｑ４，Ｑ６のエミツ
タ電流のバランスがくずれＱ６のコレクタ電流が
増大しＱ５の第二のコレクタ電流が増大する。そ
こでマルチコレクタとなつている第一のコレクタ
電流も同様に増大しようとする。そこでトランジ
スタＱ８はその増大分を吸収しようとする。とこ
ろが、トランジスタＱ７とカレトミラーの関係に
なつていることから、その増大分を吸収できず、
前記高利得電流増幅器Ampを構成するトランジ
スタＱ２のベースに分流する。これにより、トラ
ンジスタＱ１の電流は増大する。つまり、抵抗Ｒ
１の電流iR1は増大する。してみると、先の仮定
は、iR1が減少したとしたので、ここで再び増大
し、フイードバツクループが閉じることになる。
かくして、上記式の関係は安定に保持され、最
終的な上記式の関係も安定に満たされる。
第２図において、トランジスタＱ１を、トラン
ジスタＱ２と共に高利得電流増幅器Ampとした
のは、前記トランジスタＱ８のコレクタに影響を
与えることなく、Vcc→Ｄ１→Ｒ１→Ｒ２の電流
を十分に引き込むことができるようにするためで
ある。
ジスタＱ２と共に高利得電流増幅器Ampとした
のは、前記トランジスタＱ８のコレクタに影響を
与えることなく、Vcc→Ｄ１→Ｒ１→Ｒ２の電流
を十分に引き込むことができるようにするためで
ある。
(7) 発明の効果
以上詳細に説明したように本発明によれば、第
１図の従来例と同等の高精度・高安定にて、Vcc
からのVrefの規定が可能となり、例えば同一チツ
プ上に正、負の安定化電源を構成することもでき
る。なお、上述の説明は、全てVccそのものから
定めるものとしているが、Vccから定まる他の電
位を基準としてVrefを定める場合もあることは勿
論である。
１図の従来例と同等の高精度・高安定にて、Vcc
からのVrefの規定が可能となり、例えば同一チツ
プ上に正、負の安定化電源を構成することもでき
る。なお、上述の説明は、全てVccそのものから
定めるものとしているが、Vccから定まる他の電
位を基準としてVrefを定める場合もあることは勿
論である。
第１図は従来の定電圧発生回路を示す回路図、
第２図は本発明に基づく定電圧発生回路の原理を
示す回路図、第３図はその一実施例を示す回路図
である。 Comp……ICQ6−ICQ4に比例した出力電流を送出
する比較器、Amp……高利得の電流増幅器、Ｑ
１，Ｑ２……ダーリントン構成をなすトランジス
タ、Ｑ３，Ｑ５，Ｑ８……カレントミラーをなす
トランジスタ、Ｑ７……カレントミラーをなすダ
イオード、Ｑ４，Ｑ６……第１図のトランジスタ
Ｑ１１，Ｑ１２に相当するトランジスタ、Ｄ１…
…ダイオード、Ｒ１……第１抵抗、Ｒ２……第２
抵抗、Ｃ……コンデンサ、Ｃ１……定電流源、
Vcc……電源電圧、Vref……基準電圧、GND……
グランド。
第２図は本発明に基づく定電圧発生回路の原理を
示す回路図、第３図はその一実施例を示す回路図
である。 Comp……ICQ6−ICQ4に比例した出力電流を送出
する比較器、Amp……高利得の電流増幅器、Ｑ
１，Ｑ２……ダーリントン構成をなすトランジス
タ、Ｑ３，Ｑ５，Ｑ８……カレントミラーをなす
トランジスタ、Ｑ７……カレントミラーをなすダ
イオード、Ｑ４，Ｑ６……第１図のトランジスタ
Ｑ１１，Ｑ１２に相当するトランジスタ、Ｄ１…
…ダイオード、Ｒ１……第１抵抗、Ｒ２……第２
抵抗、Ｃ……コンデンサ、Ｃ１……定電流源、
Vcc……電源電圧、Vref……基準電圧、GND……
グランド。
Claims (1)
- 【特許請求の範囲】 １ 正の電源電圧VccおよびグランドGND間に
挿入され、該電源電圧Vccから規定される基準電
圧Vrefを生成するための定電圧発生回路におい
て、 該電源電圧Vccと基準電圧出力端間に直列に、
かつ該電源電圧Vccから順に接続されたダイオー
ドＤ１、第１抵抗Ｒ１および第２抵抗Ｒ２と、 前記ダイオードＤ１と第１抵抗Ｒ１との間にベ
ースが接続された第１のトランジスタＱ４と、 前記第１抵抗Ｒ１と第２抵抗Ｒ２との間にベー
スが接続され、かつ前記第１のトランジスタＱ４
よりエミツタ電流密度の小さい第２のトランジス
タＱ６と、 前記第１および第２のトランジスタＱ４，Ｑ６
のエミツタ共通接続点より前記グランドGNDに
対して接続される定電流源Ｃ１と、 該電源電圧Vccならびに該第１および第２トラ
ンジスタＱ４，Ｑ６の各コレクタ間に接続され該
第１および第２トランジスタＱ４，Ｑ６の各コレ
クタ電流を供給すると共にそのコレクタ電流差を
検出する比較器Compと、 該比較器Compの出力を入力信号とし、その出
力端が該基準電圧出力端に接続された高利得電流
増幅器Ampとにより構成され、該第２抵抗Ｒ２
と該高利得電流増幅器Ampの中間接続点より前
記基準電圧Vrefを取り出すようにしたことを特徴
とする定電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19374181A JPS5896318A (ja) | 1981-12-03 | 1981-12-03 | 定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19374181A JPS5896318A (ja) | 1981-12-03 | 1981-12-03 | 定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896318A JPS5896318A (ja) | 1983-06-08 |
| JPH0474735B2 true JPH0474735B2 (ja) | 1992-11-27 |
Family
ID=16313030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19374181A Granted JPS5896318A (ja) | 1981-12-03 | 1981-12-03 | 定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896318A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132556A (en) * | 1989-11-17 | 1992-07-21 | Samsung Semiconductor, Inc. | Bandgap voltage reference using bipolar parasitic transistors and mosfet's in the current source |
| DE112020006002T5 (de) * | 2019-12-06 | 2022-11-03 | Rohm Co., Ltd. | Referenzspannungsgenerierungsschaltung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518928A (en) * | 1978-07-26 | 1980-02-09 | Citizen Watch Co Ltd | Electronic device of small size with transparent conductive film |
-
1981
- 1981-12-03 JP JP19374181A patent/JPS5896318A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518928A (en) * | 1978-07-26 | 1980-02-09 | Citizen Watch Co Ltd | Electronic device of small size with transparent conductive film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5896318A (ja) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3606876B2 (ja) | オフセットをプログラム可能な集積回路温度センサ | |
| US5119015A (en) | Stabilized constant-voltage circuit having impedance reduction circuit | |
| US5229711A (en) | Reference voltage generating circuit | |
| US4506208A (en) | Reference voltage producing circuit | |
| US4437023A (en) | Current mirror source circuitry | |
| JPH0121642B2 (ja) | ||
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPH0143324B2 (ja) | ||
| US4348633A (en) | Bandgap voltage regulator having low output impedance and wide bandwidth | |
| JPH0727425B2 (ja) | 電圧発生回路 | |
| US4857864A (en) | Current mirror circuit | |
| US4587478A (en) | Temperature-compensated current source having current and voltage stabilizing circuits | |
| JPS635923B2 (ja) | ||
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JPS6155288B2 (ja) | ||
| US4739246A (en) | Current reference for feedback current source | |
| JPH0474735B2 (ja) | ||
| JP2625552B2 (ja) | フィルタ回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6154286B2 (ja) | ||
| JPH0669140B2 (ja) | レベルシフト回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| KR920000729B1 (ko) | 트랜지스터 차동회로의 전류 제어회로 |