KR920000729B1

KR920000729B1 - 트랜지스터 차동회로의 전류 제어회로

Info

Publication number: KR920000729B1
Application number: KR1019880003413A
Authority: KR
Inventors: 아끼히로 무라야마; 시게루 나까야마
Original assignee: 가부시기가이샤 도시바; 아오이 조이찌
Priority date: 1987-03-30
Filing date: 1988-03-29
Publication date: 1992-01-21
Also published as: JPH0424884B2; JPS63242009A; KR880011984A

Abstract

내용 없음.

Description

트랜지스터 차동회로의 전류 제어회로

제1도는 본 발명의 일실시예를 도시하는 회로도.

제2도 및 제3도는 본 발명의 다른 실시예를 도시하는 회로도.

제4도 및 제5도는 종래의 전류 제어회로를 도시하는 회로도.

* 도면의 주요부분에 대한 부호의 설명

Q₁-Q₁₃, Q₂₁, Q₂₂, Q₂₆-Q₃₅, Q₄₁-Q₅₆: 트랜지스터

R₁-R₆, R₂₁, R₂₂, R₂₄-R₂₉: 저항 R_c: 가변저항기

본 발명은 회로의 전원 전압이나 주위 온도의 변동에 의한 영향을 제거하고, 각종 입력 신호의 전류를 제어하기 위한 트랜지스터 차동회로의 전류 제어회로에 관한 것이다.

제4도에는 종래의 이와 같은 종류의 전류 제어회로의 일예가 도시되어 있다. 트랜지스터(Q₁), (Q₂)는 트랜지스터 차동회로(10)를 구성한다. 각 에미터가 입력 전류원(Iin)에 접속된다. 출력 전류는 트랜지스터(Q₂)의 콜렉터 전류로서 취출된다. 트랜지스터 (Q₁), (Q₂)의 베이스는 기준 전압원(V_ref)으로부터 각각 저항(R₁),(R₂)을 개재하여 바이어스되고, 트랜지스터(Q₂)의 베이스는 다시 저항(R₃)을 재개하여 가변저항기 (R_c)의 부동점부에 접속된다. 저항(Rc)의 고정단은 전원 전압(V_cc)라인과 접지부(GND)사이에 접속된다.

여기에서 각 트랜지스터(Q₁),(Q₂)의 순방향 전류 증폭률 β가 충분히 크기 때문에 콜렉터 전류에 비해서 베이스 전류를 무시할 수 있다. 트랜지스터(Q₁)의 베이스 전위 V_a(Q₁)는 V_ref이고, 트랜지스터(Q₂)의 베이스 전위 VB(Q₂)는 가변 저항(R_c)의 분할점 전위를 V_cont로 하면,

가 된다. 트랜지스터(Q01)(Q02)의 베이스간 전압차를 △V로 하면

가 된다. 각 트랜지스터의 베이스 에미터간 전압 V_BE는

(V_T: 열기 전력, I_c: 콜렉터 전류, I_s: 역방향 포화 전류)

이므로, (3)식을 사용하여

를 얻는다. (2)식의 우변을 A로 놓고 I_c(Q₂)+I_c(Q₁)=Iin를 사용하면,

가 된다.

(6)식과 같이 A 〉〉V_T일 때 I_out/Iin=1이 되고, A 〈 T_T일 때 I_out/Iin=0가 되고, 제어 전압 V_cont를 변화시킴으로써 입출력 전류의 변환 이득을 제어할 수 있다.

제5도도 또한 종래의 이득 제어회로의 일예이다. 트랜지스터(Q₅),(Q₆)은 각각 베이스를 기준 전압 및 제어 전압 V_cont에 의하여 바이어스 되고, 에미터와 접지부(GND)간에 저항(R₄),(R₅)가 접속된다. 트랜지스터(Q₅),(Q₆)의 콜렉터에는 각각 다이오드 접속된 트랜지스터(Q₃),)Q₄)의 에미터가 접속되고, 이들의 접속점이 트랜지스터 차동 제어회로(10)에의 제어 전압 출력단이 된다. 차동회로(10)는 트랜지스터(Q₁),(Q₂)로 구성되고, 이들의 공통 에미터에 입력 전류(Iin)가 공급되고 트랜지스터(Q₂)의 콜렉터로부터 출력 전류(I_cont)가 취출된다.

우선 상기의 회로의 트랜지스터(Q₃)에 흐르는 전류가 일정하고 거의

(V_T: 트랜지스터의 순방향 영역의 베이스-에미터간 전압)이 된다. 이것에 대하여 트랜지스터(Q₄)에 흐르는 전류는,

이다. 그러면 트랜지스터(Q₃),(Q₄) 사이에서 얻어지는 전위차 전압 △V는 (3)식을 사용하여

를 얻는다. 이 차전압 △V가 차동 회로(10)의 각 트랜지스터(Q₁),(Q₂)의 베이스에 가해지므로 (5)식과 동일하게

가 된다. I_c(Q₂)+I_c(Q₁)-Iin 이므로, (9)식 우변위 ( )내를 B라 하면,

이다. (6)식과 동일하게 B 〉〉1일 때, I_out/Iin=0가 되고, B 〈 1일 때 I_out/Iin=1가 된다. 따라서, 제어전압 V_cont의 변화에 따라 입출력 전류의 변환 이득을 제어할 수 있다.

우선 제4도에 도시하는 종래예의 회로에서는 전원 전압 V_cc가 변동하면 제어 범위도 변동되는 결점이 있다. 즉(2)식과 같이 베이스간 전압차 △V는 제어 전압 V_cont와 기준 전압 V_ref에의 의존성이 있다. 제어전압 V_cont에는 전원 전압에의 의존성이 있으므로 제어 전압 V_cont와 기준 전압 V_ref의 차인 베이스간 전압차 △V도 당연히 전원 전압 V_cc에 의존한다. 따라서 트랜지스터 차동회로에 의한 입력 전류 변환의 이득 제어 특성이 전원 전압 V_cc의 변동에 따라 변해 버리게 된다.

또, 제4도의 회로에서는 이득 제어 특성이 온도 의존성을 가지고 있는 결점이 있다. 이것도 (6)식에 트랜지스터의 열기 전력 V_T의 항이 있으므로 명백하다(

).

다음의 제5도의 회로에서는 제4도의 회로와는 별도의 원인으로 이득 제어 범위가 작아지는 결점이 있다. 제어 전압 V_cont가 전원 전압 V_cc부근이 되고, V_cont〉V_ref가 되면 R₄=R₅로 한다. 트랜지스터(Q₄)에 흐르는 전류는 트랜지스터(Q₃)에 흐르는 전류보다 커지고, 트랜지스터(Q₄)의 에미터 전위가 감소한다. 따라서 트랜지스터 차동회로(10)의 트랜지스터(Q₂)의 전류는 균형 전류

·Iin보다 감소한다. (9)식과 같이 B〉〉1의 조건으로 이득 I_out/Iin은 영이 되나, 사실상은 제어 전압 V_cont는 기준 전압_Vref에 대하여 B 〉〉1가 성립되는 정도로는 커질 수 없다. 보통 기준 전압 V_ref는

·V_cc정도가 된다. I_out/Iin도 영에 충분히 가까워지지는 않는다.

반대로 제어 전압 V_cont를 접지 전위 부근으로 했을 경우는 트랜지스터(Q₆)가 커트 오프되어, 트랜지스터(Q₆)에 거의 전류는 흐르지 않게 된다. 이때 B 〈 1이 되고, 이득 I_out/Iin은 1에 충분히 가까워질 것이나, 실제로는 트랜지스터(Q₄)의 에미터 전위가 상승되고 있으므로 차동회로(10)의 트랜지스터(Q₂)가 온되고, 그 전류 증폭류β가 유한하므로 트랜짓터(Q₆)에 트랜지스터(Q₂)의 베이스 전류가 흘러버리고 만다. 따라서 이득 I_out/Iin은 1에 충분히 가까워지지 아니한다. 설령 임피던스 변환기를 사용하여 트랜지스터(Q₄)의 에미터로부터 트랜지스터(Q₂)의 베이스에 전압을 전달했다 할지라도 임피던스 변환기의 입력 전류는 트랜지스터(Q₄)를 통해서 흐르므로 I에는 충분히 가까워지지 아니한다. 따라서 이 회로에서는 전류 증폭률 β의 유연성에 기인하여 이득 제어범위가 작아지는 결점이 있다.

그러므로 본 발명은 전원 전압이나 주위 온도가 변화해도 이득 제어기능이 안정되고, 또한 넓은 이득 제어 범위를 얻을 수 있는 트랜지스터 차동회로의 전류 제어 회로를 제공하는 것을 목적으로 한다.

본 발명은 전원 전압에 관련 지어진 제어전압을 전압 전류 변환하고, 변환한 전류에 전원 전압에의 의존성을 가지게 한다. 또 기준 전압을 발생하는 트랜지스터의 바이어스 전류에 대해서도 제어측의 변환 전류의 동일한 전원 전압 의존성을 지니게 한다. 그리고 상기 제어측 변환전류와 기준 바이어스 전류를 제1의 트랜지스터의 차동회로에 입력하여 이 제1의 트랜지스터 차동회로의 전위차 전압을 제2트랜지스터 차동회로의 전류 변환이득 제어전압으로 한다.

상기 수단에 의하여 제어 단자로부터 유입하는 제어 전류와 기준 바이어스 전류가 동일한 전원 의존성을 가지고 제1트랜지스터의 차동회로의 베이스간에 입력되게 된다. 이로 인해 양트랜지스터에 흐르는 콜렉터 전원의 비는 항시 일정하게 유지된다. 이 콜렉터 전류를 각각 제2트랜지스터 차동회로의 피제어용 각 트랜지스터의 베이스간에 전압 변환하여 공급하면 이 제2트랜지스터 차동회로의 콜렉터에 얻어지는 출력 전류는 전원 전압 의존성이 상쇄된다. 또 상기 제1차동회로의 각 트랜지스터의 콜렉터 전류도 차동적으로 변화하므로 이득 제어범위가 작아지는 일은 없다.

이하 본 발명의 실시예를 도면으로 참조하여 설명한다. 제1도는 본 발명의 한 실시예이고, 전원 전압(V_cc)측을 제1의 전원, 접지부(GND)측을 제2의 전원으로 한다. 또 다이오드의 심벌로 표시하는 소자는 다이오드 접속된 트랜지스터이다. 또 트랜지스터(Q₆),(Q₇)은 각각 에미터에 접속된 저항(R₄),(R₅)와 함께 전압 전류 변환회로를 형성하고 있다. 트랜지스터(Q₁₀),(Q₁₁)은 차동 대트랜지스터(Q₈),(Q₉)의 콜렉터간의 전류 귀환 회로로서 기능한다. 또 트랜지스터(Q₁)∼(Q₃), 저항(R₁)∼(R₃)은 트랜지스터(Q₃)의 에미터에 온도 의존성이 없는 안정된 바이어스 전압을 발생한다. 즉 저항(R₁),(R₂),(R₃)과 트랜지스터(Q₁),(Q₂),(Q₃)은 기준 전압 발생회로를 형성한다.

저항(R₁)의 일단은 전원 전압(V_cc)의 라인에 접속되고, 타단은 트랜지스터(Q₁),(Q₂), 저항(R₂)를 직렬로 개재하여 접지부(GND)에 접속된다. 따라서 트랜지스터(Q₁),(Q₂)간에 기준 전압 V_ref(V_ref=K₁·V_cc)가 발생한다. 또 저항(R₃)의 일단은 전원 전압(V_cc)라인에 접속되고, 타단은 트랜지스터(Q₃)의 에미터에 접속된다. 이 트랜지스터(Q₃)의 베이스는 트랜지스터(Q₂)의 에미터에 접속되고, 콜렉터는 트랜지스터(Q₄)를 개재하여 접지된다. 따라서 트랜지스터(Q₃)의 에미터는 트랜지스터(Q₁),(Q₂)간의 전위 V_ref로 유지된다.

트랜지스터(Q₃)의 에미터에는 상기와 같이 전원 전압 V_cc를 접지전위로부터 어떤 분할비 K₁(0

K1

1)로 분할한 거의 온도 의존성이 없는 전압 V_ref가 발생한다. 트랜지스터(Q₃)의 콜렉터는 서로 전류 미러 관계에 접속되고, 정전류 회로(20)를 구성하는 트랜지스터(Q₄),(Q₅)가 접속된다. 트랜지스터(Q₅)의 콜렉터에는 다이오드 접속된 트랜지스터(Q₈),(Q₉)의 공통 에미터가 접속되고, 이들이 제1차동회로(22)를 구성한다. 트랜지스터(Q₈)의 콜렉터는 트랜지스터(Q₁₀)의 베이스 및 콜렉터에 접속되고, 트랜지스터(Q₉)의 콜렉터는 트랜지스터(Q₁₁)의 콜렉터에 접속되고 있다.

트랜지스터(Q₁₀),(Q₁₁)은 서로 전류 미러 관계로 접속되고, 전류 귀환 회로(24)를 형성하고 있다. 각각 에미터는 전류 라인에 접속된다. 또, 트랜지스터(Q₁₀)의 콜렉터는 트랜지스터(Q₆)의 콜렉터에, 트랜지스터(Q₁₁)의 콜렉터는 트랜지스터(Q₇)의 콜렉터에 접속된다. 트랜지스터(Q₆),(Q₇)의 베이스는 공통적으로 저항(R₁)과 트랜지스터(Q₁)의 콜렉터 접속점에 접속된다. 이결과 트랜지스터 (Q₃)과 동일하게 그들의 에미터에 전압 K₁·Vcc가 발생한다. 각각의 에미터는 저항(R₄),(R₅)를 개재하여 접지부(GND)에 접속된다. 그리고 제1차동회로(22)의 트랜지스터(Q₈)의 콜렉터는 한쪽의 제어 전압 출력부로서 제2차동회로(26)를 구성하는 트랜지스터(Q₁₃)의 베이스에 접속되고, 또 트랜지스터(Q₁₃)의 베이스에 접속되고, 또 트랜지스터(Q₉)의 콜렉터도 다른쪽의 제어 전압 출력부로서 제2차동회로(26)의 트랜지스터(Q₁₂)의 베이스에 접속된다. 트랜지스터(Q₁₂),(Q₁₃)은 상기 제2트랜지스터 차동회로(26)를 구성하고 그들의 공통 에미터는 입력 전류원 Iin에 접속되고, 트랜지스터(Q₁₂)의 콜렉터는 전원 라인에 접속된다. 그리고 트랜지스터(Q₁₃)의 콜렉터가 출력 전류 I_out의 출력부로서 사용된다.

전원과 접지간에 접속된 제어 전압 발생용의 가변 저항(R_c)의 부동점부는 저항(R₆)을 개재하여 트랜지스터(R₇)의 에미터에 접속된다. 그 분압비를 K₂로 하면, 여기에서 얻어지는 제어 전압 V_cont는 K₂·V_cc가 된다.

여기에서 정전류원(20)의 트랜지스터(Q₄),(Q₅)의 전류 미러비를 1 : 1로 하면 트랜지스터(Q₅)의 콜렉터에 흐르는 정전류는,

가 된다. 트랜지스터(Q₆)의 콜렉터 전류는 에미터 전위가 K₁·V_cc이므로

이고, 트랜지스터(Q₇)의 콜렉터 전류는 트랜지스터(Q₆)와 동일하게 에미터 전위가 K₁·V_cc이과 제어 전압 V_cont=K₂·V_cc이므로,

가 된다. 전류 귀환 회로(24)의 트랜지스터(Q₁₀),(Q₁₁)의 전류 미러비를 1 : 1로 하면, 각 전압 전류 변환회로를 구성하는 트랜지스터(Q₆),(Q₇)를 흐르는 콜렉터 전류 I_c(Q₆)와 I_c(Q₇)의 차전류를 트랜지스터(Q₁₀), (Q₁₁)이 공급하여 트랜지스터(Q₈),(Q₉)에 흐르는 전류는 차동관계로 어긋나게 된다. 우선

이고,

이므로,

가 된다. 따라서, 트랜지스터(Q₈), (Q₉)의 양콜렉터간 전압 △V는,

이다. 여기에서 간소화를 위하여 R₃=R₄=R₅=R₆=R로 하면,

를 얻는다. 여기에서 (18)식의 우변 ιn 함수의 { }내의 C로 대입하면,

이고, I_c(Q₁₂)+I_c(Q₁₃)=Iin이므로,

를 얻는다. 일반적인 경우로서, K1=0.5로 취하면,

가 되고, K₂는 0∼1까지 취할 수 있으므로 이득

도 0∼1까지 취할 수 있다.

(19) 및 (20)식과 같이 상기의 회로에는 전원 전압 V_cc나 여기 전력 V_T에의 의존성이 없다. 또, 트랜지스터(Q₁₂)가 온될 때 I_c(Q₁₁) 〉I_c(Q₁₀)이 되고, I_e(Q₅)의 전류, 즉 정전류 I₀는 거의 모두 트랜지스터(Q₁₁) 및 (Q₉)의 경로를 흐른다.

통상 베이스 전류는 충분히 공급이 가능하고, I_c(Q₁₁)에 점하는 비율은 작다.

따라서, 제1도의 회로는 본 발명의 목적을 모두 달성하고 있다. 또, 저항(Q₄), (Q₅) 대신 정전류 회로(20)의 트랜지스터(Q₅)와 병렬로 증설되고, 각각 트랜지스터(Q₄)와 전류 미러 회로를 구성하는 트랜지스터로 바꿔도 좋다.

본 발명의 트랜지스터 차동회로의 전류 제어회로는 상기와 같이 구성되고, 입력 전류원 Iin의 전류를 제2차동회로(26)의 트랜지스터(Q₁₅)의 콜렉터로부터 출력 전류 I_out로서 도출할 경우, 전원 전압이나 주위 온도의 영향을 받는 일이 없고, 이득 제어를 실행하여 도출할 수가 있다.

제2도는 본 발명의 다른 실시예이다.

제1도의 회로에서는 전류 귀환회로(24)의 트랜지스터(Q₁₀),(Q₁₁)이 제어 전압 V_cont에 따라 그들의 콜렉터 전류간에 발생한 차전류를 제1차동회로(22)의 트랜지스터(Q₆),(Q₉)간에서 귀환하고, 그들의 콜렉터 전위간에 △V를 발생시켰다(증가, 감소 방향으로 발생하는 △V의 크기는 동일하다). 제2도의 회로에서는 완전히 2개의 모드로 구분하고, 차동전압으로서 △V를 발생시키고 있다.

저항(R₂₁), 트랜지스터(Q₂₁),(Q₂₂), 저항(R₂₂)의 직렬회로는 전원 라인과 접지부(GND)간에 접속되어 기준 전압 발생회로를 구성하고 있다. 저항(R₂₁)과 트랜지스터(Q21)의 접속점은 트랜지스터(Q₂₆),(Q₂₇),(Q₃₁),(Q₃₀)의 베이스에 접속된다.

따라서 이들의 에미터 전위는 트랜지스터(Q₂₁),(Q₂₂)의 중간전위로 유지된다. 트랜지스터(Q₂₄)의 콜렉터는 전류 미러 접속된 트랜지스터(Q₂₈),(Q₂₉)의 입력부에 접속되고, 이 전류 미러회로의 출력부(트랜지스터(Q₂₉)의 콜렉터)는 트랜지스터(Q₂₇)의 에미터에 접속된다. 또, 트랜지스터(Q₂₆)의 에미터는 저항(R₂₄)를 개재하여 접지부(GND)에 접속되는 동시에 저항(R₂₆)를 개재하여 가변 저항기(R_c)의 부동점부에 접속되어 제어 전압 V_cont가 부여된다.

트랜지스터(Q₃₀)의 에미터는 저항(R₂₇)을 기재하여 접지되고, 콜렉터는 트랜지스터(Q₃₂),(Q₃₃)으로 구성된 전류 미러 회로의 입력부에 접속되고 이 전류 미러 회로의 출력부(트랜지스터(Q₃₃)의 콜렉터)는 트랜지스터)Q₃₁)의 에미터에 접속된다.

트랜지스터(Q₂₇), (Q₃₁)의 콜렉터는 전원 라인에 접속되고, 에미터는 각각 저항(R₂₅), (R₂₆)을 개재하여 접지된다. 또 트랜지스터(Q₃₁)의 에미터에는 저항(R₂₉)를 개재하여 제어전압 V_cont주어진다.

트팬지스터(Q₃₄),(Q₃₅)는 트랜지스터 차동회로(30)를 구성한다. 트랜지스터(Q₃₄), (Q₃₅)의 공통 에미터는 입력 전류원 Iin에 접속되고, 트랜지스터(Q₃₄)의 콜렉터는 전원 라인에 접속된다. 트랜지서터(Q₃₅)의 콜렉터로부터는 출력 전원 I_out가 도출된다. 이 피차동 회로(30)에 대한 입출력 전류 변환 이득 제어는 트랜지스터(Q₃₄),(Q₃₅)의 베이스간에 트랜지스터(Q₃₁),(Q₂₇)의 베이스 에미터간 전압의 차전압이 주어지므로써 실시된다.

상기의 회로에 있어서도, 저항에 관해서 R₂₄=2·R₂₅=R₂₆=R₂₇=2·R₂₈=R₂₉로 한다. 또 트랜지스터(Q₂₁), (Q₂₂)간에 발생하는 기준 전압 V_R를 V_R=K₁·V_cc로 하면 트랜지스터(Q₂₆),(Q₂₇),(Q₃₀),(Q₃₁)의 에미터 전위도 동일하게 K₁·V_cc가 되고, 제1도의 회로와 완전히 동일하게 말할 수 있다.

제어 전압 V_cont에 따라 트랜지스터(Q₂₇)과, (Q₃₁)의 에미터 전위에 차전압 △V가 발생하고, 트랜지스터 차동회로(30)으l 트랜지스터(Q₃₂),(Q₃₅)의 베이스간에 주어진다. 이 차전압 △V는 차동회로(30)의 트랜지스터(Q₃₄),(Q₃₅)에 가하는 별도 수단으로서 다음과 같이 변경할 수도 있다. 즉 트랜지스터(Q₂₇),(Q₃₁)의 콜렉터와 전원 라인 Vcc에 NPN트랜지스터를 캐스코드 접속하여 트랜지스터(Q₂₉)(Q₃₃)의 콜렉터 출력을 각각 삽입한 트랜지스터의 에미터에 접속하고, 트랜지스터(Q₃₄), (Q₃₅)의 베이스를 삽입한 트랜지스터의 에미터에 각각 접속하고, 삽입한 트랜지스터의 베이스간 전위차를 가변할 수가 있다. 또 저항(R₂₄),R(₂₅),(R₂₇),(R₂₈)은 각각 정전류원을 구성한다. 따라서 이들은 제1도의 트랜지스터(Q₄),(Q₅), 저항(R₅)으로 구성한 정전류 회로(20)와 같이, 또한 필요한 수의 전류 미러 출력 트랜지스터를 증설한 전류원으로 변경해도 좋다.

제3도는 또다른 실시예이다. 차동 모드에서 발생하는 전류를 싱글 앤드 데드 푸쉬풀화하여 제어 전압 발생부에 입력하도록 구성하고 있다.

가변 저항기(R_c)의 부동점부의 전압 V_cont는 저항(R₄₅)를 개재하여 트랜지스터(Q₄₄)의 에미터에, 또 저항(R₄₆)을 개재하여 트랜지스터(Q₄₉)의 에미터에 주어진다. 트랜지스터(Q₄₄)에서 전압 전류 변환된 출력은 트랜지스터(Q₄₄)의 콜렉터를 개재하여 트랜지스터(Q₄₈)에 베이스에 주어진다. 또 트랜지스터(Q₄₉)에서 전압 전류 변환된 출력은 트랜지스터(Q₄₉)의 콜렉터를 개재하여 트랜지스터(Q₅₁)의 베이스에 주어진다.

트랜지스터(Q₅₁),(Q₄₈)은 싱글 앤드 데드 푸쉬풀 형태로 접속되고 있고, 그들의 콜렉터 접속부는 제1차동회로(32)의 한쪽의 트랜지스터(Q₅₃)의 콜렉터와 제2차동회로(34)의 한쪽의 트랜지스터(Q₃₅)의 베이스에 각각 접속된다.

트랜지스터(Q₅₄),(Q₅₄)는 제1트랜지스터 차동회로(32)를 구성하고 그들의 공통 에미터에 정전류원(36)의 트랜지스터(Q₅₂)로부터 정전류 I_o가 주어진다.

트랜지스터(Q₅₄)의 콜렉터 출력은 제2차동회로(34)의 다른쪽의 트랜지스터(Q₃₄)의 베이스에 주어진다.

트랜지스터(Q₅₅),(Q₅₆)은 전류 미러 접속된 전류 귀환 회로(38)를 구성하고 있다. 트랜지스터(Q₄₆)과 (Q₄₈)은 전류 미러 접속된 제1의 전류 전달 회로(40)를 구성한다. 트랜지스터(Q₅₀),(Q₅₁)도 전류 미러 접속된 제2의 전류 전달회로(42)를 구성한다. 저항(R₄₁). 트랜지스터(Q₄₁),(Q₄₂), 저항(R₄₂)의 직렬 회로는 기준 전압원이고, 저항(Q₄₁)과 트랜지스터(Q₄₁)의 접속점 전압은 트랜지스터(Q₄₉)의 베이스에 주어지고, 트랜지스터(Q₄₂)와 저항(R₄₂)의 접속점 전위는 트랜지스터(Q₄₃),(Q₄₄)의 베이스에 주어진다. 트랜지스터(Q₄₃)의 콜렉터에 접속된 트랜지스터(Q₄₅)와 트랜지스터(Q₅₂)는 전류 미러 접속에 의한 상기 정전류원(36)을 구성한다. 또 트랜지스터(Q₄₇)도 전류원이고, 저항이라도 좋다.

이상의 설명과 같이 본 발명의 회로 전원, 주위 온도의 변화에 의하여 입출력 전류 변환의 이득 제어 특성이 변화되지 않고, 또 넓은 이득 제어의 변화 범위를 얻을 수 있는 트랜지스터 차동회로의 전류 제어회로를 제공할 수 있다.

Claims

입력전류(Iin)를 공급하는 입력 전류원과, 바람직하지 못한 변동을 수반하는 전원전압(V_cc)에 응답하는 제어 전압(V_cont)을 공급하는 제어 전압 공급원과, 상기 입력 전류원이 공통 전류로에 삽입되고 상기 제어 전압(V_cont)에 응답하여 상기 입력 전류(Iin)를 제어하는 출력 전류(I_out)를 발생하는 트랜지스터 차동회로(26,30,34)를 갖는 트랜지스터 차동회로의 전류 제어회로에 있어서, 상기 전원 전압(V_cc)에 접속되어 소정의 기준 전압(V_ref)을 발생하는 기준 전압 공급원과, 이 기준 전압 공급원과 상기 제어 전압 공급원과의 사이에 접속되어 상기 제어 전압(V_cont)과 기준 전압(V_ref)과의 차에 따라 제어된 보상 전압을 발생하고 상기 트랜지스터 차동회로(26,30,34)의 베이스 회로에 공급하는 보상 전압 발생회로(22,Q₂₇/Q₃₁,32)와, 이 보상 전압 발생회로(22,Q₂₇/Q₃₁,32)의 전류로와 상기 기준 전압 공급원과의 사이에 접속되어 상기 기준 전압(V_ref)의 변동에 따라 보상 전압을 보정하는 보정회로(Q₅,Q₂₆/Q₂₈/Q₂₉/Q₃₀/Q₃₂/Q₃₃/Q₅₂)를 추가로 포함하는 것을 특징으로 하는 트랜지스터 차동회로의 전류 제어회로.
제1항에 있어서, 상기 보상 전압 발생회로는 제2의 차동회로(22,32)를 가지며, 상기 보정회로는 그의 제2의 차동회로(22,32)의 공통 전류로에 삽입되고, 상기 기준 전압 공급원과 전류 미러 접속된 전류원(Q₅,Q₅₂)을 구비하는 것을 특징으로 하는 트랜지스터 차동회로의 전류 제어회로.
제2항에 있어서, 상기 기준 전압 공급원은 상기 트랜지스터 차동회로(34) 및 상기 제2차동회로(32)를 구동하는 싱글 앤드 푸쉬풀 증폭회로(Q₅₁/Q₄₈)를 구비하는 것을 특징으로 하는 트랜지스터 차동회로의 전류 제어회로.
제1항에 있어서, 상기 보상전압 발생회로(26)는 각각의 상기 트랜지스터 차동회로(30)를 구성하는 한쌍의 차동 소자(Q₃₄/Q₃₅)와 접속된 한쌍의 전압전류 변환회로(Q₂₇/Q₃₁)를 구비하는 것을 특징으로 하는 트랜지스터 차동회로의 전류 제어회로.
제4항에 있어서, 상기 보상 전압 발생회로(26)는 상기 한쌍의 전압 전류 변환회로(Q₂₇/Q₃₀)의 각 전류로와 상기 기준 전압 공급원과의 사이에 접속된 한쌍의 전류 미러 회로(Q₂₈,Q₂₉/Q₃₂,Q₃₃)를 구비하는 것을 특징으로 하는 트랜지스터 차동회로의 전류 제어회로.