JPH07200087A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH07200087A JPH07200087A JP35273293A JP35273293A JPH07200087A JP H07200087 A JPH07200087 A JP H07200087A JP 35273293 A JP35273293 A JP 35273293A JP 35273293 A JP35273293 A JP 35273293A JP H07200087 A JPH07200087 A JP H07200087A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- emitter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 バッフアー回路を用いることなく、出力電流
が温度変化の影響を受けない定電流回路を提供すること
にある。 【構成】 互いにベースを接続されたダイオード接続さ
れている第１のトランジスタＱ１とマルチエミッタの第
２のトランジスタＱ２を有し、温度係数が正の電流を生
ずる第１の回路と、第２のトランジスタＱ２に接続さ
れ、温度係数が負の電流を生ずる第３のトランジスタＱ
３を有する第２の回路からなり、第２のトランジスタＱ
２と第３のトランジスタＱ３の接続点Ｐ１に流れ込む電
流Ｉを出力電流とする。第２のトランジスタＱ２のエミ
ッタに接続する第１の抵抗Ｒ１と、第３のトランジスタ
Ｑ３のエミッタに接続する第２の抵抗Ｒ２の値を調節す
ることにより出力電流が温度変化の影響を受けないよう
にする。
が温度変化の影響を受けない定電流回路を提供すること
にある。 【構成】 互いにベースを接続されたダイオード接続さ
れている第１のトランジスタＱ１とマルチエミッタの第
２のトランジスタＱ２を有し、温度係数が正の電流を生
ずる第１の回路と、第２のトランジスタＱ２に接続さ
れ、温度係数が負の電流を生ずる第３のトランジスタＱ
３を有する第２の回路からなり、第２のトランジスタＱ
２と第３のトランジスタＱ３の接続点Ｐ１に流れ込む電
流Ｉを出力電流とする。第２のトランジスタＱ２のエミ
ッタに接続する第１の抵抗Ｒ１と、第３のトランジスタ
Ｑ３のエミッタに接続する第２の抵抗Ｒ２の値を調節す
ることにより出力電流が温度変化の影響を受けないよう
にする。
Description
【０００１】
【産業上の利用分野】本発明は、出力電流が温度変化の
影響を受けない定電流回路に関するものである。
影響を受けない定電流回路に関するものである。
【０００２】
【従来の技術】出力電流が温度変化の影響を受けない、
いわゆる温度補償された従来の定電流回路の構成は、一
般に図４や図５に示す回路が用いられる。図４の定電流
回路は、バンドギャップリファレンス回路（ＢＧ）３
０、演算増幅器３１、トランジスタＱ３０とそのコレク
タに接続する抵抗Ｒ３０、電流源Ｓ３０によって構成さ
れている。なお、１０は電源電圧ＶCCが加えられる端子
である。この回路は、バンドギャップリファレンス回路
３０により温度変化の影響を受けない電圧ＶREを発生
し、バッフアー回路の役割をする演算増幅器３１によっ
てトランジスタＱ３０のエミッタにバンドギャップリフ
ァレンス回路３０の電圧ＶREだけが取り出される。そし
て、この電圧ＶREと抵抗Ｒ３０によって設定されるトラ
ンジスタＱ３０のコレクタ電流が出力電流として出力端
子１１に得られる。
いわゆる温度補償された従来の定電流回路の構成は、一
般に図４や図５に示す回路が用いられる。図４の定電流
回路は、バンドギャップリファレンス回路（ＢＧ）３
０、演算増幅器３１、トランジスタＱ３０とそのコレク
タに接続する抵抗Ｒ３０、電流源Ｓ３０によって構成さ
れている。なお、１０は電源電圧ＶCCが加えられる端子
である。この回路は、バンドギャップリファレンス回路
３０により温度変化の影響を受けない電圧ＶREを発生
し、バッフアー回路の役割をする演算増幅器３１によっ
てトランジスタＱ３０のエミッタにバンドギャップリフ
ァレンス回路３０の電圧ＶREだけが取り出される。そし
て、この電圧ＶREと抵抗Ｒ３０によって設定されるトラ
ンジスタＱ３０のコレクタ電流が出力電流として出力端
子１１に得られる。
【０００３】図５の定電流回路は、バンドギャップリフ
ァレンス回路３０、トランジスタＱ３１、トランジスタ
Ｑ３２とそのエミッタに接続する抵抗Ｒ３１、電流源Ｓ
３１、Ｓ３２、Ｓ３３から構成されている。この回路
は、バッフアー回路の役割をするトランジスタＱ３１、
Ｑ３２からなる２段のエミッタホロワ回路により、バン
ドギャップリファレンス回路３０の電圧ＶREだけをトラ
ンジスタＱ３２のエミッタに取り出し、この電圧ＶREと
抵抗Ｒ３１によって設定される抵抗Ｒ３１の電流が出力
電流として出力端子１１に得られる。つまり、この種の
従来の定電流回路は、バッフアー回路によりバンドギャ
ップリファレンス回路の電圧を取り出し、温度変化の影
響を受けないその電圧と抵抗によって温度変化の影響を
受けない出力電流を得ている。
ァレンス回路３０、トランジスタＱ３１、トランジスタ
Ｑ３２とそのエミッタに接続する抵抗Ｒ３１、電流源Ｓ
３１、Ｓ３２、Ｓ３３から構成されている。この回路
は、バッフアー回路の役割をするトランジスタＱ３１、
Ｑ３２からなる２段のエミッタホロワ回路により、バン
ドギャップリファレンス回路３０の電圧ＶREだけをトラ
ンジスタＱ３２のエミッタに取り出し、この電圧ＶREと
抵抗Ｒ３１によって設定される抵抗Ｒ３１の電流が出力
電流として出力端子１１に得られる。つまり、この種の
従来の定電流回路は、バッフアー回路によりバンドギャ
ップリファレンス回路の電圧を取り出し、温度変化の影
響を受けないその電圧と抵抗によって温度変化の影響を
受けない出力電流を得ている。
【０００４】しかし、このような構成はバッフアー回路
が必要であるので種々の技術問題を生ずる。図４の場合
はバッフアー回路として演算増幅器３１を用いるので回
路全体が複雑になるし、図５のようにエミッタホロワ回
路を用いる場合には回路は簡単になる反面、出力電流の
温度係数を小さくすることは難しかった。
が必要であるので種々の技術問題を生ずる。図４の場合
はバッフアー回路として演算増幅器３１を用いるので回
路全体が複雑になるし、図５のようにエミッタホロワ回
路を用いる場合には回路は簡単になる反面、出力電流の
温度係数を小さくすることは難しかった。
【０００５】
【発明が解決しようとする課題】本発明の課題は、バッ
フアー回路を用いることなく出力電流が温度変化の影響
を受けない定電流回路を提供することにあり、該定電流
回路は電流が正の温度係数を有する第１の回路と、負の
温度係数を有する第２の回路を組み合わせることにより
構成される。
フアー回路を用いることなく出力電流が温度変化の影響
を受けない定電流回路を提供することにあり、該定電流
回路は電流が正の温度係数を有する第１の回路と、負の
温度係数を有する第２の回路を組み合わせることにより
構成される。
【０００６】
【課題を解決するための手段】本発明の定電流回路は、
互いにベースを接続されたダイオード接続されている第
１のトランジスタとマルチエミッタの第２のトランジス
タを有し、第２のトランジスタのエミッタには第１の抵
抗の一端が接続され、第１の抵抗の他端に第１のトラン
ジスタのエミッタが接続された第１の回路と、ベースに
電圧源を接続され、コレクタを第２のトランジスタのコ
レクタに接続され、エミッタに第２の抵抗を接続され、
該第２の抵抗とエミッタ電圧によって設定されたコレク
タ電流を得る第３のトランジスタを有する第２の回路か
らなり、第２のトランジスタと第３のトランジスタの接
続点に流れる込む電流を出力電流として用いることを特
徴とする。なお、第３のトランジスタを第２のトランジ
スタに接続することに対応して、第４のトランジスタを
第１のトランジスタに接続する場合もある。
互いにベースを接続されたダイオード接続されている第
１のトランジスタとマルチエミッタの第２のトランジス
タを有し、第２のトランジスタのエミッタには第１の抵
抗の一端が接続され、第１の抵抗の他端に第１のトラン
ジスタのエミッタが接続された第１の回路と、ベースに
電圧源を接続され、コレクタを第２のトランジスタのコ
レクタに接続され、エミッタに第２の抵抗を接続され、
該第２の抵抗とエミッタ電圧によって設定されたコレク
タ電流を得る第３のトランジスタを有する第２の回路か
らなり、第２のトランジスタと第３のトランジスタの接
続点に流れる込む電流を出力電流として用いることを特
徴とする。なお、第３のトランジスタを第２のトランジ
スタに接続することに対応して、第４のトランジスタを
第１のトランジスタに接続する場合もある。
【０００７】
【実施例】以下、本発明の定電流回路の実施例を示す回
路図である図１を参照しながら説明する。図１におい
て、ダイオード接続されている第１のトランジスタＱ
１、マルチエミッタの第２のトランジスタＱ２、電流源
Ｓ１、第１の抵抗Ｒ１、抵抗Ｒ４が第１の回路を構成す
る。トランジスタＱ１とトランジスタＱ２のベースは互
いに接続されており、トランジスタＱ１のコレクタは電
流源Ｓ１を経て電源電圧ＶCCの加えられる端子１０に接
続され、トランジスタＱ２のコレクタは出力端子１１に
接続される。トランジスタＱ２のエミッタは抵抗Ｒ１と
抵抗Ｒ４の直列回路を経て接地されるが、抵抗Ｒ１と抵
抗Ｒ４の接続点にはトランジスタＱ１のエミッタが接続
されている。このような第１の回路は、バンドギャップ
リファレンス回路を構成している。
路図である図１を参照しながら説明する。図１におい
て、ダイオード接続されている第１のトランジスタＱ
１、マルチエミッタの第２のトランジスタＱ２、電流源
Ｓ１、第１の抵抗Ｒ１、抵抗Ｒ４が第１の回路を構成す
る。トランジスタＱ１とトランジスタＱ２のベースは互
いに接続されており、トランジスタＱ１のコレクタは電
流源Ｓ１を経て電源電圧ＶCCの加えられる端子１０に接
続され、トランジスタＱ２のコレクタは出力端子１１に
接続される。トランジスタＱ２のエミッタは抵抗Ｒ１と
抵抗Ｒ４の直列回路を経て接地されるが、抵抗Ｒ１と抵
抗Ｒ４の接続点にはトランジスタＱ１のエミッタが接続
されている。このような第１の回路は、バンドギャップ
リファレンス回路を構成している。
【０００８】第２の回路は、第３のトランジスタＱ３、
夫々ダイオード接続されたトランジスタＱ５とトランジ
スタＱ６、第２の抵抗Ｒ２、電流源Ｓ２から構成され
る。トランジスタＱ３とトランジスタＱ５のベースは互
いに接続され、トランジスタＱ３のコレクタはトランジ
スタＱ２のコレクタ、トランジスタＱ５のコレクタは電
流源Ｓ２を経て端子１０に接続される。トランジスタＱ
３のエミッタは抵抗Ｒ２を経て接地される。また、トラ
ンジスタＱ５のエミッタはトランジスタＱ６のコレクタ
に接続され、トランジスタＱ６のエミッタは接地され
る。トランジスタＱ５とトランジスタＱ６は、トランジ
スタＱ３のベースに接続する電圧源の役割をする。
夫々ダイオード接続されたトランジスタＱ５とトランジ
スタＱ６、第２の抵抗Ｒ２、電流源Ｓ２から構成され
る。トランジスタＱ３とトランジスタＱ５のベースは互
いに接続され、トランジスタＱ３のコレクタはトランジ
スタＱ２のコレクタ、トランジスタＱ５のコレクタは電
流源Ｓ２を経て端子１０に接続される。トランジスタＱ
３のエミッタは抵抗Ｒ２を経て接地される。また、トラ
ンジスタＱ５のエミッタはトランジスタＱ６のコレクタ
に接続され、トランジスタＱ６のエミッタは接地され
る。トランジスタＱ５とトランジスタＱ６は、トランジ
スタＱ３のベースに接続する電圧源の役割をする。
【０００９】このように構成された回路において、出力
端子１１からトランジスタＱ２とトランジスタＱ３の接
続点Ｐ１に流れ込む電流Ｉは（１）式で表される。 Ｉ＝Ｉ2 ＋Ｉ3 （１） ただし、Ｉ2 はトランジスタＱ２のコレクタ電流、Ｉ3
はトランジスタＱ３のコレクタ電流であり、夫々（２）
式と（３）式で表される。 Ｉ2 ＝（ＶBE1 −ＶBE2 ）／Ｒ１＝｛ＶT ・ｌｎ（Ｉ1 Ｎ／Ｉ2 ）｝／Ｒ１＝ （ＶT ／Ｒ１）・ｌｎ（Ｎ）＋（ＶT ／Ｒ１）・ｌｎ（Ｉ1 ／Ｉ2 ） （２） Ｉ3 ＝ＶBE3 ／Ｒ２＝｛ＶT ・ｌｎ（Ｉ4 ／ＩS ）｝／Ｒ２ （３）
端子１１からトランジスタＱ２とトランジスタＱ３の接
続点Ｐ１に流れ込む電流Ｉは（１）式で表される。 Ｉ＝Ｉ2 ＋Ｉ3 （１） ただし、Ｉ2 はトランジスタＱ２のコレクタ電流、Ｉ3
はトランジスタＱ３のコレクタ電流であり、夫々（２）
式と（３）式で表される。 Ｉ2 ＝（ＶBE1 −ＶBE2 ）／Ｒ１＝｛ＶT ・ｌｎ（Ｉ1 Ｎ／Ｉ2 ）｝／Ｒ１＝ （ＶT ／Ｒ１）・ｌｎ（Ｎ）＋（ＶT ／Ｒ１）・ｌｎ（Ｉ1 ／Ｉ2 ） （２） Ｉ3 ＝ＶBE3 ／Ｒ２＝｛ＶT ・ｌｎ（Ｉ4 ／ＩS ）｝／Ｒ２ （３）
【００１０】（２）式と（３）式において、ＶBE1 、Ｖ
BE2 、ＶBE3 は夫々トランジスタＱ１、トランジスタＱ
２、トランジスタＱ３のベース・エミッタ間電圧、Ｒ１
とＲ２は夫々抵抗Ｒ１と抵抗Ｒ２の抵抗値、ＶT は熱電
圧、ＮはトランジスタＱ１のエミッタ面積を１とした場
合のトランジスタＱ２のエミッタ面積、Ｉ1 は電流源Ｓ
１からトランジスタＱ１に流れる電流、Ｉ4 は電流源Ｓ
２からトランジスタＱ５に流れる電流、ＩS は飽和電流
である。ただし、ベース・エミッタ間電圧ＶBE3 は、ト
ランジスタＱ５とトランジスタＱ６のベース・エミッタ
間電圧に等しいと仮定してある。従って、電圧ＶBE3 は
トランジスタＱ３のエミッタ電圧に等しい。
BE2 、ＶBE3 は夫々トランジスタＱ１、トランジスタＱ
２、トランジスタＱ３のベース・エミッタ間電圧、Ｒ１
とＲ２は夫々抵抗Ｒ１と抵抗Ｒ２の抵抗値、ＶT は熱電
圧、ＮはトランジスタＱ１のエミッタ面積を１とした場
合のトランジスタＱ２のエミッタ面積、Ｉ1 は電流源Ｓ
１からトランジスタＱ１に流れる電流、Ｉ4 は電流源Ｓ
２からトランジスタＱ５に流れる電流、ＩS は飽和電流
である。ただし、ベース・エミッタ間電圧ＶBE3 は、ト
ランジスタＱ５とトランジスタＱ６のベース・エミッタ
間電圧に等しいと仮定してある。従って、電圧ＶBE3 は
トランジスタＱ３のエミッタ電圧に等しい。
【００１１】バンドギャップリフアレンス回路ではＩ1
＝Ｉ2 であるから、電流Ｉ2 は（ＶT ／Ｒ１）・ｌｎ
（Ｎ）で表され、定電流になる。しかも、この電流Ｉ2
の温度係数は熱電圧ＶT の温度係数が正であるから同じ
正になる。電流Ｉ3 の温度係数は、ベース・エミッタ間
電圧ＶBE3 の温度係数が負であることによって負とな
る。従って、電流Ｉの温度係数は抵抗Ｒ１と抵抗Ｒ２の
値を調節することによって小さくすることができる。そ
して、この接続点Ｐ１に流れ込む電流Ｉを出力電流とし
て取り出すことによって、出力電流が温度変化の影響を
受けない定電流回路を得ることができる。
＝Ｉ2 であるから、電流Ｉ2 は（ＶT ／Ｒ１）・ｌｎ
（Ｎ）で表され、定電流になる。しかも、この電流Ｉ2
の温度係数は熱電圧ＶT の温度係数が正であるから同じ
正になる。電流Ｉ3 の温度係数は、ベース・エミッタ間
電圧ＶBE3 の温度係数が負であることによって負とな
る。従って、電流Ｉの温度係数は抵抗Ｒ１と抵抗Ｒ２の
値を調節することによって小さくすることができる。そ
して、この接続点Ｐ１に流れ込む電流Ｉを出力電流とし
て取り出すことによって、出力電流が温度変化の影響を
受けない定電流回路を得ることができる。
【００１２】図２は本発明の定電流回路の他の実施例を
示す回路図であり、図１に比較して実用的な回路であ
る。なお、図１と同一部分は同じ符号を付与してある。
図２では、第１の回路は第１のトランジスタＱ１、第２
のトランジスタＱ２、第１の抵抗Ｒ１、抵抗Ｒ４、トラ
ンジスタＱ１０、抵抗Ｒ８、トランジスタＱ１１、抵抗
Ｒ９から構成されるバンドギャップリフアレンス回路で
ある。第２の回路は、第３のトランジスタＱ３、第４の
トランジスタＱ４、トランジスタＱ５、トランジスタＱ
６、第２の抵抗Ｒ２、第３の抵抗Ｒ３、抵抗Ｒ１１から
構成されている。第１の回路において、抵抗Ｒ８とトラ
ンジスタＱ１０は図１の電流源Ｓ１に対応する。また、
第２の回路の抵抗Ｒ１１は図１の電流源Ｓ２に対応す
る。
示す回路図であり、図１に比較して実用的な回路であ
る。なお、図１と同一部分は同じ符号を付与してある。
図２では、第１の回路は第１のトランジスタＱ１、第２
のトランジスタＱ２、第１の抵抗Ｒ１、抵抗Ｒ４、トラ
ンジスタＱ１０、抵抗Ｒ８、トランジスタＱ１１、抵抗
Ｒ９から構成されるバンドギャップリフアレンス回路で
ある。第２の回路は、第３のトランジスタＱ３、第４の
トランジスタＱ４、トランジスタＱ５、トランジスタＱ
６、第２の抵抗Ｒ２、第３の抵抗Ｒ３、抵抗Ｒ１１から
構成されている。第１の回路において、抵抗Ｒ８とトラ
ンジスタＱ１０は図１の電流源Ｓ１に対応する。また、
第２の回路の抵抗Ｒ１１は図１の電流源Ｓ２に対応す
る。
【００１３】図２の定電流回路では、第３の抵抗Ｒ３の
接地されていない側の一端にエミッタを接続され、コレ
クタを第１のトランジスタＱ１のコレクタに接続され、
ベースをトランジスタＱ５のベースに接続された第４の
トランジスタＱ４を接続してあることが図１と異なる。
トランジスタＱ５とトランジスタＱ６は、トランジスタ
Ｑ３とトランジスタＱ４のベースの共通の電圧源の役割
をする。また、エミッタを抵抗Ｒ５を介して互いに接続
されたトランジスタＱ７とトランジスタＱ８、トランジ
スタＱ７のエミッタに一端を接続され、他端を接地され
た抵抗Ｒ６、ダイオード接続されておりエミッタが抵抗
Ｒ１０を経て端子１０に接続され、コレクタがトランジ
スタＱ８のコレクタに接続されたトランジスタＱ１２か
らなる別の回路が接続されていることも図１とは異な
る。
接地されていない側の一端にエミッタを接続され、コレ
クタを第１のトランジスタＱ１のコレクタに接続され、
ベースをトランジスタＱ５のベースに接続された第４の
トランジスタＱ４を接続してあることが図１と異なる。
トランジスタＱ５とトランジスタＱ６は、トランジスタ
Ｑ３とトランジスタＱ４のベースの共通の電圧源の役割
をする。また、エミッタを抵抗Ｒ５を介して互いに接続
されたトランジスタＱ７とトランジスタＱ８、トランジ
スタＱ７のエミッタに一端を接続され、他端を接地され
た抵抗Ｒ６、ダイオード接続されておりエミッタが抵抗
Ｒ１０を経て端子１０に接続され、コレクタがトランジ
スタＱ８のコレクタに接続されたトランジスタＱ１２か
らなる別の回路が接続されていることも図１とは異な
る。
【００１４】トランジスタＱ１２は、トランジスタＱ１
１、トランジスタＱ１０、さらにエミッタに抵抗Ｒ７を
接続された出力電流を取り出すためのトランジスタＱ９
とベースを共通接続されており、カレントミラー回路を
構成する。トランジスタＱ７のベースとトランジスタＱ
８のベースは、夫々トランジスタＱ１とトランジスタＱ
４のベースに接続される。前記別の回路は、カレントミ
ラー回路の４つのトランジスタのベース電流を補償する
役割をする。また、第４のトランジスタＱ４の回路部分
は、負の温度係数の電流Ｉ3 を得るために接続された第
３のトランジスタＱ３の回路部分とバランスをとるため
に接続されており、この接続により電流Ｉ1 と電流Ｉ2
の差をなくすことが容易になる。
１、トランジスタＱ１０、さらにエミッタに抵抗Ｒ７を
接続された出力電流を取り出すためのトランジスタＱ９
とベースを共通接続されており、カレントミラー回路を
構成する。トランジスタＱ７のベースとトランジスタＱ
８のベースは、夫々トランジスタＱ１とトランジスタＱ
４のベースに接続される。前記別の回路は、カレントミ
ラー回路の４つのトランジスタのベース電流を補償する
役割をする。また、第４のトランジスタＱ４の回路部分
は、負の温度係数の電流Ｉ3 を得るために接続された第
３のトランジスタＱ３の回路部分とバランスをとるため
に接続されており、この接続により電流Ｉ1 と電流Ｉ2
の差をなくすことが容易になる。
【００１５】トランジスタＱ２とトランジスタＱ３のコ
レクタ同志の接続点はＰ１、トランジスタＱ１とトラン
ジスタＱ４のコレクタ同志の接続点はＰ２で夫々示して
あるが、接続点Ｐ１から流れるトランジスタＱ３のコレ
クタ電流Ｉ3 と接続点Ｐ２から流れるトランジスタＱ４
のコレクタ電流Ｉ44、トランジスタＱ１に流れる電流Ｉ
1 とトランジスタＱ２のコレクタ電流Ｉ2 、接続点Ｐ１
に流れ込む電流Ｉと接続点Ｐ２に流れ込む電流Ｉ10は夫
々等しい。
レクタ同志の接続点はＰ１、トランジスタＱ１とトラン
ジスタＱ４のコレクタ同志の接続点はＰ２で夫々示して
あるが、接続点Ｐ１から流れるトランジスタＱ３のコレ
クタ電流Ｉ3 と接続点Ｐ２から流れるトランジスタＱ４
のコレクタ電流Ｉ44、トランジスタＱ１に流れる電流Ｉ
1 とトランジスタＱ２のコレクタ電流Ｉ2 、接続点Ｐ１
に流れ込む電流Ｉと接続点Ｐ２に流れ込む電流Ｉ10は夫
々等しい。
【００１６】従って、トランジスタＱ９のコレクタ電流
である電流Ｉを出力電流として出力端子１１から取り出
すことにより温度変化の影響を受けない電流を得ること
ができる。実験では、−２５℃、０℃、２５℃、５０
℃、７５℃における電流Ｉを夫々３１．１５μＡ、３
１．１０μＡ、３１．０５μＡ、３１．０５μＡ、３
０．９５μＡにすることができた。温度係数を｛（電流
Ｉの最大値−電流Ｉの最小値）／（温度変化の中央にお
ける電流Ｉ）｝で表すと、＋０．６４％であった。
である電流Ｉを出力電流として出力端子１１から取り出
すことにより温度変化の影響を受けない電流を得ること
ができる。実験では、−２５℃、０℃、２５℃、５０
℃、７５℃における電流Ｉを夫々３１．１５μＡ、３
１．１０μＡ、３１．０５μＡ、３１．０５μＡ、３
０．９５μＡにすることができた。温度係数を｛（電流
Ｉの最大値−電流Ｉの最小値）／（温度変化の中央にお
ける電流Ｉ）｝で表すと、＋０．６４％であった。
【００１７】図３は本発明の定電流回路の他の実施例を
示す回路図である。第１の回路は、エミッタを接地さ
れ、ダイオード接続された第１のトランジスタＱ２０、
マルチエミッタの第２のトランジスタＱ２１、トランジ
スタＱ２１のエミッタに接続し他端を接地された第１の
抵抗Ｒ２０、トランジスタＱ２０のコレクタと電源電圧
ＶCCの加えられる端子１０間に接続する電流源Ｓ２０か
ら構成される。第２の回路は、コレクタをトランジスタ
Ｑ２１のコレクタに接続され、エミッタとアース間に第
２の抵抗Ｒ２１を接続された第３のトランジスタＱ２
２、ダイオード接続され、コレクタと端子１０間に電流
源Ｓ２１を接続され、ベースをトランジスタＱ２２のベ
ースに接続されたトランジスタＱ２３、トランジスタＱ
２３に直列接続され、一端を接地されてダイオード接続
されたトランジスタＱ２４から構成される。トランジス
タＱ２３とトランジスタＱ２４は、トランジスタＱ２２
のベースに接続される電圧源の役割をする。
示す回路図である。第１の回路は、エミッタを接地さ
れ、ダイオード接続された第１のトランジスタＱ２０、
マルチエミッタの第２のトランジスタＱ２１、トランジ
スタＱ２１のエミッタに接続し他端を接地された第１の
抵抗Ｒ２０、トランジスタＱ２０のコレクタと電源電圧
ＶCCの加えられる端子１０間に接続する電流源Ｓ２０か
ら構成される。第２の回路は、コレクタをトランジスタ
Ｑ２１のコレクタに接続され、エミッタとアース間に第
２の抵抗Ｒ２１を接続された第３のトランジスタＱ２
２、ダイオード接続され、コレクタと端子１０間に電流
源Ｓ２１を接続され、ベースをトランジスタＱ２２のベ
ースに接続されたトランジスタＱ２３、トランジスタＱ
２３に直列接続され、一端を接地されてダイオード接続
されたトランジスタＱ２４から構成される。トランジス
タＱ２３とトランジスタＱ２４は、トランジスタＱ２２
のベースに接続される電圧源の役割をする。
【００１８】このように構成された定電流回路におい
て、トランジスタＱ２１とトランジスタＱ２２の接続点
Ｐ３に流れ込む電流Ｉ21は（４）式で表される。 Ｉ21＝Ｉ21A ＋Ｉ22 （４） ただし、Ｉ21A はトランジスタＱ２１のコレクタ電流、
Ｉ22はトランジスタＱ２２のコレクタ電流であり、夫々
（５）式と（６）式で表される。 Ｉ21A ＝（ＶBE20−ＶBE21）／Ｒ２０＝｛ＶT ・ｌｎ（Ｉ20Ｎ／Ｉ21A ）｝／ Ｒ２０＝（ＶT ／Ｒ２０）・ｌｎ（Ｎ）＋（ＶT / Ｒ２０）・ｌｎ（Ｉ20/ Ｉ21 A ） （５） Ｉ22＝ＶBE22／Ｒ２１＝｛ＶT ・ｌｎ（Ｉ23／ＩS ）｝／Ｒ２１ （６）
て、トランジスタＱ２１とトランジスタＱ２２の接続点
Ｐ３に流れ込む電流Ｉ21は（４）式で表される。 Ｉ21＝Ｉ21A ＋Ｉ22 （４） ただし、Ｉ21A はトランジスタＱ２１のコレクタ電流、
Ｉ22はトランジスタＱ２２のコレクタ電流であり、夫々
（５）式と（６）式で表される。 Ｉ21A ＝（ＶBE20−ＶBE21）／Ｒ２０＝｛ＶT ・ｌｎ（Ｉ20Ｎ／Ｉ21A ）｝／ Ｒ２０＝（ＶT ／Ｒ２０）・ｌｎ（Ｎ）＋（ＶT / Ｒ２０）・ｌｎ（Ｉ20/ Ｉ21 A ） （５） Ｉ22＝ＶBE22／Ｒ２１＝｛ＶT ・ｌｎ（Ｉ23／ＩS ）｝／Ｒ２１ （６）
【００１９】（５）式と（６）式において、ＶBE20、Ｖ
BE21、ＶBE22は夫々トランジスタＱ２０、トランジスタ
Ｑ２１、トランジスタＱ２２のベース・エミッタ間電
圧、Ｒ２０とＲ２１は夫々抵抗Ｒ２０と抵抗Ｒ２１の抵
抗値、ＶT は熱電圧、ＮはトランジスタＱ２０のエミッ
タ面積を１とした場合のトランジスタＱ２１のエミッタ
面積、Ｉ20は電流源Ｓ２０からトランジスタＱ２０に流
れる電流、Ｉ23は電流源Ｓ２２からトランジスタＱ２３
に流れる電流、ＩS は飽和電流である。ただし、ベース
・エミッタ間電圧ＶBE22は、トランジスタＱ２３とトラ
ンジスタＱ２４のベース・エミッタ間電圧に等しいと仮
定してある。従って、電圧ＶBE22はトランジスタＱ２２
のエミッタ電圧に等しい。
BE21、ＶBE22は夫々トランジスタＱ２０、トランジスタ
Ｑ２１、トランジスタＱ２２のベース・エミッタ間電
圧、Ｒ２０とＲ２１は夫々抵抗Ｒ２０と抵抗Ｒ２１の抵
抗値、ＶT は熱電圧、ＮはトランジスタＱ２０のエミッ
タ面積を１とした場合のトランジスタＱ２１のエミッタ
面積、Ｉ20は電流源Ｓ２０からトランジスタＱ２０に流
れる電流、Ｉ23は電流源Ｓ２２からトランジスタＱ２３
に流れる電流、ＩS は飽和電流である。ただし、ベース
・エミッタ間電圧ＶBE22は、トランジスタＱ２３とトラ
ンジスタＱ２４のベース・エミッタ間電圧に等しいと仮
定してある。従って、電圧ＶBE22はトランジスタＱ２２
のエミッタ電圧に等しい。
【００２０】この実施例では、第１の回路はバンドギャ
ップリフアレンス回路ではないので、電流Ｉ21A と電流
Ｉ20は等しくないが、（５）式で表される電流Ｉ21A の
温度係数は正である。また、（６）式で表される電流Ｉ
22の温度係数は負である。従って、すでに説明した実施
例と同じように抵抗Ｒ２０と抵抗Ｒ２１の抵抗値を調節
することにより、出力端子１１から接続点Ｐ３に流れ込
む電流Ｉ21の温度係数を小さくできる。そして、電流Ｉ
21を出力電流として取り出すことにより、出力電流が温
度変化の影響を受けない定電流回路が得られる。
ップリフアレンス回路ではないので、電流Ｉ21A と電流
Ｉ20は等しくないが、（５）式で表される電流Ｉ21A の
温度係数は正である。また、（６）式で表される電流Ｉ
22の温度係数は負である。従って、すでに説明した実施
例と同じように抵抗Ｒ２０と抵抗Ｒ２１の抵抗値を調節
することにより、出力端子１１から接続点Ｐ３に流れ込
む電流Ｉ21の温度係数を小さくできる。そして、電流Ｉ
21を出力電流として取り出すことにより、出力電流が温
度変化の影響を受けない定電流回路が得られる。
【００２１】
【発明の効果】以上述べたように本発明の定電流回路
は、正の温度係数の電流を得る第１の回路と負の温度係
数の電流を得る第２の回路を組み合わせることにより、
バッフアー回路を用いることなく出力電流が温度変化の
影響を受けない定電流回路を提供することができる。全
体の回路構成は簡単になり、しかも温度係数を極めて小
さくできる利点がある。
は、正の温度係数の電流を得る第１の回路と負の温度係
数の電流を得る第２の回路を組み合わせることにより、
バッフアー回路を用いることなく出力電流が温度変化の
影響を受けない定電流回路を提供することができる。全
体の回路構成は簡単になり、しかも温度係数を極めて小
さくできる利点がある。
【図１】 本発明の定電流回路の実施例を示す回路図で
ある。
ある。
【図２】 本発明の定電流回路の他の実施例を示す回路
図である。
図である。
【図３】 本発明の定電流回路のさらに別の実施例を示
す回路図である。
す回路図である。
【図４】 従来の定電流回路の回路図である。
【図５】 従来の定電流回路の別の回路図である。
Ｑ１ 第１のトランジスタ Ｑ２ 第２のトランジスタ Ｑ３ 第３のトランジスタ
Claims (3)
- 【請求項１】 互いにベースを接続されたダイオード接
続されている第１のトランジスタとマルチエミッタの第
２のトランジスタを有し、第２のトランジスタのエミッ
タには第１の抵抗の一端が接続され、第１の抵抗の他端
に第１のトランジスタのエミッタが接続された第１の回
路と、ベースに電圧源を接続され、コレクタを第２のト
ランジスタのコレクタに接続され、エミッタに第２の抵
抗を接続され、該第２の抵抗とエミッタ電圧によって設
定されたコレクタ電流を得る第３のトランジスタを有す
る第２の回路からなり、第２のトランジスタと第３のト
ランジスタの接続点に流れ込む電流を出力電流として用
いることを特徴とする定電流回路。 - 【請求項２】 互いにベースを接続されたダイオード接
続されている第１のトランジスタとマルチエミッタの第
２のトランジスタを有し、第２のトランジスタのエミッ
タには第１の抵抗の一端が接続され、第１の抵抗の他端
に第１のトランジスタのエミッタが接続された第１の回
路と、ベースに電圧源を接続され、コレクタを第２のト
ランジスタのコレクタに接続され、エミッタに第２の抵
抗を接続され、該第２の抵抗とエミッタ電圧によって設
定されたコレクタ電流を得る第３のトランジスタ、ベー
スに電圧源を接続され、コレクタを第１のトランジスタ
のコレクタに接続され、エミッタに第３の抵抗を接続さ
れ、該第３の抵抗とエミッタ電圧によって設定されたコ
レクタ電流を得る第４のトランジスタを有し、第３と第
４のトランジスタの該ベースの電圧源を共通にしてある
第２の回路からなり、第２のトランジスタと第３のトラ
ンジスタの接続点に流れる込む電流を出力電流として用
いることを特徴とする定電流回路。 - 【請求項３】 第１の回路は、バンドギャップリファレ
ンス回路である請求項１又は請求項２の定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35273293A JP2799138B2 (ja) | 1993-12-28 | 1993-12-28 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35273293A JP2799138B2 (ja) | 1993-12-28 | 1993-12-28 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07200087A true JPH07200087A (ja) | 1995-08-04 |
| JP2799138B2 JP2799138B2 (ja) | 1998-09-17 |
Family
ID=18426061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35273293A Expired - Lifetime JP2799138B2 (ja) | 1993-12-28 | 1993-12-28 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2799138B2 (ja) |
-
1993
- 1993-12-28 JP JP35273293A patent/JP2799138B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2799138B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH07271461A (ja) | 安定化電圧発生制御回路 | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JP3157746B2 (ja) | 定電流回路 | |
| US4485313A (en) | Low-value current source circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JP2799138B2 (ja) | 定電流回路 | |
| US4356455A (en) | Amplifier | |
| JPH0784658A (ja) | 電流源 | |
| JP2604043Y2 (ja) | 基準電圧源回路 | |
| JPH0471364B2 (ja) | ||
| JPH0588767A (ja) | バンドギヤツプリフアレンス回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP3204387B2 (ja) | 発振回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JPH0546096Y2 (ja) | ||
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JPH07202598A (ja) | 電圧制御増幅器 | |
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JPS58146111A (ja) | 定電流回路 | |
| JPS63236403A (ja) | 電流源回路 | |
| JPH06310951A (ja) | 差動アンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090703 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090703 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090703 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20110703 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |