JP2609749B2 - 電流供給回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流供給回路に関し、特に集積回路内におい
て電流源の電流値に比例した電流を供給する電流供給回
路に関する。

〔従来の技術〕

従来、集積回路内部において、外部より加えられた基
準電流をもとに電流を供給するとき、特に10μＡ以下の
微小電流を必要とする場合には、基準電流をそのまま外
部で作成するのが困難であるので、基準電圧をもとに作
成が容易な電流値の電流源（以下基準電流源と記す）を
作り、この基準電流源を電流ミラー回路の入力端子に接
続して、電流ミラー回路の出力端子から基準電流源の出
力電流（以下基準電流と記す）に比例した電流を得る方
法がとられている。

従来の電流供給回路の一例を第３図に示す。第３図に
おいて、Q₁,Q₂,Q₃はトランジスタ、R₁,R₂,R₃は抵抗、V_B
は基準電圧、V_CCは電源電圧であり、１は基準電圧入力
端子、２は電流出力端子、３は電源端子である。

第３図において、トランジスタQ₁のエミッタ電位を
V_E、ベース・エミッタ間電圧をV_BE,エミッタ電流をI_E、
コレクタ電流をI₁とおき、トランジスタQ₂,Q₃のコレク
タ電流を各々I₂,I₃、抵抗R₁を流れる電流をI₀とする。
このときI₀は基準電流であり、又、トランジスタQ₂,Q₃
は電流ミラー回路を構成しているので、 I₂＝nI₃ ……（２） が成立する。なお（２）式においてｎは電流ミラー回路
の電流比である。

通常、抵抗R₁を外部に接続し、その他を集積回路内に
形成して、電流比ｎで決まる電流I₃を出力電流として供
給する方法がとられている。ここでトランジスタQ₁,Q₂,
Q₃のh_FEが全て無限大であるとすると、 I_E＝I₁ ……（３）,I₁＝I₂ ……（４） となるので、（１）〜（４）式から I₀＝nI₃ が成立する。従ってトランジスタのh_FEが無限大のとき
の基準電流I₀と出力電流I₃との比（以下設定電流比と記
す）は電流ミラー回路の電流比ｎに等しくなる。

しかし、実際にはトランジスタのh_FEは有限であるの
で、（３）式及び（４）式は成立しなくなる。ここでト
ランジスタQ₁のh_FEをβ_Ｐ、トランジスタQ₂,Q₃のh_FEを
共にβ_Ｎとすると、（３）式，（４）式はそれぞれ となるので（１），（５），（６）の各式より が成立する。ここでｎ＞0,β_Ｐ＞0,β_Ｎ＞０であるか
ら、（７）式よりトランジスタのh_FEが有限のときの基
準電流I₀と出力電流I₃との比（以下実電流比と記す）n_x
は設定電流比ｎよりも大きくなり、β_Ｐ及びβ_Ｎが小さ
くなればなるほどｎに対する誤差が大きくなることがわ
かる。

〔発明が解決しようとする課題〕

上述した従来の電流供給回路ではトランジスタQ₁に基
準電流I₀がそのまま流れるが、モノリシック回路におい
てはトランジスタQ₁のh_FEが比較的小さい値になること
が多い。ここでｎ＝10,β_Ｐ＝10,β_Ｎ＝100とすると、
実電流比n_xは（７）式より となり、ｎ＝10,β_Ｐ＝50,β_Ｎ＝100のときは となる。

このように従来の電流供給回路では、設定電流比に対
する実電流比の誤差が大きく、又トランジスタのh_FEの
バラツキに対する実電流比のバラツキが大きくなってし
まうという欠点がある。

本発明の目的は、実電流比の誤差が小さく、しかもト
ランジスタのh_FEのバラツキに対する実電流比のバラツ
キが小さい電流供給回路を提供することにある。

〔課題を解決するための手段〕

本発明の電流供給回路はベースに基準電圧が印加され
エミッタに電流源が接続されたトランジスタと、入力端
が前記トランジスタのコレクタに接続され第１の出力端
が前記トランジスタのエミッタに接続され第２の出力端
が電流出力端子に接続されている電流ミラー回路とを有
することを特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。第１図
は本発明の一実施例を示す回路図であり、第３図に対し
てトランジスタQ₄及び抵抗R₄が追加されている。

又、トランジスタQ₂,Q₃,Q₄及び抵抗R₂,R₃,R₄からなる
電流ミラー回路は、トランジスタQ₂,Q₃,Q₄の各コレクタ
電流I₂,I₃,I₄の電流比が設定電流比をｎとしたときに I₂;I₃;I₄＝1;1;（ｎ−１） ……（８） となるように構成されている。

ここでトランジスタQ₁のh_FEをβ_Ｐ、トランジスタQ₂,
Q₃,Q₄のh_FEをβ_Ｎとおくと、トランジスタQ₁のコレクタ
電流I₁は となるが、（８）式より となり、I₁は出力電流I₃にほぼ等しくなる。

又、トランジスタQ₁のエミッタ電流I_Eは となるので、（９）式及び（10）式より基準電流I₀は と表すことができる。

ここで、ｎ＝10,β_Ｐ＝10,β_Ｎ＝100のときの実電流
比n_xは11式より となり、ｎ＝10,β_Ｐ＝50,β_Ｎ＝100のときは となるので、第３図の従来例に対して設定電流比に対す
る実電流比の誤差及びトランジスタのh_FEのバラツキに
対する実電流比のバラツキを小さくすることができる。

第２図は本発明の第２の実施例を示した回路図であ
る。本実施例は、電流ミラー回路の電流入力端子と、共
通ベース端子の間にトランジスタQ₅を挿入した構成とな
っている。このような構成とすることでトランジスタQ₅
のベース電流補正分だけ更に設定電流比に対する実電流
比の誤差及びトランジスタのh_FEのバラツキに対する実
電流比のバラツキを小さくすることができる。

以上の説明において、PNPトランジスタのベースに基
準電圧を接続し、電流ミラー回路をNPNトランジスタで
構成するものとしてきたが、NPNトランジスタのベース
に基準電圧を接続し、電流ミラー回路をPNPトランジス
タで構成しても同様の効果を得ることができる。

〔発明の効果〕 以上説明したように本発明は、電流ミラー回路の出力
トランジスタの一つを基準電流源に直接接続し、基準電
流の大部分をこの出力トランジスタに流してPNPトラン
ジスタを流れる電流を少なくしてPNPトランジスタのベ
ース電流の影響を小さくすることにより、設定電流比に
対する実電流比の誤差及びトランジスタのh_FEのバラツ
キに対する実電流比のバラツキを小さくできる効果があ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
本発明の第２の実施例を示す回路図、第３図は従来例を
示す回路図である。 １……基準電圧入力端子、２……電流出力端子、３……
電源端子、V_B……基準電圧、V_CC……電源電圧、Q₁,Q₂,Q
₃,Q₄,Q₅……トランジスタ、R₁,R₂,R₃,R₄……抵抗。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ベースに基準電圧が印加されエミッタに電
   流源が接続された第１のトランジスタと、入力端が前記
   第１のトランジスタのコレクタに接続され、出力端が電
   流出力端子に接続されている電流ミラー回路により構成
   され、前記電流源の電流に対してｎ分の１の出力電流を
   前記電流出力端子から出力する電流供給回路において、
   前記電流ミラー回路はコレクタが前記入力端に接続され
   ている第２のトランジスタと、コレクタが前記出力端に
   接続されベースが前記第２のトランジスタのベースに接
   続されている第３のトランジスタと、コレクタが前記第
   １のトランジスタのエミッタに接続されベースが前記第
   ２及び第３のトランジスタのベースに共通接続されてい
   る第４のトランジスタとを含んで構成され、前記第２、
   第３及び第４のトランジスタのコレクタ電流の比を1:1:
   （ｎ−１）としたことを特徴とする電流供給回路。