JPH0332831B2 - - Google Patents
Info
- Publication number
- JPH0332831B2 JPH0332831B2 JP12510486A JP12510486A JPH0332831B2 JP H0332831 B2 JPH0332831 B2 JP H0332831B2 JP 12510486 A JP12510486 A JP 12510486A JP 12510486 A JP12510486 A JP 12510486A JP H0332831 B2 JPH0332831 B2 JP H0332831B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、電子機器において使用されるのに適
する円関数変換回路に関する。
する円関数変換回路に関する。
（従来例）
第２図は従来の円関数変換回路の一例のものの
回路図である。第２図においてＱ２１〜Ｑ２７は
トランジスタ、Ioは電流源、VRは基準電圧源、
Ｄ２１，Ｄ２２はダイオードであり、差動対のト
ランジスタＱ２２，Ｑ２３と電流源Ioとからなる
回路と、トランジスタＱ２１とダイオードＤ２１
とによつて構成されているカレントミラー回路と
は、前記のカレントミラー回路を負荷とする周知
の差動増幅器を構成しており、前記した差動対の
トランジスタの一方のトランジスタＱ２３のコレ
クタに得られる差動増幅器の出力は、差動増幅器
の反転入力端トランジスタＱ２３のベースに帰還
されている。また、前記した差動対のトランジス
タの他方のトランジスタＱ２２のベースには基準
電圧源VRが接続されている。
回路図である。第２図においてＱ２１〜Ｑ２７は
トランジスタ、Ioは電流源、VRは基準電圧源、
Ｄ２１，Ｄ２２はダイオードであり、差動対のト
ランジスタＱ２２，Ｑ２３と電流源Ioとからなる
回路と、トランジスタＱ２１とダイオードＤ２１
とによつて構成されているカレントミラー回路と
は、前記のカレントミラー回路を負荷とする周知
の差動増幅器を構成しており、前記した差動対の
トランジスタの一方のトランジスタＱ２３のコレ
クタに得られる差動増幅器の出力は、差動増幅器
の反転入力端トランジスタＱ２３のベースに帰還
されている。また、前記した差動対のトランジス
タの他方のトランジスタＱ２２のベースには基準
電圧源VRが接続されている。
前記したトランジスタＱ２３のコレクタには
PNPトランジスタＱ２４のベースとコレクタと
が接続されており、前記したPNPトランジスタ
Ｑ２４のエミツタはトランジスタＱ２１のコレク
タとトランジスタＱ２５のベースに接続されてい
る。また、トランジスタＱ２５のコレクタは電源
Vccに接続されているとともに、トランジスタＱ
２５のエミツタはトランジスタＱ２６のエミツタ
に接続されており、トランジスタＱ２６のベース
は前記した差動対のトランジスタＱ２２，Ｑ２３
のエミツタに接続されている。
PNPトランジスタＱ２４のベースとコレクタと
が接続されており、前記したPNPトランジスタ
Ｑ２４のエミツタはトランジスタＱ２１のコレク
タとトランジスタＱ２５のベースに接続されてい
る。また、トランジスタＱ２５のコレクタは電源
Vccに接続されているとともに、トランジスタＱ
２５のエミツタはトランジスタＱ２６のエミツタ
に接続されており、トランジスタＱ２６のベース
は前記した差動対のトランジスタＱ２２，Ｑ２３
のエミツタに接続されている。
また、前記したトランジスタＱ２６のコレクタ
はカレントミラー回路を構成しているトランジス
タＱ２７のベースとダイオードＤ２２のアノード
とに接続されており、前記したダイオードＤ２２
のカソードとトランジスタＱ２７のエミツタとは
接地されている。
はカレントミラー回路を構成しているトランジス
タＱ２７のベースとダイオードＤ２２のアノード
とに接続されており、前記したダイオードＤ２２
のカソードとトランジスタＱ２７のエミツタとは
接地されている。
前記した第２図示の従来の円関数変換回路にお
いて、カレントミラー回路のトランジスタＱ２１
とトランジスタＱ２４とに流れる電流は、差動対
のトランジスタＱ２２に流れる電流源Ie２２に等
しいから、差動対のトランジスタＱ２３に流入す
る入力電流Ixとの関係は、トランジスタＱ２３の
コレクタ及びエミツタにおける節点方程式によ
り、 Ix＋Ie22＝Ie23 …(1) Ie22＋Ie23＝Io …(2) 前記のような関係にあるから、(1)，(2)式から差
動電流Ie２２，Ie２３は次のように求められる。
いて、カレントミラー回路のトランジスタＱ２１
とトランジスタＱ２４とに流れる電流は、差動対
のトランジスタＱ２２に流れる電流源Ie２２に等
しいから、差動対のトランジスタＱ２３に流入す
る入力電流Ixとの関係は、トランジスタＱ２３の
コレクタ及びエミツタにおける節点方程式によ
り、 Ix＋Ie22＝Ie23 …(1) Ie22＋Ie23＝Io …(2) 前記のような関係にあるから、(1)，(2)式から差
動電流Ie２２，Ie２３は次のように求められる。
Ie22＝Io−Ix）／２ …(3)
Ie23＝（Io＋Ix）／２ (4)
今、トランジスタＱ２３，Ｑ２４，Ｑ２５，Ｑ
２６のベース・エミツタ間電圧を、それぞれ
VBE２３，VBE２４，VBE２５，VBE２６と
すると、トランジスタＱ２５，Ｑ２６のベース間
電圧については次の(5)式が成り立つ。
２６のベース・エミツタ間電圧を、それぞれ
VBE２３，VBE２４，VBE２５，VBE２６と
すると、トランジスタＱ２５，Ｑ２６のベース間
電圧については次の(5)式が成り立つ。
VEB23＋VBE24＝VBE25＋VBE26 …(5)
ここで、トランジスタＱ２５，Ｑ２６に流れる
電流をIyとすると、各トランジスタのベース・エ
ミツタ間電圧VBEは、それぞれ次の(6)式で示さ
れる。
電流をIyとすると、各トランジスタのベース・エ
ミツタ間電圧VBEは、それぞれ次の(6)式で示さ
れる。
VBE23＝VT ln（Ie23／Isl）
VBE24＝VT ln（Ie22／Is2）
VBE25＝VT ln（Iy／Isl）
VBE26＝VT ln（Iy／Is2） …(6)
ただし、(6)式中におけるVTは接合の熱電圧で
あり、VT＝KT／ｑ（Ｋはボルツマン定数、Ｔは
絶対温度、ｑは電子の電荷）であり、また、Isl
はNPNトランジスタの飽和電流、Is２はPNPト
ランジスタの飽和電流である。なお、トランジス
タＱ２４には電流Ie２２が流れており、また、ト
ランジスタＱ２３には電流Ie２３が流れているこ
とは既述のとおりである。
あり、VT＝KT／ｑ（Ｋはボルツマン定数、Ｔは
絶対温度、ｑは電子の電荷）であり、また、Isl
はNPNトランジスタの飽和電流、Is２はPNPト
ランジスタの飽和電流である。なお、トランジス
タＱ２４には電流Ie２２が流れており、また、ト
ランジスタＱ２３には電流Ie２３が流れているこ
とは既述のとおりである。
それで、前記の(6)式を(5)式に代入し、(3)，(4)式
により整理すると次の(7)式が得られる。
により整理すると次の(7)式が得られる。
Iy＝√22・23＝（√2−2）／２…(7
) さらに、前記した電流IyはダイオードＤ２２と
トランジスタＱ２７からなるカレントミラー回路
で増幅されて電流Izとして出力されるが、前記し
たトランジスタＱ２７とダイオードＤ２２の接合
面積比を２：１とすれば、前記の電流Izと電流Iy
は、Iz＝2Iyとなるから(7)式より電流Izは、 Iz＝√2−2 …(8) となり前記の電流Izは入力電流Ixの円関数とな
り、電流Izは第３図のａに示されているように入
力電流Ixの変化に応じてIx＝ＯのときにはIz＝＋
Io，Ix＝±IoのときIz＝Ｏを通る円周上にあるよ
うな変化態様を示すものとなる。
) さらに、前記した電流IyはダイオードＤ２２と
トランジスタＱ２７からなるカレントミラー回路
で増幅されて電流Izとして出力されるが、前記し
たトランジスタＱ２７とダイオードＤ２２の接合
面積比を２：１とすれば、前記の電流Izと電流Iy
は、Iz＝2Iyとなるから(7)式より電流Izは、 Iz＝√2−2 …(8) となり前記の電流Izは入力電流Ixの円関数とな
り、電流Izは第３図のａに示されているように入
力電流Ixの変化に応じてIx＝ＯのときにはIz＝＋
Io，Ix＝±IoのときIz＝Ｏを通る円周上にあるよ
うな変化態様を示すものとなる。
（発明が解決しようとする問題点）
ところで、前記した第２図に示されている従来
の円関数変換回路においては、トランジスタＱ２
４，Ｑ２６がPNPトランジスタであることから、
それのｈ feが20〜30というように低いためにベ
ース電流の値が無視できず、また、PNPトラン
ジスタではバルク抵抗もかなり大きいために、前
記した(1)〜(6)式が成立しなくなり、最終的には(8)
式も成立しないから、円変換回路の特性が第３図
のｂに示すように円の軌跡から外れたものになつ
て円関数変換が良好に行なわれなくということが
問題になつた。
の円関数変換回路においては、トランジスタＱ２
４，Ｑ２６がPNPトランジスタであることから、
それのｈ feが20〜30というように低いためにベ
ース電流の値が無視できず、また、PNPトラン
ジスタではバルク抵抗もかなり大きいために、前
記した(1)〜(6)式が成立しなくなり、最終的には(8)
式も成立しないから、円変換回路の特性が第３図
のｂに示すように円の軌跡から外れたものになつ
て円関数変換が良好に行なわれなくということが
問題になつた。
（問題点を解決するための手段）
本発明は入力電流を基準電流に対して変化する
差動電流に変換する手段と、前記の差動電流が流
れる２個のPN接合と、第１のトランジスタのエ
ミツタに第２のトランジスタのベース及びコレク
タを接続した直列接続と、少なくとも１個のボル
テージフオロアとを備え、前記した２個のPN接
合の加算電圧が前記した第１のトランジスタのベ
ースと第２のトランジスタのエミツタとの間に、
少なくとも１個のボルテージホロワを介して印加
され、第１のトランジスタのコレクタより電流を
出力するように構成した円関数変換回路を提供し
て従来の問題点を解決したものである。
差動電流に変換する手段と、前記の差動電流が流
れる２個のPN接合と、第１のトランジスタのエ
ミツタに第２のトランジスタのベース及びコレク
タを接続した直列接続と、少なくとも１個のボル
テージフオロアとを備え、前記した２個のPN接
合の加算電圧が前記した第１のトランジスタのベ
ースと第２のトランジスタのエミツタとの間に、
少なくとも１個のボルテージホロワを介して印加
され、第１のトランジスタのコレクタより電流を
出力するように構成した円関数変換回路を提供し
て従来の問題点を解決したものである。
（実施例）
以下、添付図面を参照して本発明の円関数変換
回路の具体的な内容を詳細に説明する。第１図は
本発明の円関数変換回路の一実施例の回路図であ
り、この第１図においてＱ１〜Ｑ１１はトランジ
スタ、Io〜Ｉ２は電流源、VRは基準電圧源、Ｄ
１〜Ｄ３はダイオードであり、差動対のトランジ
スタＱ２，Ｑ３と電流源Ioとからなる回路と、ト
ランジスタＱ１とダイオードＤ１とによつて構成
されているカレントミラー回路とは、前記のカレ
ントミラー回路を負荷とする周知の差動増幅器を
構成しており、前記した差動対のトランジスタの
一方のトランジスタＱ３のコレクタに得られる差
動増幅器の出力は、差動増幅器の反転入力端トラ
ンジスタＱ３のベースに帰還されている。また、
前記した差動対のトランジスタの他方のトランジ
スタＱ２のベースには基準電圧源VRが接続され
ている。
回路の具体的な内容を詳細に説明する。第１図は
本発明の円関数変換回路の一実施例の回路図であ
り、この第１図においてＱ１〜Ｑ１１はトランジ
スタ、Io〜Ｉ２は電流源、VRは基準電圧源、Ｄ
１〜Ｄ３はダイオードであり、差動対のトランジ
スタＱ２，Ｑ３と電流源Ioとからなる回路と、ト
ランジスタＱ１とダイオードＤ１とによつて構成
されているカレントミラー回路とは、前記のカレ
ントミラー回路を負荷とする周知の差動増幅器を
構成しており、前記した差動対のトランジスタの
一方のトランジスタＱ３のコレクタに得られる差
動増幅器の出力は、差動増幅器の反転入力端トラ
ンジスタＱ３のベースに帰還されている。また、
前記した差動対のトランジスタの他方のトランジ
スタＱ２のベースには基準電圧源VRが接続され
ている。
前記したトランジスタＱ３のコレクタにはトラ
ンジスタＱ４のエミツタが接続されており、トラ
ンジスタＱ４のベースとコレクタとはトランジス
タＱ１のコレクタに接続されており、前記したト
ランジスタＱ４のコレクタはトランジスタＱ９の
ベースに接続されている。
ンジスタＱ４のエミツタが接続されており、トラ
ンジスタＱ４のベースとコレクタとはトランジス
タＱ１のコレクタに接続されており、前記したト
ランジスタＱ４のコレクタはトランジスタＱ９の
ベースに接続されている。
ダイオードＤ２とトランジスタＱ５〜Ｑ８と電
流源Ｉ１，Ｉ２とによつて構成されている回路は
周知のボルテージフオロア回路を構成しており、
トランジスタＱ６のベースが入力端となり、ま
た、トランジスタＱ７のベース（トランジスタＱ
８のエミツタ）が出力端となる。前記した電流源
Ｉ２の値は電流源Ioの値よりも大きいものとされ
ている。
流源Ｉ１，Ｉ２とによつて構成されている回路は
周知のボルテージフオロア回路を構成しており、
トランジスタＱ６のベースが入力端となり、ま
た、トランジスタＱ７のベース（トランジスタＱ
８のエミツタ）が出力端となる。前記した電流源
Ｉ２の値は電流源Ioの値よりも大きいものとされ
ている。
前記したボルテージフオロアにおいて、ダイオ
ードＤ２とトランジスタＱ５とはカレントミラー
回路を構成しており、また、前記したボルテージ
フオロアの入力端のトランジスタＱ６のベースに
は、前記したトランジスタＱ３のエミツタが接続
されている。また、ボルテージフオロアの出力端
のトランジスタＱ７のベースにはトランジスタＱ
１０のエミツタが接続されている。そして、前記
したトランジスタＱ６，Ｑ７のエミツタと接地間
には電流源Ｉ１が接続されている。
ードＤ２とトランジスタＱ５とはカレントミラー
回路を構成しており、また、前記したボルテージ
フオロアの入力端のトランジスタＱ６のベースに
は、前記したトランジスタＱ３のエミツタが接続
されている。また、ボルテージフオロアの出力端
のトランジスタＱ７のベースにはトランジスタＱ
１０のエミツタが接続されている。そして、前記
したトランジスタＱ６，Ｑ７のエミツタと接地間
には電流源Ｉ１が接続されている。
前記したトランジスタＱ７のベースと接地との
間には電流源Ｉ２が接続されており、また、トラ
ンジスタＱ７のコレクタにベースが接続されてい
るトランジスタＱ８のエミツタはトランジスタＱ
７のベースとトランジスタＱ１０のエミツタ及び
電流源Ｉ２との接続点に接続されており、前記し
たトランジスタＱ８のコレクタは電源Vccに接続
されている。
間には電流源Ｉ２が接続されており、また、トラ
ンジスタＱ７のコレクタにベースが接続されてい
るトランジスタＱ８のエミツタはトランジスタＱ
７のベースとトランジスタＱ１０のエミツタ及び
電流源Ｉ２との接続点に接続されており、前記し
たトランジスタＱ８のコレクタは電源Vccに接続
されている。
前記したトランジスタＱ１０のベースとコレク
タとは、前記したトランジスタＱ９のエミツタに
接続されており、また、トランジスタＱ９のコレ
クタにはダイオードＤ３のカソードとトランジス
タＱ１１のベースとが接続されており、前記した
ダイオードＤ３のアノードとトランジスタＱ１１
のエミツタとは電源Vccに接続されており、前記
したトランジスタＱ１１のコレクタから円関数変
換回路の出力電流が取り出されるようになされて
いる。
タとは、前記したトランジスタＱ９のエミツタに
接続されており、また、トランジスタＱ９のコレ
クタにはダイオードＤ３のカソードとトランジス
タＱ１１のベースとが接続されており、前記した
ダイオードＤ３のアノードとトランジスタＱ１１
のエミツタとは電源Vccに接続されており、前記
したトランジスタＱ１１のコレクタから円関数変
換回路の出力電流が取り出されるようになされて
いる。
差動対のトランジスタＱ２，Ｑ３を備えている
差動増幅器の負荷となされているカレントミラー
回路のトランジスタＱ１に流れる電流、すなわ
ち、トランジスタＱ４に流れる電流は、差動対の
トランジスタＱ２に流れる電流Ie２に等しいか
ら、差動対のトランジスタＱ２，Ｑ３に流れる電
流Ie２，Ie３と差動対のトランジスタＱ３に流入
する入力電流Ixとの関係は、トランジスタＱ３の
コレクタ及びエミツタにおける節点方程式によ
り、 Ix＋Ie2＝Ie3 …(9) Ie2＋Ie3＝Io …(10) 前記のような関係にあるから、(9)，(10)式から差
動電流Ie２，Ie３は次のように求められる。
差動増幅器の負荷となされているカレントミラー
回路のトランジスタＱ１に流れる電流、すなわ
ち、トランジスタＱ４に流れる電流は、差動対の
トランジスタＱ２に流れる電流Ie２に等しいか
ら、差動対のトランジスタＱ２，Ｑ３に流れる電
流Ie２，Ie３と差動対のトランジスタＱ３に流入
する入力電流Ixとの関係は、トランジスタＱ３の
コレクタ及びエミツタにおける節点方程式によ
り、 Ix＋Ie2＝Ie3 …(9) Ie2＋Ie3＝Io …(10) 前記のような関係にあるから、(9)，(10)式から差
動電流Ie２，Ie３は次のように求められる。
Ie2＝（Io−Ix）／２ …(11)
Ie3＝（Io＋Ix）／２ …(12)
前記したダイオードＤ２とトランジスタＱ５〜
Ｑ８と電流源Ｉ１，Ｉ２とによつて構成されてい
る周知のボルテージフオロア回路は、周知のよう
に、それの入力電圧と出力電圧とが常に等しいか
ら、トランジスタＱ６のベース電圧とトランジス
タＱ７のベース電圧とは常に等しい。
Ｑ８と電流源Ｉ１，Ｉ２とによつて構成されてい
る周知のボルテージフオロア回路は、周知のよう
に、それの入力電圧と出力電圧とが常に等しいか
ら、トランジスタＱ６のベース電圧とトランジス
タＱ７のベース電圧とは常に等しい。
今、トランジスタＱ３，Ｑ４，Ｑ９，Ｑ１０
が、すべて同じ構造のものとし、それらのベー
ス・エミツタ間電圧を、それぞれVBE３，VBE
４，VBE９，VBE１０とすると、トランジスタ
Ｑ９のベース電圧とトランジスタＱ１０のエミツ
タ電圧との差電圧については次の（13）式が成り
立つ。
が、すべて同じ構造のものとし、それらのベー
ス・エミツタ間電圧を、それぞれVBE３，VBE
４，VBE９，VBE１０とすると、トランジスタ
Ｑ９のベース電圧とトランジスタＱ１０のエミツ
タ電圧との差電圧については次の（13）式が成り
立つ。
VBE3＋VBE4＝VBE9＋VBE10 …(13)
ここで、トランジスタＱ９，Ｑ１０に流れる電
流をIyとすると、各トランジスタのベース・エミ
ツタ間電圧VBEは、それぞれ次の（14）式で示
される。
流をIyとすると、各トランジスタのベース・エミ
ツタ間電圧VBEは、それぞれ次の（14）式で示
される。
VBE3＝VT ln（Ie3／Ｉ sl）
VBE4＝VT ln（Ie2／Isl）
VBE9＝VT ln（Iy／Isl）
VBE10＝VT ln（Iy／Isl） …(14)
ただし、（14）式中におけるVTは接合の熱電
圧であり、VT＝KT／ｑ（Ｋはボルツマン定数、
Ｔは絶対温度、ｑは電子の電荷）であり、また、
IslはNPNトランジスタの飽和電流である。な
お、トランジスタＱ４には電流Ie２が流れてお
り、また、トランジスタＱ３には電流Ie３が流れ
ていることは規述のとおりである。
圧であり、VT＝KT／ｑ（Ｋはボルツマン定数、
Ｔは絶対温度、ｑは電子の電荷）であり、また、
IslはNPNトランジスタの飽和電流である。な
お、トランジスタＱ４には電流Ie２が流れてお
り、また、トランジスタＱ３には電流Ie３が流れ
ていることは規述のとおりである。
それで、前記の（14）式を（13）式に代入し、
(11)，(12)式により整理すると次の（15）式が得られ
る。
(11)，(12)式により整理すると次の（15）式が得られ
る。
Iy＝√2・3＝（√2−2）／２…(15)
さらに、前記した電流IyはダイオードＤ３とト
ランジスタＱ１１からなるカレントミラー回路で
増幅されて電流Izとして出力されるが、前記した
トランジスタＱ１１とダイオードＤ３の接合面積
比を２：１とすれば、前記の電流Izと電流Iyは、
Iz＝2Iyとなるから（15）式より電流Izは、 Iz＝√2−2 …(16) となり前記の電流Izは入力電流Ixの円数数とな
り、電流Izは第３図のａに示されているように入
力電流Ixの変化に応じてIx＝ＯのときにはIz＝＋
Io，Ix＝±IoのときIz＝Ｏを通る円周上にあるよ
うな変化態様を示すものとなる。
ランジスタＱ１１からなるカレントミラー回路で
増幅されて電流Izとして出力されるが、前記した
トランジスタＱ１１とダイオードＤ３の接合面積
比を２：１とすれば、前記の電流Izと電流Iyは、
Iz＝2Iyとなるから（15）式より電流Izは、 Iz＝√2−2 …(16) となり前記の電流Izは入力電流Ixの円数数とな
り、電流Izは第３図のａに示されているように入
力電流Ixの変化に応じてIx＝ＯのときにはIz＝＋
Io，Ix＝±IoのときIz＝Ｏを通る円周上にあるよ
うな変化態様を示すものとなる。
（発明の効果）
以上、詳細に説明したところから明らかなよう
に、本発明の円関数変換回路は入力電流を基準電
流に対して変化する差動電流に変換する手段と、
前記の差動電流が流れる２個のPN接合と、第１
のトランジスタのエミツタに第２のトランジスタ
のベース及びコレクタを接続した直列接続と、少
なくとも１個のボルテージホロワとを備え、前記
した２個のPN接合の加算電圧が前記した第１の
トランジスタのベースと第２のトランジスタのエ
ミツタとの間に、少なくとも１個のボルテージフ
オロアを介して印加され、第１のトランジスタの
コレクタより電流を出力するように構成した円関
数変換回路であるから、この本発明の円関数変換
回路では、円変換手段の構成部分にはVfeが大き
く、また、バルク抵抗の小さなNPNトランジス
タだけを使用することが可能であつて、それによ
り円変換回路の動作にトランジスタのベース電流
や抵抗分のの影響を殆んどなくすることができる
のであつて、本発明によれば常に良好な円関数変
換を行うことができ、従来の円関数変換回路にお
ける問題点は良好に解決できる。
に、本発明の円関数変換回路は入力電流を基準電
流に対して変化する差動電流に変換する手段と、
前記の差動電流が流れる２個のPN接合と、第１
のトランジスタのエミツタに第２のトランジスタ
のベース及びコレクタを接続した直列接続と、少
なくとも１個のボルテージホロワとを備え、前記
した２個のPN接合の加算電圧が前記した第１の
トランジスタのベースと第２のトランジスタのエ
ミツタとの間に、少なくとも１個のボルテージフ
オロアを介して印加され、第１のトランジスタの
コレクタより電流を出力するように構成した円関
数変換回路であるから、この本発明の円関数変換
回路では、円変換手段の構成部分にはVfeが大き
く、また、バルク抵抗の小さなNPNトランジス
タだけを使用することが可能であつて、それによ
り円変換回路の動作にトランジスタのベース電流
や抵抗分のの影響を殆んどなくすることができる
のであつて、本発明によれば常に良好な円関数変
換を行うことができ、従来の円関数変換回路にお
ける問題点は良好に解決できる。
第１図は本発明の円関数変換回路の一実施例の
回路図、第２図は円関数変換回路の従来例回路の
回路図、第３図は円関数変換の特性例図である。 Ix……入力電流、Io……基準電流、Iy，Iz……
出力電流、VR……基準電圧源、Ｄ１〜Ｄ３，Ｄ
２１，Ｄ２２……ダイオード、Ｑ１〜Ｑ１１，Ｑ
２１〜Ｑ２７……トランジスタ。
回路図、第２図は円関数変換回路の従来例回路の
回路図、第３図は円関数変換の特性例図である。 Ix……入力電流、Io……基準電流、Iy，Iz……
出力電流、VR……基準電圧源、Ｄ１〜Ｄ３，Ｄ
２１，Ｄ２２……ダイオード、Ｑ１〜Ｑ１１，Ｑ
２１〜Ｑ２７……トランジスタ。
Claims (1)
- １ 入力電流を基準電流に対して変化する差動電
流に変換する手段と、前記の差動電流が流れる２
個のPN接合と、第１のトランジスタのエミツタ
に第２のトランジスタのベース及びコレクタを接
続した直列接続と、少なくとも１個のボルテージ
ホロワとを備え、前記した２個のPN接合の加算
電圧が前記した第１のトランジスタのベースと第
２のトランジスタのエミツタとの間に、少なくと
も１個のボルテージフオロアを介して印加され、
第１のトランジスタのコレクタより電流を出力す
るように構成した円関数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12510486A JPS62281078A (ja) | 1986-05-30 | 1986-05-30 | 円関数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12510486A JPS62281078A (ja) | 1986-05-30 | 1986-05-30 | 円関数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62281078A JPS62281078A (ja) | 1987-12-05 |
| JPH0332831B2 true JPH0332831B2 (ja) | 1991-05-14 |
Family
ID=14901947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12510486A Granted JPS62281078A (ja) | 1986-05-30 | 1986-05-30 | 円関数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62281078A (ja) |
-
1986
- 1986-05-30 JP JP12510486A patent/JPS62281078A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62281078A (ja) | 1987-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| US5883539A (en) | Differential circuit and multiplier | |
| US3868581A (en) | Current amplifier | |
| US4352057A (en) | Constant current source | |
| EP0061705B1 (en) | Low-value current source circuit | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5399914A (en) | High ratio current source | |
| JPH0332831B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JP2604043Y2 (ja) | 基準電圧源回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPH0477329B2 (ja) | ||
| JPH0328581Y2 (ja) | ||
| JP2935781B2 (ja) | 等価フローティング抵抗回路 | |
| JP2900879B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPS59119910A (ja) | レベルシフト回路付増幅器 | |
| JPH1074232A (ja) | バイポーラ・マルチプライヤ | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPS58123214A (ja) | 制御回路 | |
| JPS6193709A (ja) | カレントミラ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |