JPS631038B2 - - Google Patents
Info
- Publication number
- JPS631038B2 JPS631038B2 JP56137614A JP13761481A JPS631038B2 JP S631038 B2 JPS631038 B2 JP S631038B2 JP 56137614 A JP56137614 A JP 56137614A JP 13761481 A JP13761481 A JP 13761481A JP S631038 B2 JPS631038 B2 JP S631038B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- transistors
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/03—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors
- H02P7/04—Arrangements for regulating or controlling the speed or torque of electric DC motors for controlling the direction of rotation of DC motors by means of a H-bridge circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Motor And Converter Starters (AREA)
Description
本発明は直流モータの正逆運転制御回路に関す
るものである。 従来、直流モータの正逆運転制御回路は、トラ
ンジスタにてブリツジ回路を構成し、このブリツ
ジを構成するトランジスタのベースを制御して正
逆運転を実施している。従つて、通常は正転運転
の信号と逆転運転の信号が同時に出てブリツジの
短絡が発生しない様に設計されている。 従来の直流モータの正逆運転制御回路を第１図
を参照して説明するとPNP型の第１のトランジ
スタQ1のコレクタとNPN型の第２のトランジス
タQ2のコレクタとの接続点にモータＭの一端を
接続し、PNP型の第３のトランジスタQ3のコレ
クタとNPN型の第４のトランジスタQ4のコレク
タとの接続点にモータＭの他端を接続し、かつ、
第１と第４のトランジスタQ1，Q4のベースを共
通接続すると共に、第３と第２のトランジスタ
Q3，Q2のベースを共通接続し、それぞれのベー
スにモータＭの正逆運転信号を発生する論理回路
C1，C2を接続している。通常トランジスタQ1，
Q4のベースにON信号が入力されている時は、ト
ランジスタQ3，Q2のベースにはOFF信号が入力
されている。又、その逆の場合もある。論理回路
C1，C2の電源Vccが正常な範囲では、前記の如く
トランジスタQ1−Q4，Q3−Q2の間で同時にON
して短絡は発生しない仕組みである。しかし、電
源の投入、遮断時では、Vccが論理回路出力が正
常に動作しない領域を通過する。その時はトラン
ジスタQ1−Q4，Q3−Q2へのベース信号のON、
OFFの確立は保障されず定まらない。従つて前
記のON、OFFが定まらない時にモータ駆動用電
源VMがあると、トランジスタQ1−Q4，Q3−Q2間
で同時ONが発生し、短絡電流でトランジスタを
破壊する恐れがある。従つて、従来はVccが定ま
らない電源の投入、遮断時には、VMが出ない様
に電源の立上り立下り時間を考慮したシーケンス
回路等を設けてVM，Vccの制御を行なつていた。 本発明はトランジスタのベース、エミツタ間の
電位差を利用して前記の様な電源制御用のシーケ
ンス回路無しでブリツジ回路が、電源投入時、遮
断時において同時ONを発生しない様にするもの
である。本発明の実施例を第２図を参照して説明
する。第２図において第１のトランジスタQ1の
ベースは抵抗R1を介してNPN型の第５のトラン
ジスタQ5のコレクタに接続され、第５のトラン
ジスタQ5のエミツタは第４のトランジスタQ4の
ベースに接続されている。又、第３のトランジス
タQ3のベースは抵抗R2を介してNPN型の第６の
トランジスタQ6のコレクタに接続され、第６の
トランジスタQ6のエミツタは第２のトランジス
タQ2のベースに接続されている。又、第６のト
ランジスタQ6のベースはエミツタ接地された第
７のトランジスタのコレクタに接続され、この第
７のトランジスタQ7のベースは第５のトランジ
スタQ5のベースと共通接続され、Ｌレベル、Ｈ
レベルで決まるモータの正逆運転信号Ｆ／Ｒが印
加される。今(L)レベルをグラウンド、(H)レベルを
Vccとする。Ｆ／Ｒ信号は通常(H)又は、(L)レベル
に固定されるが、電源投入時、遮断時において
は、Vccが不安定なので(H)→(L)レベル、(L)→(H)レ
ベルへ過渡的に変化するのは前述の通りである。
下表はＦ／Ｒ信号の時間変化と各トランジスタの
ON、OFFの状態を表わしている。
るものである。 従来、直流モータの正逆運転制御回路は、トラ
ンジスタにてブリツジ回路を構成し、このブリツ
ジを構成するトランジスタのベースを制御して正
逆運転を実施している。従つて、通常は正転運転
の信号と逆転運転の信号が同時に出てブリツジの
短絡が発生しない様に設計されている。 従来の直流モータの正逆運転制御回路を第１図
を参照して説明するとPNP型の第１のトランジ
スタQ1のコレクタとNPN型の第２のトランジス
タQ2のコレクタとの接続点にモータＭの一端を
接続し、PNP型の第３のトランジスタQ3のコレ
クタとNPN型の第４のトランジスタQ4のコレク
タとの接続点にモータＭの他端を接続し、かつ、
第１と第４のトランジスタQ1，Q4のベースを共
通接続すると共に、第３と第２のトランジスタ
Q3，Q2のベースを共通接続し、それぞれのベー
スにモータＭの正逆運転信号を発生する論理回路
C1，C2を接続している。通常トランジスタQ1，
Q4のベースにON信号が入力されている時は、ト
ランジスタQ3，Q2のベースにはOFF信号が入力
されている。又、その逆の場合もある。論理回路
C1，C2の電源Vccが正常な範囲では、前記の如く
トランジスタQ1−Q4，Q3−Q2の間で同時にON
して短絡は発生しない仕組みである。しかし、電
源の投入、遮断時では、Vccが論理回路出力が正
常に動作しない領域を通過する。その時はトラン
ジスタQ1−Q4，Q3−Q2へのベース信号のON、
OFFの確立は保障されず定まらない。従つて前
記のON、OFFが定まらない時にモータ駆動用電
源VMがあると、トランジスタQ1−Q4，Q3−Q2間
で同時ONが発生し、短絡電流でトランジスタを
破壊する恐れがある。従つて、従来はVccが定ま
らない電源の投入、遮断時には、VMが出ない様
に電源の立上り立下り時間を考慮したシーケンス
回路等を設けてVM，Vccの制御を行なつていた。 本発明はトランジスタのベース、エミツタ間の
電位差を利用して前記の様な電源制御用のシーケ
ンス回路無しでブリツジ回路が、電源投入時、遮
断時において同時ONを発生しない様にするもの
である。本発明の実施例を第２図を参照して説明
する。第２図において第１のトランジスタQ1の
ベースは抵抗R1を介してNPN型の第５のトラン
ジスタQ5のコレクタに接続され、第５のトラン
ジスタQ5のエミツタは第４のトランジスタQ4の
ベースに接続されている。又、第３のトランジス
タQ3のベースは抵抗R2を介してNPN型の第６の
トランジスタQ6のコレクタに接続され、第６の
トランジスタQ6のエミツタは第２のトランジス
タQ2のベースに接続されている。又、第６のト
ランジスタQ6のベースはエミツタ接地された第
７のトランジスタのコレクタに接続され、この第
７のトランジスタQ7のベースは第５のトランジ
スタQ5のベースと共通接続され、Ｌレベル、Ｈ
レベルで決まるモータの正逆運転信号Ｆ／Ｒが印
加される。今(L)レベルをグラウンド、(H)レベルを
Vccとする。Ｆ／Ｒ信号は通常(H)又は、(L)レベル
に固定されるが、電源投入時、遮断時において
は、Vccが不安定なので(H)→(L)レベル、(L)→(H)レ
ベルへ過渡的に変化するのは前述の通りである。
下表はＦ／Ｒ信号の時間変化と各トランジスタの
ON、OFFの状態を表わしている。
【表】
電源投入、遮断時にＦ／Ｒ信号は０→Vcc、又
はVcc→０へ変化する。VBEはトランジスタのベ
ース、エミツタ間電圧（通常、約0.6V程度）で
ある。上表から判る様にＦ／Ｒ信号がVBE→
2VBE、又は2VBE→VBEへの変化する間はトランジ
スタQ1，Q2，Q3，Q4は全てOFFである。Ｆ／Ｒ
信号がVBE→2VBE、2VBE→VBEへの変化を境にし
てトランジスタQ2−Q3，Q1−Q4のON、OFFが
切り替つている。トランジスタQ2−Q3，Q1−Q4
のON、OFFの切り替えが上記の様にトランジス
タQ1，Q2，Q3，Q4の完全なOFF期間が無けれ
ば、信号の遅れ、トランジスタのストレージタイ
ム等の問題により、きわどいタイミングでトラン
ジスタQ1−Q4，Q2−Q3の同時ONが発生し、短
絡電流によりトランジスタを破壊する場合があ
る。又、第２図上表から判る様に完全なOFF期
間を長くしたい場合は、トランジスタQ5のエミ
ツタとトランジスタQ4のベース間にダイオード
等を用いて簡単に電位差を持たせる事により可能
である。又、本発明では抵抗を介してトランジス
タQ2−Q3，Q1−Q4のトランジスタのベースを同
時に制御する事によりモータの正逆運転の制御回
路が簡単になる特徴も有している。 以上、本発明においては、トランジスタのベー
ス、エミツタ間の電位差を利用して、ブリツジ構
成をしたトランジスタのベース信号、すなわち、
Ｆ／Ｒ信号が不安定時においてもトランジスタの
同時ONを防ぎ、短絡電流による破壊から保護す
ることができる。
はVcc→０へ変化する。VBEはトランジスタのベ
ース、エミツタ間電圧（通常、約0.6V程度）で
ある。上表から判る様にＦ／Ｒ信号がVBE→
2VBE、又は2VBE→VBEへの変化する間はトランジ
スタQ1，Q2，Q3，Q4は全てOFFである。Ｆ／Ｒ
信号がVBE→2VBE、2VBE→VBEへの変化を境にし
てトランジスタQ2−Q3，Q1−Q4のON、OFFが
切り替つている。トランジスタQ2−Q3，Q1−Q4
のON、OFFの切り替えが上記の様にトランジス
タQ1，Q2，Q3，Q4の完全なOFF期間が無けれ
ば、信号の遅れ、トランジスタのストレージタイ
ム等の問題により、きわどいタイミングでトラン
ジスタQ1−Q4，Q2−Q3の同時ONが発生し、短
絡電流によりトランジスタを破壊する場合があ
る。又、第２図上表から判る様に完全なOFF期
間を長くしたい場合は、トランジスタQ5のエミ
ツタとトランジスタQ4のベース間にダイオード
等を用いて簡単に電位差を持たせる事により可能
である。又、本発明では抵抗を介してトランジス
タQ2−Q3，Q1−Q4のトランジスタのベースを同
時に制御する事によりモータの正逆運転の制御回
路が簡単になる特徴も有している。 以上、本発明においては、トランジスタのベー
ス、エミツタ間の電位差を利用して、ブリツジ構
成をしたトランジスタのベース信号、すなわち、
Ｆ／Ｒ信号が不安定時においてもトランジスタの
同時ONを防ぎ、短絡電流による破壊から保護す
ることができる。
第１図は従来の直流モータの正逆運転制御回路
を示す回路図、第２図は本発明の直流モータの正
逆運転制御回路を示す回路図である。 Q1……第１のトランジスタ、Q2……第２のト
ランジスタ、Q3……第３のトランジスタ、Q4…
…第４のトランジスタ、Q5……第５のトランジ
スタ、Q6……第６のトランジスタ、Q7……第７
のトランジスタ、Ｍ……直流モータ。
を示す回路図、第２図は本発明の直流モータの正
逆運転制御回路を示す回路図である。 Q1……第１のトランジスタ、Q2……第２のト
ランジスタ、Q3……第３のトランジスタ、Q4…
…第４のトランジスタ、Q5……第５のトランジ
スタ、Q6……第６のトランジスタ、Q7……第７
のトランジスタ、Ｍ……直流モータ。
Claims (1)
- １ 第１のトランジスタのコレクタに第１のトラ
ンジスタと逆極性の第２のトランジスタのコレク
タを接続すると共に、第１のトランジスタと並列
接続される第１のトランジスタと同極性の第３の
トランジスタのコレクタに第２のトランジスタと
同極性の第４のトランジスタのコレクタを接続し
てブリツジ回路を構成し、前記第１、第２のトラ
ンジスタの相互接続点と第３、第４のトランジス
タの相互接続点間に直流モータを接続し、かつ第
１のトランジスタのベースに、エミツタを第４の
トランジスタのベースに接続した第５のトランジ
スタのコレクタを接続し、第３のトランジスタの
ベースに、エミツタを第２のトランジスタのベー
スに接続した第６のトランジスタのコレクタを接
続し、この第６のトランジスタのベースをエミツ
タ接地した第７のトランジスタのコレクタに接続
し、この第７のトランジスタのベースと第５のト
ランジスタのベースを共通接続し、このベースに
正逆転信号を印加してなる直流モータの正逆運転
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56137614A JPS5839288A (ja) | 1981-09-01 | 1981-09-01 | 直流モ−タの正逆運転制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56137614A JPS5839288A (ja) | 1981-09-01 | 1981-09-01 | 直流モ−タの正逆運転制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5839288A JPS5839288A (ja) | 1983-03-07 |
| JPS631038B2 true JPS631038B2 (ja) | 1988-01-11 |
Family
ID=15202789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56137614A Granted JPS5839288A (ja) | 1981-09-01 | 1981-09-01 | 直流モ−タの正逆運転制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839288A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544869A (en) * | 1983-10-05 | 1985-10-01 | Unisen, Inc. | Electronic control circuit for bi-directional motion |
| JPS6069595U (ja) * | 1983-10-17 | 1985-05-17 | 日本サーボ株式会社 | バイポ−ラ駆動回路の保護装置 |
-
1981
- 1981-09-01 JP JP56137614A patent/JPS5839288A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5839288A (ja) | 1983-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS631038B2 (ja) | ||
| JP2730729B2 (ja) | スイッチング素子駆動装置 | |
| JPH0479171B2 (ja) | ||
| JPH0738582B2 (ja) | ＢｉＣＭＯＳ ＴＴＬレベル駆動回路 | |
| JPH0219651B2 (ja) | ||
| JP2898140B2 (ja) | トランジスタブリッジ回路 | |
| JPS6223060Y2 (ja) | ||
| JPS649837B2 (ja) | ||
| JPH0234211B2 (ja) | ||
| JPS58103230A (ja) | スイツチング回路 | |
| JP2573946B2 (ja) | 半導体集積回路 | |
| KR100486354B1 (ko) | 모터구동집적회로의출력단회로 | |
| JPH0514719Y2 (ja) | ||
| JP2604779Y2 (ja) | ３状態入力回路 | |
| JPH0445300Y2 (ja) | ||
| JPH0245378B2 (ja) | ||
| JPS6255327B2 (ja) | ||
| JP2506811Y2 (ja) | ブリッジ型出力回路 | |
| JPH051159Y2 (ja) | ||
| JPS6325916Y2 (ja) | ||
| JPH0129095B2 (ja) | ||
| JPH0223703A (ja) | 発振制御回路 | |
| JPH0342811B2 (ja) | ||
| JPS59219014A (ja) | 論理回路 | |
| JPS61189177A (ja) | モ−タ制御回路 |