JP2573946B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 本発明の半導体集積回路は、プル動作を行なうトラン
ジスタに流れる電流を検出してプッシュ動作を行なうト
ランジスタの動作を制御するショート電流制限回路部を
備えていることを特徴とする。

これにより、プッシュ動作側トランジスタおよびプル
側トランジスタに流れるショート電流を減少させること
が可能となり、トランジスタの破壊の防止と消費電力の
減少を図ることができる。

〔産業上の利用分野〕

本発明は半導体集積回路に関するものであり、更に詳
しく言えばプッシュ・プル動作を行なうトランジスタを
有する半導体集積回路に関するものである。

〔従来の技術〕

最近、OA機器やカメラ等の直流モータドライバーとし
て、該モータの正・逆回転制御可能なブリッジ構成の半
導体集積回路が用いられている。

第２図は、そのような従来例に係る半導体集積回路の
ブロック構成図である。図において、A,Bは入力端子で
あり、モータの正・逆回転を制御する信号が入力する。
１はスイッチング制御回路部であり、Ａ入力が“H"のと
きT3（プッシュ側トランジスタ）がオン,T2（プル側ト
ランジスタ）がオンとなり、Ａ入力が“L"のときT3がオ
フ,T2がオフとなる。２も同様の動作を行なうスイッチ
ング制御回路部であり、Ｂ入力が“H"のときT1（プッシ
ュ側トランジスタ）がオン,T4（プル側トランジスタ）
がオンとなり、Ｂ入力が“L"のときT1がオフ,T4がオフ
となる。またC,Dが出力端子であり、該端子間にモータ
が接続される。

次にこの回路の動作の概略を説明する。いまＡ入力が
“H",B入力が“L"であるとすると、T1,T4がオフしてT2,
T3がオンする。このため出力ＤからＣに電流が流れてモ
ータが回転する（これが正回転であるとする。） モータを逆回転させるときには、Ａ入力を“L",B入力
を“H"にする。これによりT2,T3がオフしてT1,T4がオン
するので、出力ＣからＤに電流が流れてモータが逆回転
する。

〔発明が解決しようとする問題点〕

ところで、動作モードを切り替えるとき、例えば逆回
転から正回転に切り替えるとき、T1がオンからオフに、
T2がオフからオンに変化するが、従来例の回路によれば
T1のスイッチングスピードがT2のスイッチングスピード
に比べて遅いため、T1とT2が同時にオンすることにな
る。これはNPNトランジスタからなるT2のカットオフ周
波数ｆ_Tが300〜500MHzであるのに対し、PNPトランジス
タからなるT1のカットオフ周波数が３〜5MHzであるよう
に、ブッシュ側トランジスタとプル側トランジスタの動
作スピードの差に起因するものである。

このため動作切り替え時には電源間がショート状態と
なって大電流が流れて消費電力の増大を招くとともに、
発熱等によりトランジスタの破壊を招く場合がある。

なお、外付けのコンデンサ等を用いてT1,T2のオン・
オフを制御する信号の伝達時間を調整することにより、
ショート状態の防止を図ることも考えられるが、装置の
構成が煩雑化したり、製造コストが高くなるという問題
がある。

本発明はかかる従来の問題に鑑みて創作されたもので
あり。動作モード切り替え時に発生するショート電流を
減少させて消費電力の低減化と信頼性の高い半導体集積
回路の提供を目的とする。

〔問題点を解決するための手段〕

本発明の半導体集積回路は、第１図の本発明の実施例
説明図に例示するように、プッシュ動作を行う第１のト
ランジスタT1とプル動作を行う第２のトランジスタT2と
が直列に接続され、プッシュ動作を行う第３のトランジ
スタT3とプル動作を行う第４のトランジスタT4とが直列
に接続され、一端が前記第１のトランジスタT1のベース
に接続され、他端が前記第４のトランジスタT4のベース
に接続されており、ベース入力によって、前記第１のト
ランジスタT1と前記第４のトランジスタT4とを共にオン
／オフするための第１のスイッチングトランジスタT8
と、一端が前記第３のトランジスタT3のベースに接続さ
れ、他端が前記第２のトランジスタT2のベースに接続さ
れており、ベース入力によって、前記第３のトランジス
タT3と前記第２のトランジスタT2とを共にオン／オフす
るための第２のスイッチングトランジスタT7と、前記第
２のトランジスタT2に流れる電流の増大を検出して前記
第１のスイッチングトランジスタT8のベース電流を制御
し、前記第１のトランジスタT1と前記第４のトランジス
タT4とをオフするための第１のショート電流制限回路部
３と、前記第４のトランジスタT4に流れる電流の増大を
検出して前記第２のスイッチングトランジスタT7のベー
ス電流を制御し、前記第３のトランジスタT3と前記第２
のトランジスタT2とをオフするための第２のショート電
流制限回路部４とを備え、前記第１のトランジスタT1の
出力と前記第３のトランジスタT3の出力との間に負荷を
接続するための１組の端子C,Dを備えていることを特徴
とする。

〔作用〕

本発明によれば、第２のトランジスタT2に過大な電流
が流れるとき、第１のショート電流制御回路部３により
これを検出し、第１のスイッチングトランジスタT8のベ
ース電流を制御し、第１のトランジスタT1と第４のトラ
ンジスタT4とをオフする。

また、第４のトランジスタT4に過大な電流が流れると
き、第２のショート電流制限回路部４によりこれを検出
し、第２のスイッチングトランジスタT7のベース電流を
制御し、第３のトランジスタT3と第２のトランジスタT2
とをオフする。

このように、本願発明では、電源極性の正逆を制御可
能な回路において、プル側のトランジスタT2（T4）の過
電流を検出すると、スイッチングトランジスタT8（T7）
を介して、プル側のトランジスタT2（T4）に直列に接続
されているプッシュ側のトランジスタT1（T3）をオフす
ると共に、もう一組のプッシュ／プル回路のプル側のト
ランジスタT4（T2）もオフすることができます。

すなわち、正側の極性から逆側の極性に反転するとき
に過電流が流れると、正側のプッシュトランジスタのオ
フと逆側のプルトランジスタのオフを同時に行うことが
できるので、両方の出力端子でショート電流が流れるの
を防止することができる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明す
る。第１図は本発明の実施例に係る半導体集積回路の回
路図である。

A,Bは制御信号が入力する端子であり、C,Dは直流モー
タが接続される出力端子である。５（６）は入力回路部
であり、入力信号のスレッショールド電圧と電流供給部
７（８）に流れる電流を設定する。７（８）は電流供給
部であり、スイッチング制御回路部１（２）に所定の電
流を供給する。３（４）はショート電流制御回路部であ
り、プル側のNPNトランジスタT2（T4）のベース電位を
介して該T2（T4）に流れる電流を検出し、帰還をかけて
プッシュ側のPNPトランジスタT1（T3）のオフを促進さ
せるように制御する。なおショート電流制御回路部３
（４）は、T9,R1,R2（T10,R3,R4）によって構成されて
いる。またT5,T6は、入力A,Bが共に“H"の場合にT1〜T4
をオフにするためのトランジスタである。

次に本発明の実施例回路の動作について説明する。

いま入力Ａが“H",入力Ｂが“L"にあるとする。入力
Ａの“H"により入力回路部５のトランジスタがオン，従
って電流供給回路部７のトランジスタもオンしており、
該回路部７からスイッチング制御回路部１に所定の設定
電流が供給されている。このためT7がオンしているの
で、T2およびT3がオン状態にある。

一方、入力Ｂの“L"により入力回路部６のトランジス
タがオフ，従って電流供給回路部８のトランジスタもオ
フしている。このためT8もオフしているので、T1および
T4がオフ状態にある。

これによりT3,T2を介して出力ＤからＣに電流が流れ
ているので、モータは正回転している。

次に入力Ａを“H"→“L"に，入力Ｂを“L"→“H"に切
り替えて逆回転モードにする。これにより本発明の実施
例回路は前述と逆の動作をして、T1,T4がオンし、T3,T2
がオフする。

ところでT3はPNPトランジスタで形成されているた
め、該T3がオンからオフに切り替わるときの切り替わり
遅延時間が長くなる。このため動作モード切り替え時
に、T3,T4を介して電源間にショート電流が流れる。し
かしこのときショート電流によってT4のベース電位が上
がるので、R3,R4を介してT10がオンする。そしてT7のベ
ース電位を強制的に下げるので、T7が急速にオフする。
これにより、T3とT2がオフするので、T3からT4へと流れ
るショート電流を抑えると同時に、T1からT4へと流れる
ショート電流も抑えることができる。

このように本発明の実施例によればモード切替え時に
流れるショート電流を十分に小さくすることができる。
従って従来のような制御信号伝達時間調整用のコンデン
サ等の外付け部品が不要となる。

またショート電流の減少により、電力消費の低減およ
びトランジスタの破壊の防止を図ることが可能となる。

〔発明の効果〕

正側の極性から逆側の極性に反転するときに過電流が
流れると、正側のプッシュトランジスタのオフと逆側の
プルトランジスタのオフを同時に行うことができるの
で、両方の出力端子でショート電流が流れるのを防止す
ることができる。これにより、ショート電流による半導
体集積回路の破壊の防止とともに、消費電力の低減化を
図ることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る半導体集積回路の回路
図、 第２図は従来例を説明するブロック図である。 （符号の説明） 1,2……スイッチング制御回路部、3,4……ショート電流
制限回路部、5,6……入力回路部、7,8……電流供給回路
部、T1〜T10……トランジスタ、R1〜R4……抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松本 敬史 春日井市高蔵寺町２丁目1844番２ 富士 通ヴィエルエスアイ株式会社内 (56)参考文献 特開 昭58−81332（ＪＰ，Ａ) 特開 昭58−151814（ＪＰ，Ａ) 特開 昭60−219814（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】プッシュ動作を行う第１のトランジスタと
   プル動作を行う第２のトランジスタとが直列に接続さ
   れ、 プッシュ動作を行う第３のトランジスタとプル動作を行
   う第４のトランジスタとが直列に接続され、 一端が前記第１のトランジスタのベースに接続され、他
   端が前記第４のトランジスタのベースに接続されてお
   り、ベース入力によって、前記第１のトランジスタと前
   記第４のトランジスタとを共にオン／オフするための第
   １のスイッチングトランジスタと、 一端が前記第３のトランジスタのベースに接続され、他
   端が前記第２のトランジスタのベースに接続されてお
   り、ベース入力によって、前記第３のトランジスタと前
   記第２のトランジスタとを共にオン／オフするための第
   ２のスイッチングトランジスタと、 前記第２のトランジスタに流れる電流の増大を検出して
   前記第１のスイッチングトランジスタのベース電流を制
   御し、前記第１のトランジスタと前記第４のトランジス
   タとをオフするための第１のショート電流制限回路部
   と、 前記第４のトランジスタに流れる電流の増大を検出して
   前記第２のスイッチングトランジスタのベース電流を制
   御し、前記第３のトランジスタと前記第２のトランジス
   タとをオフするための第２のショート電流制限回路部と
   を備え、 前記第１のトランジスタの出力と前記第３のトランジス
   タの出力との間に負荷を接続するための１組の端子を備
   えていることを特徴とする半導体集積回路。