JP2601815Y2

JP2601815Y2 - スイッチング回路と３端子スイッチング回路

Info

Publication number: JP2601815Y2
Application number: JP1992044017U
Authority: JP
Inventors: 利康鈴木
Original assignee: 利康鈴木
Priority date: 1992-05-15
Filing date: 1992-05-15
Publication date: 1999-12-06
Anticipated expiration: 2007-05-15
Also published as: JPH0593128U

Description

【考案の詳細な説明】

【０００１】

【技術分野】本考案は、順逆バイアス電圧極性が異なる
少なくとも２つ以上の駆動端子対（駆動信号入力用に対
を成す制御端子と主端子のこと。）、自己ターン・オフ
機能および自己保持機能を持つ可制御スイッチング手段
｛例：プラス・ゲート（カソード側ゲート）とマイナス
・ゲート（アノード側ゲート）を持つＧＴＯサイリス
タ、ＳＩサイリスタ等。｝を用いたスイッチング回路と
３端子スイッチング回路に関する。特に、その部品点数
を低減し、その可制御スイッチング手段のターン・オフ
を速め、負荷によってそのトリガー電流などが影響され
ないスイッチング回路と３端子スイッチング回路に関す
る。その利用分野としては、スイッチの他に電力変換回
路、駆動回路、論理回路（インバータ回路等）などがあ
る。

【０００２】

【背景技術】従来技術として、ＧＴＯサイリスタを用い
た３端子スイッチング回路を図２に示す。図中、一点鎖
線の右側部分がその３端子スイッチング回路で、端子ｔ
４〜ｔ６がその３端子である。抵抗１２が接続されてい
れば、ＧＴＯサイリスタ１７、ダイオード８、トランジ
スタ３及び抵抗１２の回路部分は良く知られている基本
的な３端子スイッチング回路となる。また、ダイオード
８も抵抗１４も接続されていなければ、図２の回路はＧ
ＴＯサイリスタ１７をオン、オフ制御するスイッチング
回路となる。参考：実開昭５３−５９３５８号、特開昭５３−１２３０６０〜２号、特開昭５５−３２５９号、特開昭５５−１４６１８号、特開昭６０−２０８１１９号、実開平４−３５６８９号。

【０００３】これらスイッチング回路、３端子スイッチ
ング回路では、入力端子１８の電圧が立ち下がったと
き、つまり、トランジスタ２がターン・オンしたとき、
コンデンサ９の充電電流によって一時的にターン・オン
したトランジスタ１６がＧＴＯサイリスタ１７をトリガ
ーしたり、そのトリガー電流を一時的に増強したり、す
る。このため、抵抗１２を取り外したり、その抵抗値を
大きくしたりできるので、トランジスタ３がオンのと
き、抵抗１２による電力消費をゼロにしたり、低減した
りすることができる。一方、入力端子１８の電圧が立ち
上がったとき、つまり、トランジスタ２がターン・オフ
したとき、コンデンサ９の放電電流が抵抗１３等に流れ
電圧降下を生じトランジスタ１６を逆バイアスするか
ら、このときトランジスタ１６がオンであれば、そのタ
ーン・オフは速まる。

【０００４】尚、電源投入時、コンデンサ９の充電電流
によってトランジスタ１６、３が同時にオンとなって、
直流電圧源１を短絡する場合もあるから、その使用方法
に注意する必要がある。この短絡電流を低減するために
図２の様にツェナー・ダイオード６を接続するのも１方
法である。また、ダイオード５を接続すれば、コンデン
サ９がトランジスタ１６を逆バイアスするのを強化でき
るし、抵抗１１を接続すれば、入力端子１８の電圧がロ
ー．レベルのときＧＴＯサイリスタ１７をトリガーし続
けることができる。参考：特開昭５２−１７７５８号、特開昭５７−１０３４３１号、特開昭５８−２１８２２４号、特開昭５９−１２６２０号、特開昭５９−１５３２８号、特開昭６１−１５０４１５号、特開昭６１−２８９７２３号。

【０００５】しかしながら、これらスイッチング回路、
３端子スイッチング回路には以下３つの問題点がある。（ａ）全ての回路について一般的に言える事であるが、『部品点数を低減することが望まれる』という第１の問題点が有る。（第１の問題点）（ｂ）入力端子１８の電圧が立ち上がるとき、コンデンサ９によってトランジスタ１６のターン・オフが速まることはあっても、ＧＴＯサイリスタ１７のターン・オフが速まることは無い。従って、『可制御スイッチング手段（ＧＴＯサイリスタ１７）のターン・オフを速めることが望まれる』という第２の問題点が有る。（第２の問題点）（ｃ）ＧＴＯサイリスタ１７のトリガー時、トランジスタ１６のコレクタ電流はそのゲート、カソードを経て端子ｔ５等に接続される負荷（図示せず。）を流れるので、その負荷の大きさによってそのトリガー電流、電圧が変化してしまう。従って、『可制御スイッチング手段（ＧＴＯサイリスタ１７）のトリガー電流などが負荷によって影響されないことが望まれる』という第３の問題点が有る。（第３の問題点）

【０００６】

【考案の目的】そこで、本考案は、部品点数を低減で
き、可制御スイッチング手段のターン・オフを速めるこ
とができ、可制御スイッチング手段のトリガー電流など
が負荷によって影響されないスイッチング回路を提供す
ることを目的としている。

【０００７】

【考案の開示】即ち、本考案は、自己ターン・オフ機能
と自己保持機能を持つ第１の可制御スイッチング手段と
自己ターン・オフ機能を持つ第２の可制御スイッチング
手段が有って、前者の第１の駆動信号入力用に対を成す
制御端子と主端子を制御端子ｃｔ１ａと主端子ｍｔ１ａ
と呼び、その第１の駆動信号入力用と逆極性である前者
の第２の駆動信号入力用に対を成す制御端子と主端子を
制御端子ｃｔ１ｂと主端子ｍｔ１ｂと呼び、後者の制御
端子および両主端子を制御端子ｃｔ２、主端子ｍｔ２ａ
および主端子ｍｔ２ｂと呼ぶとしたときに、制御端子ｃ
ｔ１ａと主端子ｍｔ２ｂを接続し、主端子ｍｔ２ａ・主
端子ｍｔ１ｂ間に直流電圧を出力する直流電源手段を接
続し入力端子に入力される入力信号に基づいて前記第２
の可制御スイッチング手段をオン、オフ制御し、その通
流電流によって生じる電圧降下が逆バイアス電圧となる
様に制御端子ｃｔ１ｂ・主端子ｍｔ１ｂ間に第１の電圧
降下手段を接続し、前記入力端子・制御端子ｃｔ１ｂ間
にキャパシタンス手段を接続したスイッチング回路であ
る。

【０００８】このことによって、前記第１の可制御スイ
ッチング手段をオン制御するとき、前記キャパシタンス
手段がその充電電流によって制御端子ｃｔ１ｂ側から前
記第１の可制御スイッチング手段を直にトリガーするの
で、従来余計に使っていた可制御スイッチング手段（図
２のトランジスタ１６）は要らなくなり、部品点数を１
つ低減することができる。（第
１の効果）

【０００９】また、前記第２の可制御スイッチング手段
が制御端子ｃｔ１ａ側から前記第１の可制御スイッチン
グ手段をオフ制御するとき、前記キャパシタンス手段が
前記第１の電圧降下手段を介して放電し、その放電電流
が前記第１の電圧降下手段に生じる電圧降下が逆バイア
ス電圧となって制御端子ｃｔ１ｂ側から前記第１の可制
御スイッチング手段を直に逆バイアスするので、前記第
１の可制御スイッチング手段のターン・オフを速めるこ
とができる。（第２の効果）

【００１０】さらに、前記キャパシタンス手段が制御端
子ｃｔ１ｂ側から前記第１の可制御スイッチング手段を
トリガーするとき、スイッチング回路の出力端子に接続
される負荷はその電流経路には含まれないので、そのト
リガー電流などは前記負荷によって影響されない。
（第３の効果）

【００１１】それから、本考案が請求項２記載のスイッ
チング回路あるいはこれを応用した請求項４記載の３端
子スイッチング凹路の場合、電源投入時などのとき前記
キャパシタンス手段の充電電流によって前記第１、第２
の可制御スイッチング手段が同時にオン制御されてター
ン・オンし、これら可制御スイッチング手段が前記直流
電源手段を短絡してしまう場合が有る。しかし、本考案
が請求項３記載のスイッチング回路あるいはこれを応用
した請求項４記載の３端子スイッチング回路の場合、電
源投入時などのとき前記キャパシタンス手段の充電電流
によって前記第１、第２の可制御スイッチング手段が同
時オンするのを請求項３記載中の非可制御スイッチング
手段（例：ダイオード。）が完全に阻止するので、『電
源投入時などの時それら可制御スイッチング手段が前述
の直流電源手段を短絡するのを防止することができる』
という効果を請求項３記載のスイッチング回路などが請
求項２記載のスイッチング回路などに対して持つ。
（追加され
る効果）

【００１２】そして、本考案が請求項４記載の３端子ス
イッチング回路は本考案の各スイッチング回路を３端子
化したもので、同項記載中の第２の電圧降下手段と前記
第２の可制御スイッチング手段の直列回路が１つの可制
御スイッチング手段として働き、この可制御スイッチン
グ手段と前記第１の可制御スイッチング手段が正反対に
オン、オフ制御される。従って、当然の事ながら元の各
スイッチング回路に応じて前述した各効果をこの３端子
スイッチング回路も持つ。

【００１３】

【考案を実施するための最良の形態】本考案をより詳細
に説明するために以下添付図面に従ってこれを説明す
る。図１の実施例は、ダイオード８も抵抗１４も接続さ
れていなければ請求項１又は２記載のスイッチング回路
に対応するが、それらのうち少なくともどちらか一方が
接続されていれば請求項４記載の３端子スイッチング回
路にも対応する様になる。次の通りそれぞれが前述した
各構成要素に相当する。ａ）直流電圧源１が前述した直流電源手段に。ｂ）ＧＴＯサイリスタ４とトランジスタ３が前述した第
１、第２の可制御スイッチング手段に。ｃ）抵抗１３とダイオード８が前述した第１の電圧降下
手段と請求項４記載中の第２の電圧降下手段に。ｄ）入力端子１５が前述した入力端子に。ｅ）コンデンサ９が前述したキャパシタンス手段に。ｆ）ＧＴＯサイリスタ４のプラス・ゲート（カソード側
ゲート）端子、カソード端子、マイナス・ゲート（アノ
ード側ゲート）端子およびアノード端子が前述した制御
端子ｃｔ１ａ、主端子ｍｔ１ａ、制御端子ｃｔ１ｂおよ
び主端子ｍｔ１ｂに。ｇ）トランジスタ３のベース端子、エミッタ端子および
コレクタ端子が前述した制御端子ｃｔ２、主端子ｍｔ２
ａおよび主端子ｍｔ２ｂに。尚、コンデンサ９の一端は
抵抗１０を介してＧＴＯサイリスタ４のマイナス・ゲー
ト端子に接続され、コンデンサ９の他端とトランジスタ
３のベース端子は入力端子１５に直結されている。ま
た、図１の回路が３端子スイッチング回路の場合、端子
ｔ１〜ｔ３が３端子に相当する。

【００１４】この回路動作は次の通りである。入力端子
１５の電圧が立ち下がると、すなわち、トランジスタ２
がターン・オンすると、コンデンサ９の充電電流がＧＴ
Ｏサイリスタ４のアノードからマイナス・ゲートを経て
流れるので、図２の回路で用いたトランジスタ１６の様
な可制御スイッチング手段は要らなくなり、部品点数を
１つ低減できる。
（第１の効果）しかも、その入力電圧の立下りの際、そのトリガー電流
とトリガー電圧は、図１の端子ｔ２などに接続される負
荷（図示せず。）を通らないから、その負荷によって影
響されない。（
第３の効果）一方、入力端子１５の電圧が立ち上がると、すなわち、
トランジスタ２がターン・オフすると、トランジスタ３
がターン・オンしてＧＴＯサイリスタ４をプラス・ゲー
ト側からオフ制御する上に、コンデンサ９の放電電流が
抵抗１３を流れて電圧降下を生じＧＴＯサイリスタ４を
マイナス・ゲート側から逆バイアスするので、ＧＴＯサ
イリスタ４のターン・オフは速くなる。（第２の
効果）

【００１５】尚、前述した第１の可制御スイッチング手
段として、プラス・ゲート、マイナス・ゲートを持つＧ
ＴＯサイリスタ４を使ったが、ＧＴＯサイリスタ４の代
わりにプラス・ゲート、マイナス・ゲートを持つＳＩサ
イリスタを使っても構わないし、あるいは、図３〜図９
に示す各可制御スイッチング手段を使っても構わない。
図３のトランジスタ１９の代わりに普通のＧＴＯサイリ
スタを使っても構わない。要するに、ＧＴＯサイリスタ
４の代わりに使う可制御スイッチング手段は、順逆バイ
アス電圧極性が異なる少なくとも２つ以上の駆動端子対
（駆動信号入力用に対を成す制御端子と主端子）、自己
ターン・オフ機能および自己保持機能を持つ可制御スイ
ッチング手段なら何でも構わないのである。

【００１６】また、前述した第２の可制御スイッチング
手段として、ＮＰＮ型のトランジスタ３を使ったが、ト
ランジスタ３の代わりにＮチャネル型ＦＥＴ、ＭＯＳ・
ＦＥＴ、ＳＩＴ、ＩＧＢＴ、プラス・ゲートを持つＧＴ
Ｏサイリスタ又はＳＩサイリスタ等を使っても構わな
い。要するに、トランジスタ３の代わりに使う可制御ス
イッチング手段は、前述した制御端子ｃｔ１ａ・主端子
ｍｔ１ａ間と同じ順逆バイアス極性を持つ可制御スイッ
チング手段なら何でも構わないのである。

【００１７】さらに、前述した第１、第２の電圧降下手
段として抵抗１３とダイオード８を用いたが、図１の様
に抵抗１３の代わりにダイオード７を、ダイオード８の
代わりに抵抗１４をそれぞれ用いても良い。又は、抵抗
１３、ダイオード８それぞれの代わりに抵抗とダイオー
ドの並列回路を１つずつ用いても良いし、あるいは、ツ
ェナー・ダイオードとか複数のダイオードの直列回路な
どの定電圧手段を１つずつ用いても良い。

【００１８】それから、電源投入時、コンデンサ９の充
電電流によってＧＴＯサイリスタ４とトランジスタ３が
同時にオンとなって、直流電圧源１を短絡する場合もあ
るから、その使用方法に注意する必要がある。この短絡
電流を低減するために図１の様にツェナー・ダイオード
６を接続するのも１方法である。

【００１９】そして、ダイオード５を接続すれば、コン
デンサ９がＧＴＯサイリスタ４を逆バイアスするのを強
化できるし、抵抗１１を接続すれば、入力端子１５の電
圧がロー・レベルのときＧＴＯサイリスタ４をトリガー
し続けることができる。

【００２０】図１０の実施例は、直列ダイオード群２８
も抵抗１４も接続されていなければ請求項１又は２記載
のスイッチング回路に対応するが、それらのうち少なく
ともどちらか一方が接続されていれば請求項４記載の３
端子スイッチング回路にも対応する様になる。図１０の
実施例では前述した第２の可制御スイッチング手段とし
てノーマリィ・オンでＰチャネル型のＳＩＴ２０が使わ
れている。また、ＧＴＯサイリスタ４とＳＩＴ２０がで
きるだけ同時にターン・オンしない様にツェナー・ダイ
オード２２、２３が接続されている。ツェナー・ダイオ
ード２２のツェナー電圧は直流電圧源１の電圧より少し
小さく、ツェナー・ダイオード２３のツェナー電圧は直
流電圧源１、２１の和電圧より少し小さい。従って、コ
ンデンサ９の一端はツェナー・ダイオード２３を介して
ＧＴＯサイリスタ４のプラス・ゲートに接続され、コン
デンサ９の他端は入力端子２７に直結され、そして、Ｓ
ＩＴ２０のゲート端子はツェナー・ダイオード２２を介
して入力端子２７に接続されている。

【００２１】図１１の実施例は、ダイオード８も抵抗１
４も接続されていなければ請求項１又は３記載のスイッ
チング回路に対応するが、ダイオード８又は抵抗１４が
接続されていれば請求項４記載の３端子スイッチング回
路にも対応する様になる。そして、ダイオード２５が請
求項３記載中の非可制御スイッチング手段に相当し、ト
ランジスタ２と抵抗２６が請求項３記載中のプル・アッ
プ・ダウン手段に相当する。トランジスタ２と抵抗２６
の代わりにＰチャネル型ＭＯＳ・ＦＥＴとＮチャネル型
ＭＯＳ・ＦＥＴを使うこともできる。２４はＩＧＢＴで
ある。

【図面の簡単な説明】

【図１】本考案の１実施例を示す回路図である。

【図２】従来の３端子スイッチング回路を示す回路図で
ある。

【図３〜図９】各図は、本考案の構成要素となる可制御
スイッチング手段の例を１つずつ示す回路図である。

【図１０〜図１１】各図は、本考案の実施例を１つずつ
示す回路図である。

Claims

(57)【実用新案登録請求の範囲】

【請求項１】自己ターン・オフ機能と自己保持機能を
持つ第１の可制御スイッチング手段と自己ターン・オフ
機能を持つ第２の可制御スイッチング手段が有って、前者の第１の駆動信号入力用に対を成す制御端子と主端
子を制御端子ｃｔ１ａと主端子ｍｔ１ａと呼び、その第
１の駆動信号入力用と逆極性である前者の第２の駆動信
号入力用に対を成す制御端子と主端子を制御端子ｃｔ１
ｂと主端子ｍｔ１ｂと呼び、後者の制御端子および両主
端子を制御端子ｃｔ２、主端子ｍｔ２ａおよび主端子ｍ
ｔ２ｂと呼ぶとしたときに、制御端子ｃｔ１ａと主端子ｍｔ２ｂを接続し、主端子ｍｔ２ａ・主端子ｍｔ１ｂ間に直流電圧を出力す
る直流電源手段を接続し入力端子に入力される入力信号
に基づいて前記第２の可制御スイッチング手段をオン、
オフ制御し、その通流電流によって生じる電圧降下が逆バイアス電圧
となる様に制御端子ｃｔ１ｂ・主端子ｍｔ１ｂ間に第１
の電圧降下手段を接続し、前記入力端子・制御端子ｃｔ１ｂ間にキャパシタンス手
段を接続したことを特徴とするスイッチング回路。
【請求項２】制御端子ｃｔ２と主端子ｍｔ２ａが前記
第２の可制御スイッチング手段の駆動信号入力用に対を
成し、制御端子ｃｔ１ａ・主端子ｍｔ１ａ間と制御端子ｃｔ２
・主端子ｍｔ２ａ間のバイアス電圧極性が同じで、前記入力端子が直接あるいは定電圧手段を介して制御端
子ｃｔ２に接続されていることを特徴とする請求項１記
載のスイッチング回路。
【請求項３】制御端子ｃｔ２と主端子ｍｔ２ａが前記
第２の可制御スイッチング手段の駆動信号入力用に対を
成し、制御端子ｃｔ１ａ・主端子ｍｔ１ａ間と制御端子ｃｔ２
・主端子ｍｔ２ａ間のバイアス電圧極性が同じで、前記入力端子・制御端子ｃｔ２間に非可制御スイッチン
グ手段が制御端子ｃｔ２・主端子ｍｔ２ａ間の逆バイア
ス方向に接続され、前記非可制御スイッチング手段の陽極電位をプル・アッ
プしたり、その陰極電位をプル・ダウンしたりするプル
・アップ・ダウン手段が有ることを特徴とする請求項１
記載のスイッチング回路。
【請求項４】請求項１、２又は３記載のスイッチング
回路において、その通流電流によって生じる電圧降下が逆バイアス電圧
となる様に主端子ｍｔ１ａ・制御端子ｃｔ１ａ間に第２
の電圧降下手段を接続したことを特徴とする３端子スイ
ッチング回路。