JP3057175B2 - スイッチング回路 - Google Patents

スイッチング回路

Info

Publication number
JP3057175B2
JP3057175B2 JP6155107A JP15510794A JP3057175B2 JP 3057175 B2 JP3057175 B2 JP 3057175B2 JP 6155107 A JP6155107 A JP 6155107A JP 15510794 A JP15510794 A JP 15510794A JP 3057175 B2 JP3057175 B2 JP 3057175B2
Authority
JP
Japan
Prior art keywords
terminal
switch
transistor
switching means
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6155107A
Other languages
English (en)
Other versions
JPH0750566A (ja
Inventor
利康 鈴木
Original Assignee
利康 鈴木
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 利康 鈴木 filed Critical 利康 鈴木
Priority to JP6155107A priority Critical patent/JP3057175B2/ja
Publication of JPH0750566A publication Critical patent/JPH0750566A/ja
Application granted granted Critical
Publication of JP3057175B2 publication Critical patent/JP3057175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Thyristor Switches And Gates (AREA)

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は、オン電圧を大きくせずに「その
1構成要素となる自己ターン・オフ機能(=自己消弧機
能)を持つスイッチング手段に与える逆バイアス電圧」
を大きくすることができる、3端子スイッチ機能を持つ
スイッチング回路に関する。また、その下位概念の発明
(請求項2記載のスイッチング回路に対応する発明)で
は前記スイッチング手段をオフ制御するときはいつも逆
バイアス電圧をそれに供給することができる。その逆バ
イアス電圧の供給はそのスイッチング手段の漏れ電流対
策あるいは誤ターン・オン対策などに役に立つ。尚、本
発明を使うと、例えば、直流電源と負荷を含む閉回路を
形成したり、その負荷だけを含む閉回路を形成したり、
することができる。従って、本発明は、スイッチング手
段の駆動回路、電力変換回路、論理回路、あるいは、容
量性負荷の駆動回路(例えば、ガス放電表示パネル又は
エレクトロ・ルミネッサンス表示パネル等の表示回路、
圧電素子の駆動回路など。)等に役に立つ。
【0002】
【背景技術】従来技術として、3端子スイッチ機能を持
つスイッチング回路を図2〜図7に6つ示す。各従来回
路では1つ又は複数のダイオード5が定電圧手段の役割
を果たす。各スイッチ3はオン・オフ機能を持つスイッ
チなら、半導体スイッチを含め、どんな種類の可制御ス
イッチング手段でも構わない。先ず、図2の回路を基に
動作説明する。図2の回路ではスイッチ3がトランジス
タ4のオン、オフを制御し、スイッチ3がオフのとき
「トランジスタ4と抵抗8の接続体」が両端子t6・t
4間を導通させ、一方、スイッチ3がオンのとき「ダイ
オード5とスイッチ3の直列回路」が両端子t4・t7
間を導通させる。
【0003】スイッチ3がオフのとき「端子t4と端子
t6又はt7の間に接続される負荷など(図示せず。)
の電流」に応じて抵抗8がトランジスタ4にベース順バ
イアス電流を供給する。ここで、スイッチ3がターン・
オンすると、スイッチ3が抵抗8の電流をバイパスし
て、抵抗8によるトランジスタ4のオン制御を停止させ
る。同時に、電源短絡電流がトランジスタ4、ダイオー
ド5及びスイッチ3を流れ、この電源短絡電流がダイオ
ード5に生じる電圧降下(順電圧)がトランジスタ4の
ベース逆バイアス電圧となり、しかも、スイッチ3がそ
のベース電位を引き下げるので、トランジスタ4はオフ
制御されてターン・オフする。
【0004】ただし、ダイオード6が接続されていない
場合スイッチ3がオンであっても端子t4の電位が端子
t7の電位より低くなって、トランジスタ4のベース・
エミッタ間電圧がそのオン・オフしきい値電圧以上にな
ると、トランジスタ4のベース電流が直流電源1から抵
抗8、トランジスタ4のベース・エミッタ間を経て「端
子t4等に接続される負荷など」へ流れるので、トラン
ジスタ4を完全にオフ制御することはできない。しか
し、ダイオード6を接続して端子t4の電位を端子t7
の電位にクランプしてそうならない様にすれば、スイッ
チ3のオン期間中トランジスタ4を完全にオフ制御する
ことができる。この事は図3〜図6の各従来回路につい
ても同様に言える。
【0005】また、スイッチ3のオン期間中、「端子t
4等に接続される負荷など」からダイオード5とスイッ
チ3に電流が流れると、ダイオード5の順電圧がトラン
ジスタ4を逆バイアスするので、トランジスタ4のオフ
は完全となる。この事は図3〜図7の各従来回路につい
ても同様に言える。
【0006】図3の回路ではゲート順バイアス電圧供給
用に直流電源10が追加接続されている。ツェナー・ダ
イオード12とダイオード13はゲート過電圧対策であ
るが、この2つとダイオード5を1つのパワー・ツェナ
ー・ダイオードで置き換えることができる。図3の回路
においてMOS・FETであるトランジスタ11の代わ
りにノーマリィ・オフで、電圧駆動型の可制御スイッチ
ング手段なら何でも使うことができる。例えば、FE
T、IGBT(Insulated GateBipo
lar Transistor)、SIT(静電誘導型
トランジスタ)、SIサイリスタ、Bi−MOS複合デ
バイス等である。
【0007】図4の回路ではトランジスタ4、15がサ
イリスタの等価回路を構成する。図5〜図7の各従来回
路ではスイッチ3がオンのとき、各半導体可制御スイッ
チング手段に電圧降下による大きな逆バイアス電圧を供
給するために、定電圧手段として複数のダイオード5が
直列接続されている。ただし、サイリスタ18はGTO
(ゲート・ターン・オフ・サイリスタ)で、トランジス
タ19はノーマリィ・オン型SIT(静電誘導型トラン
ジスタ)である。
【0008】図7の回路の様にノーマリィ・オン型の可
制御スイッチング手段を使う場合、以下の動作説明の様
にダイオード6の有無に関係無くトランジスタ19を完
全にオフ制御することはできない。スイッチ3のオン期
間中に電流が「端子t5等に接続される負荷など(図示
せず。)」から定電圧手段(複数のダイオード5)に流
れ込まないとき、漏れ電流がトランジスタ19、その定
電圧手段およびスイッチ3に流れ、この漏れ電流がその
定電圧手段に電圧降下を生じる。仮に、その漏れ電流が
大きくなると、その電圧降下と共にそのゲート逆バイア
ス電圧も大きくなって、その漏れ電流を小さくしようと
する作用が働く。逆に、その漏れ電流が小さくなると、
そのゲート逆バイアス電圧も小さくなって、今度はその
漏れ電流を大きくしようとする作用が働く。その結果、
「その漏れ電流がその定電圧手段に生じるゲート逆バイ
アス電圧」と「その漏れ電流」が釣り合ったところでト
ランジスタ19の状態が決まるが、その状態がどうであ
れ、トランジスタ19は完全なオフにならない。
【0009】また、「端子t5等に接続される負荷など
の電流」が小さくて、「その電流が定電圧手段(複数の
ダイオード5)に生じる電圧降下」がトランジスタ19
に対して充分大きなゲート逆バイアス電圧とならなけれ
ば、やはり漏れ電流がトランジスタ19、その定電圧手
段およびスイッチ3に流れてしまい、トランジスタ19
は完全なオフとならない。しかし、「端子t5等に接続
される負荷などの電流」が定電圧手段(複数のダイオー
ド5)に充分大きな電圧降下を生じ、トランジスタ19
に対して充分大きなゲート逆バイアス電圧を供給できれ
ば、トランジスタ19は完全なオフとなる。
【0010】しかしながら、『逆バイアス電圧を大きく
しようとすると、オン電圧も大きくなってしまう』とい
う問題点が有る。 (問題点)図5〜
図7の各従来回路の様に電圧降下による逆バイアス電圧
を大きくするために、定電圧手段(複数のダイオード5
の直列回路)の電圧を大きくすると、その定電圧手段と
スイッチ3の直列回路によるオン電圧も大きくなってし
まう。
【0011】そこで、本発明は『オン電圧を大きくせず
に逆バイアス電圧を大きくできる』スイッチング回路を
提供することを目的としている。 (発明の目的)
【0012】
【発明の開示】即ち、本発明は、自己ターン・オフ機能
を持つ第1のスイッチング手段の制御端子と両主端子を
制御端子ct、主端子mta及び主端子mtbと呼び、
その駆動信号入力用に制御端子ctと主端子mtaが対
を成すとしたときに、制御端子ct・主端子mta間の
順バイアス方向に非可制御スイッチを主端子mtaに接
続し、制御端子ct・主端子mta間の逆バイアス方向
に逆バイアス電圧供給手段を制御端子ctと前記非可制
御スイッチの開放端の間に接続し、直流電圧を供給する
直流電源手段の両電源端子間に主端子mtb・主端子m
ta間部分、前記非可制御スイッチ、及び、オン・オフ
機能を持つ第2のスイッチング手段を直列接続し、前記
第1のスイッチング手段にオン信号を供給するオン信号
供給手段を設けたスイッチング回路である。
【0013】このことによって、前記第2のスイッチン
グ手段のオン期間中、このスイッチング回路に接続され
る負荷などの電流が前記非可制御スイッチに流れて電圧
降下(=順電圧)を生じさせるとき、前記非可制御スイ
ッチはオン状態となるから、前記逆バイアス電圧供給手
段が前記非可制御スイッチを介して、そして、その順電
圧も加えて制御端子ct・主端子mta間に逆バイアス
電圧を供給する。そのため、その順電圧以上の大きさの
逆バイアス電圧を制御端子ct・主端子mta間に供給
することができる。しかも、前記第2のスイッチング手
段のオン期間中このスイッチング回路のオン電圧は「前
記第2のスイッチング手段と前記非可制御スイッチの直
列回路」の電圧降下であるため、図5〜図7の各従来回
路の様にオン電圧は大きくならない。その結果、『オン
電圧を大きくせずに逆バイアス電圧を大きくできる』と
いう効果が本発明に有る。
(効果)
【0014】一方、前記第2のスイッチング手段がオフ
のとき、前記オン信号供給手段が前記第1のスイッチン
グ手段にオン信号を供給するため、前記第1のスイッチ
ング手段はオンである。従って、前記第2のスイッチン
グ手段がオンであれば「前記第2のスイッチング手段と
前記非可制御スイッチの直列回路」側がオンであり、前
記第2のスイッチング手段がオフであれば前記第1のス
イッチング手段側はオンであるから、このスイッチング
回路は3端子スイッチ機能を持つ。
【0015】本発明が請求項2記載のスイッチング回路
に対応する場合、前記第2のスイッチング手段がオンの
時はいつも前記逆バイアス電圧供給手段が前記第2のス
イッチング手段と同項記載中の通流手段を介して制御端
子ct・主端子mta間に逆バイアス電圧を供給するの
で、前記第1のスイッチング手段はノーマリィ・オフ
型、ノーマリィ・オン型に関係無く完全なオフとなる。
(追加効果)この完全なオフ制御は、前記非可制御スイ
ッチを流れる「前述した負荷などの電流」の有無に関係
無く、前記第2のスイッチング手段がオンのとき常に行
われるので、「図7の従来回路の様に漏れ電流が前記第
1のスイッチング手段などに流れなくなったり、あるい
は、前記第1のスイッチング手段の誤ターン・オンがし
難くなったり」することに結び付く。
【0016】
【発明を実施するための最良の形態】本発明をより詳細
に説明するために、以下添付図面に従ってこれを説明す
る。図1の実施例においてダイオード6が接続されてい
なければ、図1の実施例は請求項1記載のスイッチング
回路に対応し、ダイオード6が接続されていれば、図1
の実施例は請求項1又は2記載のスイッチング回路に対
応する。図1の実施例では以下の通りそれぞれが前述し
た各構成要素などに相当する。 a)直流電源1が前述した直流電源手段に。 b)トランジスタ4が前述した第1のスイッチング手段
に。 c)トランジスタ4のベース端子、エミッタ端子および
コレクタ端子が前述した制御端子ct、主端子mtaお
よび主端子mtbに。 d)スイッチ3が前述した第2のスイッチング手段に。 e)ダイオード5が前述した非可制御スイッチに。 f)直流電源2と抵抗9の直列回路が前述した逆バイア
ス電圧供給手段に。 g)抵抗8が前述したオン信号供給手段に。 h)ダイオード6が請求項2記載中の通流手段に。
【0017】尚、トランジスタ4の代わりにGTO、ノ
ーマリィ・オン型SIサイリスタ、ノーマリィ・オン型
SIT、あるいは、ノーマリィ・オン型FET等を使っ
ても構わない。スイッチ3はオン・オフ機能を持つ可制
御スイッチング手段なら何でも良い。
【0018】その作用は次の通りである。ダイオード6
が接続されていない場合スイッチ3のオン期間中「端子
t2・端子t1又はt3間に接続される負荷などの電
流」がダイオード5に流れて電圧降下(=順電圧)を生
じさせるとき、ダイオード5はオン状態となるから、
「直流電源2と抵抗9の直列回路」がダイオード5を介
して、そして、その順電圧も加えてベース・エミッタ間
にベース逆バイアス電圧を供給する。そのため、その順
電圧以上の大きさのベース逆バイアス電圧をベース・エ
ミッタ間に供給することができる。しかも、スイッチ3
がオンのとき両端子t2・t3間のオン電圧は「ダイオ
ード5とスイッチ3の直列回路」の電圧降下となるた
め、図5〜図7の各従来回路の様にオン電圧は大きくな
らない。その結果、『オン電圧を大きくせずに逆バイア
ス電圧を大きくできる』という効果が図1の実施例を含
め本発明に有る。 (効果)
【0019】ダイオード6が接続されている場合、スイ
ッチ3がオンのとき常に「直流電源2と抵抗9の直列回
路」がスイッチ3とダイオード6を介してトランジスタ
4にベース逆バイアス電圧を供給するから、トランジス
タ4は完全にオフとなる。 (追加効果) このため、「端子t2・端子t1又はt3間に接続され
る負荷などの電流」がダイオード5に流れなくても、ト
ランジスタ4のベース逆バイアスは常に行われるので、
トランジスタ4が誤ターン・オンし難くなったり、ある
いは、漏れ電流がトランジスタ4、ダイオード5及びス
イッチ3に流れるのをより強く阻止できたりする。
【0020】一方、スイッチ3がオフのとき、ダイオー
ド6の接続の有無に関係無く「直流電源2と抵抗9の直
列回路」がトランジスタ4にベース逆バイアス電圧を供
給するのをダイオード5が阻止し、電流が抵抗8に流れ
るとこれがトランジスタ4のベース順バイアス電流とな
るので、「トランジスタ4と抵抗8の接続体」が両端子
t1・t2間を導通状態にする。
【0021】尚、前述の通流手段としてダイオード6を
用いたが、その代わりに抵抗を用いても良い。端子t2
・t3間に負荷が接続されていれば、その種類によって
はその負荷がその代わりになる。また、2つのツェナー
・ダイオード7は逆過電圧対策であるが、直流電源2の
電圧がトランジスタ4のベース・エミッタ間の逆耐電圧
より小さければ、両ツェナー・ダイオード7は必要無
い。さらに、抵抗9の値はゼロの場合も有る。それか
ら、ダイオード5について言えば、その両端に印加され
る電圧の範囲に対して非可制御スイッチとして働くな
ら、ダイオード5の代わりにツェナー・ダイオードを含
め何でも用いることができる。
【0022】図8の実施例ではノーマリィ・オン型SI
Tであるトランジスタ19が使われており、そのゲート
端子、ソース端子およびドレイン端子が前述した制御端
子ct、主端子mtaおよび主端子mtbにそれぞれ相
当する。ダイオード6が接続されていれば、図8の実施
例は請求項2記載のスイッチング回路にも対応する様に
なる。「直流電源10と抵抗20の直列回路」は前述し
たオン信号供給手段に相当し、トランジスタ19にゲー
ト順バイアス電圧とゲート順バイアス電流を供給する。
それ以外の作用は図1の実施例の場合と同様である。ト
ランジスタ19の代わりに自己ターン・オフ機能を持つ
可制御スイッチング手段なら何でも使うことができる。
バイポーラ・トランジスタでも、GTOでも構わない。
【0023】図9の実施例ではトランジスタ4とサイリ
スタ18がカスケード接続されている。ダイオード6が
接続されていれば、図9の実施例は請求項2記載のスイ
ッチング回路にも対応する様になる。図9の実施例では
以下の通りそれぞれが前述した各構成要素などに相当す
る。 a)直流電源23が前述した直流電源手段に。 b)サイリスタ18が前述した第1のスイッチング手段
に。 c)サイリスタ18のゲート端子、カソード端子および
アノード端子が前述した制御端子ct、主端子mtaお
よび主端子mtbに。 d)「ダイオード25とスイッチ3の直列回路」が前述
した第2のスイッチング手段に。 e)ダイオード5が前述した非可制御スイッチに。 f)直流電源22と抵抗9の直列回路が前述した逆バイ
アス電圧供給手段に。 g)「直流電源21、22、トランジスタ4、ダイオー
ド25、スイッチ3、抵抗8、9、29が形成するスイ
ッチング回路」が前述したオン信号供給手段に。 h)ダイオード6が請求項2記載中の通流手段に。尚、
直流電源21の電圧は直流電源22の電圧より大きく、
その電圧差がほぼトランジスタ4のベース逆バイアス電
圧になる。
【0024】
【先行技術】(1)バイポーラ・トランジスタを用いた
スイッチング回路: a)特開昭47−31568号 b)実開昭47−
14052号 c)特開昭61−142819号 (2)サイリスタを用いたスイッチング回路: a)実開昭53−59358号 b)特開昭53−
123060〜2号 c)特開昭55−57225号 d)特開昭60−
208119号 (3)MOS・FETを用いたスイッチング回路: a)特開昭55−3259号 b)特開昭55−
136727号 c)特開昭58−124324号 d)特開昭58−
21920号 e)特開昭58−36020号
【0025】(4)ダーリントン接続回路を用いたスイ
ッチング回路: a)特開昭51−38019号 b)特開昭54−
132727号 c)特開昭55−43907号 d)実開昭56−
176536号 e)特開昭58−123365号 f)特開昭58−
123367号 (5)コンデンサとコイルを組み合わせた回路: a)実開昭51−38623号 b)特開昭55−
57225号 (6)本発明者の関連特許: a)(特願昭63−43334号) b)特願平1−1
99326号
【図面の簡単な説明】
【図1】本発明の1実施例を示す回路図である。
【図2】従来のスイッチング回路を示す回路図である。
【図3】従来のスイッチング回路を示す回路図である。
【図4】従来のスイッチング回路を示す回路図である。
【図5】従来のスイッチング回路を示す回路図である。
【図6】従来のスイッチング回路を示す回路図である。
【図7】従来のスイッチング回路を示す回路図である。
【図8】本発明の1実施例を示す回路図である。
【図9】本発明の1実施例を示す回路図である。
【符号の説明】
18 サイリスタ(ゲート・ターン・オフ型) 19 トランジスタ(ノーマリィ・オン型SIT) t1〜t5 端子

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 自己ターン・オフ機能を持つ第1のスイ
    ッチング手段の制御端子と両主端子を制御端子ct、主
    端子mta及び主端子mtbと呼び、その駆動信号入力
    用に制御端子ctと主端子mtaが対を成すとしたとき
    に、制御端子ct・主端子mta間の順バイアス方向に非可
    制御スイッチを主端子mtaに接続し、 制御端子ct・主端子mta間の逆バイアス方向に逆バ
    イアス電圧供給手段を制御端子ctと前記非可制御スイ
    ッチの開放端の間に接続し、 直流電圧を供給する直流電源手段の両電源端子間に主端
    子mtb・主端子mta間部分、前記非可制御スイッ
    チ、及び、オン・オフ機能を持つ第2のスイッチング手
    段を直列接続し、 記第1のスイッチング手段にオン信号を供給するオン
    信号供給手段を設けたことを特徴とするスイッチング回
    路。
  2. 【請求項2】 前記第2のスイッチング手段が前記非可
    制御スイッチの側に接続され、 前記非可制御スイッチと前記第2のスイッチング手段の
    直列回路に通流手段を並列接続し、 前記第2のスイッチング手段がオンのとき、前記逆バイ
    アス電圧供給手段が前記第2のスイッチング手段と前記
    通流手段を介して制御端子ct・主端子mta間に逆バ
    イアス電圧を供給する ことを特徴とする請求項1記載の
    スイッチング回路
JP6155107A 1994-06-03 1994-06-03 スイッチング回路 Expired - Fee Related JP3057175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6155107A JP3057175B2 (ja) 1994-06-03 1994-06-03 スイッチング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6155107A JP3057175B2 (ja) 1994-06-03 1994-06-03 スイッチング回路

Publications (2)

Publication Number Publication Date
JPH0750566A JPH0750566A (ja) 1995-02-21
JP3057175B2 true JP3057175B2 (ja) 2000-06-26

Family

ID=15598766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6155107A Expired - Fee Related JP3057175B2 (ja) 1994-06-03 1994-06-03 スイッチング回路

Country Status (1)

Country Link
JP (1) JP3057175B2 (ja)

Also Published As

Publication number Publication date
JPH0750566A (ja) 1995-02-21

Similar Documents

Publication Publication Date Title
US5119000A (en) Low noise motor drive circuit
US6501321B2 (en) Level shift circuit
US4356416A (en) Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same
US4672245A (en) High frequency diverse semiconductor switch
US20170207782A1 (en) Gate drive circuit for semiconductor switching devices
JPH10313570A (ja) Igbt駆動回路
JP2000209080A (ja) 交流モ―ドで動作する半導体素子を有するスイッチ制御回路
US20010040480A1 (en) Switching device with separated driving signal input and driving circuit of the same
JP3057175B2 (ja) スイッチング回路
US4649326A (en) High voltage MOS SCR and power MOSFET "H" switch circuit for a DC motor
US4837458A (en) Flip-flop circuit
US4602209A (en) Switch-off circuits for transistors and gate turn-off thyristors
JP3057176B2 (ja) スイッチング回路
JPH1169778A (ja) 電力変換器におけるゲート駆動回路
WO2023162032A1 (ja) ゲート駆動回路およびこれを用いた電力変換装置
JPH11234108A (ja) 誘導負荷をスイッチングするためのスイッチング装置
JPH10209832A (ja) 半導体スイッチ回路
JPH02179262A (ja) 電圧駆動形半導体素子のゲート駆動回路
JP2805349B2 (ja) スイッチング回路
JP3333643B2 (ja) 1方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路
JP3155272B2 (ja) スイッチング回路
JP3657676B2 (ja) 切換えスイッチング手段と双方向性切換えスイッチング手段
JPS62100164A (ja) 複合半導体装置
JPH09186566A (ja) オン・オフ検出回路、3端子スイッチング手段、3端子スイッチング手段の駆動装置、共振型電力変換装置、点火装置、ブリッジ接続型スイッチング手段、ブリッジ接続型スイッチング手段の駆動装置、ブリッジ接続型共振型電力変換装置、ブリッジ接続型スイッチング手段、ブリッジ接続型スイッチング手段の駆動装置、ブリッジ接続型共振型電力変換装置、連携スイッチング回路、ブリッジ接続型スイッチング手段、ブリッジ接続型スイッチング手段の駆動装置、ブリッジ接続型共振型電力変換装置、双方向性スイッチング手段、双方向性3端子スイッチングング手段、双方向性3端子スイッチングング手段の駆動装置、ac−acコンバータ装置、双方向性ブリッジ接続型スイッチング手段、及び、組合せスイッチング手段
JP2601815Y2 (ja) スイッチング回路と3端子スイッチング回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees