JPH05175433A - 誘導性負荷定電流駆動用集積回路 - Google Patents
誘導性負荷定電流駆動用集積回路Info
- Publication number
- JPH05175433A JPH05175433A JP3359803A JP35980391A JPH05175433A JP H05175433 A JPH05175433 A JP H05175433A JP 3359803 A JP3359803 A JP 3359803A JP 35980391 A JP35980391 A JP 35980391A JP H05175433 A JPH05175433 A JP H05175433A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- mos transistor
- type mos
- nch
- inductive load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 個別部品の組み合わせによる従来の誘導性負
荷定電流駆動用集積回路において実現された機能を、不
具合なく、かつ効率的に集積回路化すること。 【構成】 誘導性負荷８の第１の端子を第１の電位に接
続し、その第２の端子と第２の電位との間にスイッチ手
段１を接続し、Ｎｃｈ型ＭＯＳＴ２のソース及びバック
ゲートを誘導性負荷８の第２の端子に接続し、Ｎｃｈ型
ＭＯＳＴ２のドレインへ第１のダイオード６のカソード
を接続し、そのアノード端子を第１の電位へ接続し、前
記Ｎｃｈ型ＭＯＳＴ２のソース，ゲート間に抵抗４を接
続し、Ｎｃｈ型ＭＯＳＴのゲートと第１の電位間にツェ
ナーダイオード７と第２のダイオード５をカソード同士
を向き合わせて、Ｐｃｈ型ＭＯＳＴのソースとバックゲ
ートを第２の電位へ、ドレインを前記Ｎｃｈ型ＭＯＳＴ
のゲートへ接続し、Ｐｃｈ型ＭＯＳＴのゲートに入力端
子を接続する。
荷定電流駆動用集積回路において実現された機能を、不
具合なく、かつ効率的に集積回路化すること。 【構成】 誘導性負荷８の第１の端子を第１の電位に接
続し、その第２の端子と第２の電位との間にスイッチ手
段１を接続し、Ｎｃｈ型ＭＯＳＴ２のソース及びバック
ゲートを誘導性負荷８の第２の端子に接続し、Ｎｃｈ型
ＭＯＳＴ２のドレインへ第１のダイオード６のカソード
を接続し、そのアノード端子を第１の電位へ接続し、前
記Ｎｃｈ型ＭＯＳＴ２のソース，ゲート間に抵抗４を接
続し、Ｎｃｈ型ＭＯＳＴのゲートと第１の電位間にツェ
ナーダイオード７と第２のダイオード５をカソード同士
を向き合わせて、Ｐｃｈ型ＭＯＳＴのソースとバックゲ
ートを第２の電位へ、ドレインを前記Ｎｃｈ型ＭＯＳＴ
のゲートへ接続し、Ｐｃｈ型ＭＯＳＴのゲートに入力端
子を接続する。
Description
【０００１】
【産業上の利用分野】この発明は誘導性負荷を定電流駆
動する集積回路に関するものである。
動する集積回路に関するものである。
【０００２】
【従来の技術】図２は従来の誘導性負荷定電流駆動回路
を示す図であり、図において、８は誘導性負荷、１１は
誘導性負荷８に電流を流したり、止めたりするためのス
イッチ手段、５及び７は誘導性負荷８の両端に一方向の
み流れるようにカソード端子同士接続されたダイオード
及びツェナーダイオード、６はスイッチ手段１２により
誘導性負荷の両端に接続されているダイオード、１００
は電源端子、２００，３００はスイッチ１１，１２をＯ
Ｎ／ＯＦＦさせるための信号入力端子、４００は接地端
子である。
を示す図であり、図において、８は誘導性負荷、１１は
誘導性負荷８に電流を流したり、止めたりするためのス
イッチ手段、５及び７は誘導性負荷８の両端に一方向の
み流れるようにカソード端子同士接続されたダイオード
及びツェナーダイオード、６はスイッチ手段１２により
誘導性負荷の両端に接続されているダイオード、１００
は電源端子、２００，３００はスイッチ１１，１２をＯ
Ｎ／ＯＦＦさせるための信号入力端子、４００は接地端
子である。
【０００３】次に動作について説明する。まず、入力端
子２００，３００がＬの場合、それぞれスイッチ１１，
１２はＯＦＦ状態で、誘導性負荷８には電圧がかから
ず、負荷電流は流れない。次に、入力端子２００，３０
０をＨにすると、スイッチ１１，１２がＯＮし、誘導性
負荷８の両端に電圧が印加され、負荷電流が流れ始め
る。ただし、負荷電流は誘導性負荷８のＬ成分の逆起電
力により制限を受けるため、誘導性負荷８のＬ成分とス
イッチ１１と誘導性負荷の抵抗性分で決まる傾きを持ち
ながら増加する。
子２００，３００がＬの場合、それぞれスイッチ１１，
１２はＯＦＦ状態で、誘導性負荷８には電圧がかから
ず、負荷電流は流れない。次に、入力端子２００，３０
０をＨにすると、スイッチ１１，１２がＯＮし、誘導性
負荷８の両端に電圧が印加され、負荷電流が流れ始め
る。ただし、負荷電流は誘導性負荷８のＬ成分の逆起電
力により制限を受けるため、誘導性負荷８のＬ成分とス
イッチ１１と誘導性負荷の抵抗性分で決まる傾きを持ち
ながら増加する。
【０００４】次に、入力端子２００を再びＬにすると、
スイッチ１１がＯＦＦし、誘導性負荷８の電流が減少す
る。これにより、逆起電力が今までの反対向きに発生
し、誘導性負荷８に蓄えられたエネルギーを放電するた
めに、接地端子４００からダイオード６、スイッチ１２
を通して誘導性負荷８に電流が流れる。この電流も誘導
性負荷８のＬ成分及び抵抗成分、スイッチ１２の抵抗性
成分、ダイオード６の順方向電圧によって制限されなが
ら減少していく。
スイッチ１１がＯＦＦし、誘導性負荷８の電流が減少す
る。これにより、逆起電力が今までの反対向きに発生
し、誘導性負荷８に蓄えられたエネルギーを放電するた
めに、接地端子４００からダイオード６、スイッチ１２
を通して誘導性負荷８に電流が流れる。この電流も誘導
性負荷８のＬ成分及び抵抗成分、スイッチ１２の抵抗性
成分、ダイオード６の順方向電圧によって制限されなが
ら減少していく。
【０００５】上記のようにスイッチ１２がＯＮの状態
で、スイッチ１１を適当にＯＮ／ＯＦＦを繰り返すこと
により誘導性負荷８には平均的に一定の電流を流すこと
ができる。また、スイッチ１１のＯＮ／ＯＦＦのデュー
ティ比を適当に変化させることにより、誘導性負荷８の
電流を可変することが可能であり、このような電流制御
方法を一般的にＰＷＭ（Pulse-Width-modulation) と呼
ぶ。
で、スイッチ１１を適当にＯＮ／ＯＦＦを繰り返すこと
により誘導性負荷８には平均的に一定の電流を流すこと
ができる。また、スイッチ１１のＯＮ／ＯＦＦのデュー
ティ比を適当に変化させることにより、誘導性負荷８の
電流を可変することが可能であり、このような電流制御
方法を一般的にＰＷＭ（Pulse-Width-modulation) と呼
ぶ。
【０００６】ところで、誘導性負荷８に流れる電流を急
速に減少させる必要がある場合には、スイッチ１１をＯ
ＦＦさせただけでは上述のように、負荷電流は一定の傾
きでしか減少しないため時間がかかり、目的を達成する
ことができない。そこで、スイッチ１２をＯＦＦさせダ
イオード６を切り離すと、今度は接地端子４００からダ
イオード５，ツェナーダイオード７を通して電流が流れ
る。この場合は、ツェナーダイオード７の電位差が大き
いために、このツェナーダイオード７で消費されるエネ
ルギーが大きくなり、誘導性負荷８に貯められたエネル
ギーが急速に放電されることになり、電流は急速に減少
する。
速に減少させる必要がある場合には、スイッチ１１をＯ
ＦＦさせただけでは上述のように、負荷電流は一定の傾
きでしか減少しないため時間がかかり、目的を達成する
ことができない。そこで、スイッチ１２をＯＦＦさせダ
イオード６を切り離すと、今度は接地端子４００からダ
イオード５，ツェナーダイオード７を通して電流が流れ
る。この場合は、ツェナーダイオード７の電位差が大き
いために、このツェナーダイオード７で消費されるエネ
ルギーが大きくなり、誘導性負荷８に貯められたエネル
ギーが急速に放電されることになり、電流は急速に減少
する。
【０００７】
【発明が解決しようとする課題】従来の誘導性負荷定電
流駆動用集積回路は以上のように、個別部品の組合せで
構成されているので、部品点数が多く、コスト的に不利
であり、また装置の大きさも小さくすることが困難であ
るなどの問題点があった。この発明は上記のような問題
点を解消するためになされたもので、個別部品の組み合
わせにより実現された機能を、不具合なく、かつ効率的
に集積回路化することのできる誘導性負荷定電流駆動用
集積回路を提供することを目的とする。
流駆動用集積回路は以上のように、個別部品の組合せで
構成されているので、部品点数が多く、コスト的に不利
であり、また装置の大きさも小さくすることが困難であ
るなどの問題点があった。この発明は上記のような問題
点を解消するためになされたもので、個別部品の組み合
わせにより実現された機能を、不具合なく、かつ効率的
に集積回路化することのできる誘導性負荷定電流駆動用
集積回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る誘導性負
荷定電流駆動用集積回路は、その第１の端子を第１の電
位に接続した誘導性負荷と、前記誘導性負荷の第２の端
子と第２の電位との間に接続したスイッチ手段と、前記
誘導性負荷の第２の端子にそのソース及びバックゲート
端子を接続したＮｃｈ（Ｎチャンネル）型ＭＯＳトラン
ジスタと、前記Ｎｃｈ型ＭＯＳトランジスタのドレイン
端子へそのカソード端子を接続し、前記第１の電位へそ
のアノード端子を接続した第１のダイオードと、前記Ｎ
ｃｈ型ＭＯＳトランジスタのソース端子とゲート端子の
間に接続した抵抗と、前記Ｎｃｈ型ＭＯＳトランジスタ
のゲート端子にそのアノード端子を接続したツェナーダ
イオードと、前記ツェナーダイオードのカソード端子へ
そのカソード端子を接続し、前記第１の電位へそのアノ
ード端子を接続した第２のダイオードと、前記第２の電
位へそのソース端子とバックゲート端子を接続し、その
ドレイン端子を前記Ｎｃｈ型ＭＯＳトランジスタのゲー
ト端子へ接続したＰｃｈ（Ｐチャンネル）型ＭＯＳトラ
ンジスタと、前記Ｐｃｈ型ＭＯＳトランジスタのゲート
端子に接続した入力端子とを備えたものである。
荷定電流駆動用集積回路は、その第１の端子を第１の電
位に接続した誘導性負荷と、前記誘導性負荷の第２の端
子と第２の電位との間に接続したスイッチ手段と、前記
誘導性負荷の第２の端子にそのソース及びバックゲート
端子を接続したＮｃｈ（Ｎチャンネル）型ＭＯＳトラン
ジスタと、前記Ｎｃｈ型ＭＯＳトランジスタのドレイン
端子へそのカソード端子を接続し、前記第１の電位へそ
のアノード端子を接続した第１のダイオードと、前記Ｎ
ｃｈ型ＭＯＳトランジスタのソース端子とゲート端子の
間に接続した抵抗と、前記Ｎｃｈ型ＭＯＳトランジスタ
のゲート端子にそのアノード端子を接続したツェナーダ
イオードと、前記ツェナーダイオードのカソード端子へ
そのカソード端子を接続し、前記第１の電位へそのアノ
ード端子を接続した第２のダイオードと、前記第２の電
位へそのソース端子とバックゲート端子を接続し、その
ドレイン端子を前記Ｎｃｈ型ＭＯＳトランジスタのゲー
ト端子へ接続したＰｃｈ（Ｐチャンネル）型ＭＯＳトラ
ンジスタと、前記Ｐｃｈ型ＭＯＳトランジスタのゲート
端子に接続した入力端子とを備えたものである。
【０００９】また、この発明に係る誘導性負荷定電流駆
動用集積回路は、その第１の端子を第１の電位に接続し
た誘導性負荷と、前記誘導性負荷の第２の端子と第２の
電位との間に接続したスイッチ手段と、前記誘導性負荷
の第２の端子にそのドレイン端子を接続したＰｃｈ型Ｍ
ＯＳトランジスタと、前記Ｐｃｈ型ＭＯＳトランジスタ
のソース端子とバックゲート端子を接続し、その端子へ
そのカソード端子を接続し、第１の電位へそのアノード
端子を接続した第１のダイオードと、前記Ｐｃｈ型ＭＯ
Ｓトランジスタのゲート端子と前記第１の電位の間に接
続した抵抗と、前記Ｐｃｈ型ＭＯＳトランジスタのドレ
イン端子にそのアノード端子を接続したツェナーダイオ
ードと、前記ツェナーダイオードのカソード端子へその
カソード端子を接続し、前記Ｐｃｈ型ＭＯＳトランジス
タのゲート端子へそのアノード端子を接続した第２のダ
イオードと、前記Ｐｃｈ型ＭＯＳトランジスタのドレイ
ン端子へそのソース端子とバックゲート端子を接続した
Ｎｃｈ型ＭＯＳトランジスタと、前記Ｎｃｈ型ＭＯＳト
ランジスタのドレイン端子へそのカソード端子を接続
し、前記Ｐｃｈ型ＭＯＳトランジスタのゲート端子へそ
のアノード端子を接続した第３のダイオードと、前記Ｎ
ｃｈ型ＭＯＳトランジスタのゲート端子へ接続した入力
端子とを備えたものである。
動用集積回路は、その第１の端子を第１の電位に接続し
た誘導性負荷と、前記誘導性負荷の第２の端子と第２の
電位との間に接続したスイッチ手段と、前記誘導性負荷
の第２の端子にそのドレイン端子を接続したＰｃｈ型Ｍ
ＯＳトランジスタと、前記Ｐｃｈ型ＭＯＳトランジスタ
のソース端子とバックゲート端子を接続し、その端子へ
そのカソード端子を接続し、第１の電位へそのアノード
端子を接続した第１のダイオードと、前記Ｐｃｈ型ＭＯ
Ｓトランジスタのゲート端子と前記第１の電位の間に接
続した抵抗と、前記Ｐｃｈ型ＭＯＳトランジスタのドレ
イン端子にそのアノード端子を接続したツェナーダイオ
ードと、前記ツェナーダイオードのカソード端子へその
カソード端子を接続し、前記Ｐｃｈ型ＭＯＳトランジス
タのゲート端子へそのアノード端子を接続した第２のダ
イオードと、前記Ｐｃｈ型ＭＯＳトランジスタのドレイ
ン端子へそのソース端子とバックゲート端子を接続した
Ｎｃｈ型ＭＯＳトランジスタと、前記Ｎｃｈ型ＭＯＳト
ランジスタのドレイン端子へそのカソード端子を接続
し、前記Ｐｃｈ型ＭＯＳトランジスタのゲート端子へそ
のアノード端子を接続した第３のダイオードと、前記Ｎ
ｃｈ型ＭＯＳトランジスタのゲート端子へ接続した入力
端子とを備えたものである。
【００１０】また、この発明に係る誘導性負荷定電流駆
動用集積回路は、その第１の端子を第１の電位に接続し
た誘導性負荷と、前記誘導性負荷の第２の端子と第２の
電位との間に接続されたスイッチ手段と、前記誘導性負
荷の第２の端子にそのソース及びバックゲート端子を接
続した第１のＮｃｈ型ＭＯＳトランジスタと、前記第１
のＮｃｈ型ＭＯＳトランジスタのドレイン端子へそのカ
ソード端子を接続し、第１の電位へそのアノード端子を
接続した第１のダイオードと、前記第１のＮｃｈ型ＭＯ
Ｓトランジスタのソース端子とゲート端子の間に接続さ
れた抵抗と、前記第１のＮｃｈ型ＭＯＳトランジスタの
ゲート端子にそのアノード端子を接続したツェナーダイ
オードと、前記ツェナーダイオードのカソード端子へそ
のカソード端子を接続し、第１の電位へそのアノード端
子を接続した第２のダイオードと、前記第１のＮｃｈ型
ＭＯＳトランジスタのゲート端子へそのソース端子とバ
ックゲート端子を接続し、そのドレイン端子を前記ツェ
ナーダイオードのカソード端子へ接続した第２のＮｃｈ
型ＭＯＳトランジスタと、前記第２のＮｃｈ型ＭＯＳト
ランジスタのゲート端子に接続した入力端子とを備えた
ものである。
動用集積回路は、その第１の端子を第１の電位に接続し
た誘導性負荷と、前記誘導性負荷の第２の端子と第２の
電位との間に接続されたスイッチ手段と、前記誘導性負
荷の第２の端子にそのソース及びバックゲート端子を接
続した第１のＮｃｈ型ＭＯＳトランジスタと、前記第１
のＮｃｈ型ＭＯＳトランジスタのドレイン端子へそのカ
ソード端子を接続し、第１の電位へそのアノード端子を
接続した第１のダイオードと、前記第１のＮｃｈ型ＭＯ
Ｓトランジスタのソース端子とゲート端子の間に接続さ
れた抵抗と、前記第１のＮｃｈ型ＭＯＳトランジスタの
ゲート端子にそのアノード端子を接続したツェナーダイ
オードと、前記ツェナーダイオードのカソード端子へそ
のカソード端子を接続し、第１の電位へそのアノード端
子を接続した第２のダイオードと、前記第１のＮｃｈ型
ＭＯＳトランジスタのゲート端子へそのソース端子とバ
ックゲート端子を接続し、そのドレイン端子を前記ツェ
ナーダイオードのカソード端子へ接続した第２のＮｃｈ
型ＭＯＳトランジスタと、前記第２のＮｃｈ型ＭＯＳト
ランジスタのゲート端子に接続した入力端子とを備えた
ものである。
【００１１】また、この発明に係る誘導性負荷駆動集積
回路は、その第１の端子を第１の電位に接続した誘導性
負荷と、前記誘導性負荷の第２の端子と第２の電位との
間に接続したスイッチ手段と、前記誘導性負荷の第２の
端子にそのソース及びバックゲート端子を接続したＮｃ
ｈ（Ｎチャンネル）型ＭＯＳトランジスタと、前記Ｎｃ
ｈ型ＭＯＳトランジスタのドレイン端子へそのカソード
端子を接続し、前記第１の電位へそのアノード端子を接
続したダイオードと、前記Ｎｃｈ型ＭＯＳトランジスタ
のソース端子とゲート端子の間に接続した抵抗と、前記
Ｎｃｈ型ＭＯＳトランジスタのゲート端子にそのアノー
ド端子を接続し、前記ダイオードのカソード端子にその
カソード端子を接続したツェナーダイオードと、前記第
２の電位へそのソース端子とバックゲート端子を接続
し、そのドレイン端子を前記Ｎｃｈ型ＭＯＳトランジス
タのゲート端子へ接続したＰｃｈ（Ｐチャンネル）型Ｍ
ＯＳトランジスタと、前記Ｐｃｈ型ＭＯＳトランジスタ
のゲート端子に接続した入力端子とを備えたものであ
る。
回路は、その第１の端子を第１の電位に接続した誘導性
負荷と、前記誘導性負荷の第２の端子と第２の電位との
間に接続したスイッチ手段と、前記誘導性負荷の第２の
端子にそのソース及びバックゲート端子を接続したＮｃ
ｈ（Ｎチャンネル）型ＭＯＳトランジスタと、前記Ｎｃ
ｈ型ＭＯＳトランジスタのドレイン端子へそのカソード
端子を接続し、前記第１の電位へそのアノード端子を接
続したダイオードと、前記Ｎｃｈ型ＭＯＳトランジスタ
のソース端子とゲート端子の間に接続した抵抗と、前記
Ｎｃｈ型ＭＯＳトランジスタのゲート端子にそのアノー
ド端子を接続し、前記ダイオードのカソード端子にその
カソード端子を接続したツェナーダイオードと、前記第
２の電位へそのソース端子とバックゲート端子を接続
し、そのドレイン端子を前記Ｎｃｈ型ＭＯＳトランジス
タのゲート端子へ接続したＰｃｈ（Ｐチャンネル）型Ｍ
ＯＳトランジスタと、前記Ｐｃｈ型ＭＯＳトランジスタ
のゲート端子に接続した入力端子とを備えたものであ
る。
【００１２】また、この発明に係る誘導性負荷定電流駆
動用集積回路は、その第１の端子を第１の電位に接続し
た誘導性負荷と、前記誘導性負荷の第２の端子と第２の
電位との間に接続されたスイッチ手段と、前記誘導性負
荷の第２の端子にそのソース及びバックゲート端子を接
続した第１のＮｃｈ型ＭＯＳトランジスタと、前記第１
のＮｃｈ型ＭＯＳトランジスタのドレイン端子へそのカ
ソード端子を接続し、第１の電位へそのアノード端子を
接続したダイオードと、前記第１のＮｃｈ型ＭＯＳトラ
ンジスタのソース端子とゲート端子の間に接続された抵
抗と、前記第１のＮｃｈ型ＭＯＳトランジスタのゲート
端子にそのアノード端子を接続し、前記ダイオードのカ
ソード端子にそのカソード端子を接続したツェナーダイ
オードと、前記第１のＮｃｈ型ＭＯＳトランジスタのゲ
ート端子へそのソース端子とバックゲート端子を接続
し、そのドレイン端子を前記ツェナーダイオードのカソ
ード端子へ接続した第２のＮｃｈ型ＭＯＳトランジスタ
と、前記第２のＮｃｈ型ＭＯＳトランジスタのゲート端
子に接続した入力端子とを備えたものである。
動用集積回路は、その第１の端子を第１の電位に接続し
た誘導性負荷と、前記誘導性負荷の第２の端子と第２の
電位との間に接続されたスイッチ手段と、前記誘導性負
荷の第２の端子にそのソース及びバックゲート端子を接
続した第１のＮｃｈ型ＭＯＳトランジスタと、前記第１
のＮｃｈ型ＭＯＳトランジスタのドレイン端子へそのカ
ソード端子を接続し、第１の電位へそのアノード端子を
接続したダイオードと、前記第１のＮｃｈ型ＭＯＳトラ
ンジスタのソース端子とゲート端子の間に接続された抵
抗と、前記第１のＮｃｈ型ＭＯＳトランジスタのゲート
端子にそのアノード端子を接続し、前記ダイオードのカ
ソード端子にそのカソード端子を接続したツェナーダイ
オードと、前記第１のＮｃｈ型ＭＯＳトランジスタのゲ
ート端子へそのソース端子とバックゲート端子を接続
し、そのドレイン端子を前記ツェナーダイオードのカソ
ード端子へ接続した第２のＮｃｈ型ＭＯＳトランジスタ
と、前記第２のＮｃｈ型ＭＯＳトランジスタのゲート端
子に接続した入力端子とを備えたものである。
【００１３】
【作用】この発明に係る誘導性負荷定電流駆動用集積回
路は、上記構成としたので、従来例において個別部品の
組み合わせにより実現されていた機能を、不具合なく、
かつ効率的に集積回路化することができる。
路は、上記構成としたので、従来例において個別部品の
組み合わせにより実現されていた機能を、不具合なく、
かつ効率的に集積回路化することができる。
【００１４】
【実施例】以下、この発明の一実施例を図について説明
する。図１は本発明の第１の実施例による誘導性負荷定
電流駆動用集積回路を示す回路図である。図において、
８は誘導性負荷、１は誘導性負荷８に電流を流したり、
止めたりするためのＮｃｈ型ＭＯＳトランジスタ、５及
び７はそれぞれ誘導性負荷８の両端に一方向のみ流れる
ように接続されたダイオード及びツェナーダイオード、
６はスイッチ手段であるＮｃｈ型ＭＯＳトランジスタ２
により誘導性負荷の両端に接続されているダイオード、
３はＮｃｈ型ＭＯＳトランジスタ２をＯＮ／ＯＦＦさせ
るためのＰｃｈ型ＭＯＳトランジスタ、９は信号の極性
を合わせるためのインバータ、４は抵抗、１００は電源
端子、２００，３００はそれぞれＮｃｈ型ＭＯＳトラン
ジスタ１，Ｐｃｈ型ＭＯＳトランジスタ３をＯＮ／ＯＦ
Ｆさせるための信号入力端子、４００は接地端子であ
る。
する。図１は本発明の第１の実施例による誘導性負荷定
電流駆動用集積回路を示す回路図である。図において、
８は誘導性負荷、１は誘導性負荷８に電流を流したり、
止めたりするためのＮｃｈ型ＭＯＳトランジスタ、５及
び７はそれぞれ誘導性負荷８の両端に一方向のみ流れる
ように接続されたダイオード及びツェナーダイオード、
６はスイッチ手段であるＮｃｈ型ＭＯＳトランジスタ２
により誘導性負荷の両端に接続されているダイオード、
３はＮｃｈ型ＭＯＳトランジスタ２をＯＮ／ＯＦＦさせ
るためのＰｃｈ型ＭＯＳトランジスタ、９は信号の極性
を合わせるためのインバータ、４は抵抗、１００は電源
端子、２００，３００はそれぞれＮｃｈ型ＭＯＳトラン
ジスタ１，Ｐｃｈ型ＭＯＳトランジスタ３をＯＮ／ＯＦ
Ｆさせるための信号入力端子、４００は接地端子であ
る。
【００１５】次に動作について図２を参照しながら説明
する。図２は図１に示す回路における負荷電流および負
荷電圧の変化を示している。まず、入力端子２００，３
００がＬの場合、Ｎｃｈ型ＭＯＳトランジスタ１はその
ゲート端子電圧がＬのためＯＦＦ状態、インバータ９の
出力がＨのためＰｃｈ型ＭＯＳトランジスタ３はＯＦＦ
状態、従って、Ｎｃｈ型ＭＯＳトランジスタ２のゲート
端子に電圧が印加されないため、Ｎｃｈ型ＭＯＳトラン
ジスタ２はＯＦＦ状態となり、誘導性負荷８には電圧が
かからず、負荷電流は流れない。
する。図２は図１に示す回路における負荷電流および負
荷電圧の変化を示している。まず、入力端子２００，３
００がＬの場合、Ｎｃｈ型ＭＯＳトランジスタ１はその
ゲート端子電圧がＬのためＯＦＦ状態、インバータ９の
出力がＨのためＰｃｈ型ＭＯＳトランジスタ３はＯＦＦ
状態、従って、Ｎｃｈ型ＭＯＳトランジスタ２のゲート
端子に電圧が印加されないため、Ｎｃｈ型ＭＯＳトラン
ジスタ２はＯＦＦ状態となり、誘導性負荷８には電圧が
かからず、負荷電流は流れない。
【００１６】次に、入力端子２００，３００をＨにする
と、Ｎｃｈ型ＭＯＳトランジスタ１はそのゲート端子電
圧がＨのためＯＮ状態、インバータ９の出力がＬのため
Ｐｃｈ型ＭＯＳトランジスタ３はＯＮ状態、従ってＮｃ
ｈ型ＭＯＳトランジスタ２のゲート端子に電圧が印加さ
れるためＮｃｈ型ＭＯＳトランジスタ２はＯＮ状態とな
り、誘導性負荷８の両端に電圧が印加され負荷電流が流
れ始める。ただし、負荷電流は誘導性負荷８のＬ成分の
逆起電力により制限を受けるため、誘導性負荷８のＬ成
分とＮｃｈ型ＭＯＳトランジスタ１のＯＮ抵抗と誘導性
負荷８の抵抗性成分で決まる傾きを持ちながら増加す
る。
と、Ｎｃｈ型ＭＯＳトランジスタ１はそのゲート端子電
圧がＨのためＯＮ状態、インバータ９の出力がＬのため
Ｐｃｈ型ＭＯＳトランジスタ３はＯＮ状態、従ってＮｃ
ｈ型ＭＯＳトランジスタ２のゲート端子に電圧が印加さ
れるためＮｃｈ型ＭＯＳトランジスタ２はＯＮ状態とな
り、誘導性負荷８の両端に電圧が印加され負荷電流が流
れ始める。ただし、負荷電流は誘導性負荷８のＬ成分の
逆起電力により制限を受けるため、誘導性負荷８のＬ成
分とＮｃｈ型ＭＯＳトランジスタ１のＯＮ抵抗と誘導性
負荷８の抵抗性成分で決まる傾きを持ちながら増加す
る。
【００１７】次に、入力端子２００を再びＬにすると、
Ｎｃｈ型ＭＯＳトランジスタ１のゲート電圧がＬとなる
ので、Ｎｃｈ型ＭＯＳトランジスタ１がＯＦＦする。こ
れにより誘導性負荷８の電流が減少するので、逆起電力
が今までの反対向きに発生し、誘導性負荷８に蓄えられ
たエネルギーを放電するために、接地端子４００からダ
イオード６、Ｎｃｈ型ＭＯＳトランジスタ２を通して誘
導性負荷８に電流が流れる。この電流も誘導性負荷８の
Ｌ成分と抵抗成分、Ｎｃｈ型ＭＯＳトランジスタ２のＯ
Ｎ抵抗、ダイオード６の順方向電圧によって制限されな
がら減少していく。
Ｎｃｈ型ＭＯＳトランジスタ１のゲート電圧がＬとなる
ので、Ｎｃｈ型ＭＯＳトランジスタ１がＯＦＦする。こ
れにより誘導性負荷８の電流が減少するので、逆起電力
が今までの反対向きに発生し、誘導性負荷８に蓄えられ
たエネルギーを放電するために、接地端子４００からダ
イオード６、Ｎｃｈ型ＭＯＳトランジスタ２を通して誘
導性負荷８に電流が流れる。この電流も誘導性負荷８の
Ｌ成分と抵抗成分、Ｎｃｈ型ＭＯＳトランジスタ２のＯ
Ｎ抵抗、ダイオード６の順方向電圧によって制限されな
がら減少していく。
【００１８】このようにＮｃｈ型ＭＯＳトランジスタ２
がＯＮの状態で、Ｎｃｈ型ＭＯＳトランジスタ１を適当
にＯＮ／ＯＦＦを繰り返すことにより誘導性負荷８には
平均的に一定の電流が流れる。また、Ｎｃｈ型ＭＯＳト
ランジスタ１のＯＮ／ＯＦＦのデューティ比を適当に変
化させることにより、誘導性負荷８の電流を可変するＰ
ＷＭ制御が可能となる。
がＯＮの状態で、Ｎｃｈ型ＭＯＳトランジスタ１を適当
にＯＮ／ＯＦＦを繰り返すことにより誘導性負荷８には
平均的に一定の電流が流れる。また、Ｎｃｈ型ＭＯＳト
ランジスタ１のＯＮ／ＯＦＦのデューティ比を適当に変
化させることにより、誘導性負荷８の電流を可変するＰ
ＷＭ制御が可能となる。
【００１９】上記のように、Ｎｃｈ型ＭＯＳトランジス
タ１をＯＦＦさせただけでは負荷電流は一定の傾きでし
か減少しないため時間がかかるので、誘導性負荷８に流
れる電流を急速に減少させる必要がある場合には、入力
端子３００をＬにし、Ｐｃｈ型ＭＯＳトランジスタ３を
ＯＦＦさせる。これにより、接地端子４００からＮｃｈ
型ＭＯＳトランジスタ２のスレッシュホールド電圧ＶＴ
Ｈ、ダイオード５の順方向電圧ＶＦ、ツェナーダイオー
ド７のツェナー電圧ＶＺの和電圧が下がると、Ｎｃｈ型
ＭＯＳトランジスタ２がＯＮ状態となり、ダイオード
６、Ｎｃｈ型ＭＯＳトランジスタ２を通して電流が流れ
る。この場合は、ツェナーダイオード７の電位差が大き
いために、このＮｃｈ型ＭＯＳトランジスタ２のソース
・ドレイン間で消費されるエネルギーが大きくなり、誘
導性負荷８に貯められたエネルギーが急速に放電される
ことになり、電流は急速に減少する。
タ１をＯＦＦさせただけでは負荷電流は一定の傾きでし
か減少しないため時間がかかるので、誘導性負荷８に流
れる電流を急速に減少させる必要がある場合には、入力
端子３００をＬにし、Ｐｃｈ型ＭＯＳトランジスタ３を
ＯＦＦさせる。これにより、接地端子４００からＮｃｈ
型ＭＯＳトランジスタ２のスレッシュホールド電圧ＶＴ
Ｈ、ダイオード５の順方向電圧ＶＦ、ツェナーダイオー
ド７のツェナー電圧ＶＺの和電圧が下がると、Ｎｃｈ型
ＭＯＳトランジスタ２がＯＮ状態となり、ダイオード
６、Ｎｃｈ型ＭＯＳトランジスタ２を通して電流が流れ
る。この場合は、ツェナーダイオード７の電位差が大き
いために、このＮｃｈ型ＭＯＳトランジスタ２のソース
・ドレイン間で消費されるエネルギーが大きくなり、誘
導性負荷８に貯められたエネルギーが急速に放電される
ことになり、電流は急速に減少する。
【００２０】図３は本発明の第２の実施例による誘導性
負荷定電流駆動用集積回路を示す回路図である。上記第
１の実施例のＮｃｈ型ＭＯＳトランジスタ２をＰｃｈ型
ＭＯＳトランジスタ１３に、Ｐｃｈ型ＭＯＳトランジス
タ３の機能をＮｃｈ型ＭＯＳトランジスタ１５に置き換
えたものである。
負荷定電流駆動用集積回路を示す回路図である。上記第
１の実施例のＮｃｈ型ＭＯＳトランジスタ２をＰｃｈ型
ＭＯＳトランジスタ１３に、Ｐｃｈ型ＭＯＳトランジス
タ３の機能をＮｃｈ型ＭＯＳトランジスタ１５に置き換
えたものである。
【００２１】図において、８は誘導性負荷、１は誘導性
負荷８に電流を流したり、止めたりするためのＮｃｈ型
ＭＯＳトランジスタ、５及び７はそれぞれＰｃｈ型ＭＯ
Ｓトランジスタ１３のゲート・ドレイン間電圧をクラン
プするために接続されたダイオード及びツェナーダイオ
ード、６はスイッチ手段であるＮｃｈ型ＭＯＳトランジ
スタ１５によりＰｃｈ型ＭＯＳトランジスタ１３のゲー
ト・ドレイン間に接続されているダイオード、１４はＰ
ｃｈ型ＭＯＳトランジスタ１３がＯＦＦ時の逆電流防止
用のダイオード、４は抵抗、１００は電源端子、２０
０，３００はそれぞれＮｃｈ型ＭＯＳトランジスタ１，
Ｐｃｈ型ＭＯＳトランジスタ１５をＯＮ／ＯＦＦさせる
ための信号入力端子、４００は接地端子である。
負荷８に電流を流したり、止めたりするためのＮｃｈ型
ＭＯＳトランジスタ、５及び７はそれぞれＰｃｈ型ＭＯ
Ｓトランジスタ１３のゲート・ドレイン間電圧をクラン
プするために接続されたダイオード及びツェナーダイオ
ード、６はスイッチ手段であるＮｃｈ型ＭＯＳトランジ
スタ１５によりＰｃｈ型ＭＯＳトランジスタ１３のゲー
ト・ドレイン間に接続されているダイオード、１４はＰ
ｃｈ型ＭＯＳトランジスタ１３がＯＦＦ時の逆電流防止
用のダイオード、４は抵抗、１００は電源端子、２０
０，３００はそれぞれＮｃｈ型ＭＯＳトランジスタ１，
Ｐｃｈ型ＭＯＳトランジスタ１５をＯＮ／ＯＦＦさせる
ための信号入力端子、４００は接地端子である。
【００２２】以下、動作について図２を参照しながら説
明する。まず入力端子２００，３００がＬの場合、Ｎｃ
ｈ型ＭＯＳトランジスタ１のゲート端子電圧がＬなので
ＯＦＦ状態、Ｎｃｈ型ＭＯＳトランジスタ１５のゲート
端子電圧がＬのためＮｃｈ型ＭＯＳトランジスタ１５が
ＯＦＦ状態、またＰｃｈ型ＭＯＳトランジスタ１３のゲ
ート端子は抵抗４で接地端子電位のためＰｃｈ型ＭＯＳ
トランジスタ１３はＯＦＦ状態となり、誘導性負荷８に
は電圧がかからず、負荷電流は流れない。
明する。まず入力端子２００，３００がＬの場合、Ｎｃ
ｈ型ＭＯＳトランジスタ１のゲート端子電圧がＬなので
ＯＦＦ状態、Ｎｃｈ型ＭＯＳトランジスタ１５のゲート
端子電圧がＬのためＮｃｈ型ＭＯＳトランジスタ１５が
ＯＦＦ状態、またＰｃｈ型ＭＯＳトランジスタ１３のゲ
ート端子は抵抗４で接地端子電位のためＰｃｈ型ＭＯＳ
トランジスタ１３はＯＦＦ状態となり、誘導性負荷８に
は電圧がかからず、負荷電流は流れない。
【００２３】次に、入力端子２００，３００をＨにする
と、Ｎｃｈ型ＭＯＳトランジスタ１のゲート端子電圧が
ＨのためＯＮ状態、Ｎｃｈ型ＭＯＳトランジスタ１５の
ゲート端子電圧がＨのためＮｃｈ型ＭＯＳトランジスタ
１５はＯＮ状態となり、誘導性負荷８の両端に電圧が印
加され負荷電流が流れ始める。ただし負荷電流は、誘導
性負荷８のＬ成分の逆起電力により制限を受けるため、
誘導性負荷８のＬ成分とＮｃｈ型ＭＯＳトランジスタ１
のＯＮ抵抗と誘導性負荷の抵抗成分で決まる傾きを持ち
ながら増加する。
と、Ｎｃｈ型ＭＯＳトランジスタ１のゲート端子電圧が
ＨのためＯＮ状態、Ｎｃｈ型ＭＯＳトランジスタ１５の
ゲート端子電圧がＨのためＮｃｈ型ＭＯＳトランジスタ
１５はＯＮ状態となり、誘導性負荷８の両端に電圧が印
加され負荷電流が流れ始める。ただし負荷電流は、誘導
性負荷８のＬ成分の逆起電力により制限を受けるため、
誘導性負荷８のＬ成分とＮｃｈ型ＭＯＳトランジスタ１
のＯＮ抵抗と誘導性負荷の抵抗成分で決まる傾きを持ち
ながら増加する。
【００２４】次に、入力端子２００を再びＬにすると、
Ｎｃｈ型ＭＯＳトランジスタ１がＯＦＦすることにより
誘導性負荷８の電流が減少し、このため逆起電力が今ま
での反対向きに発生し、ダイオード６，１４の順方向電
圧ＶＦとＰｃｈ型ＭＯＳトランジスタ１３のスレッシュ
ホールド電圧ＶＴＨとＮｃｈ型ＭＯＳトランジスタ１５
のソース・ドレイン間電圧との和電圧になると、誘導性
負荷８に蓄えられたエネルギーを放電するために、接地
端子４００からダイオード１４、Ｐｃｈ型ＭＯＳトラン
ジスタ１３を通して誘導性負荷８に電流が流れる。この
電流も誘導性負荷８のＬ成分と抵抗成分とＰｃｈ型ＭＯ
Ｓトランジスタ２のソース・ドレイン間電圧とダイオー
ド１４の順方向電圧によって制限されながら減少してい
く。
Ｎｃｈ型ＭＯＳトランジスタ１がＯＦＦすることにより
誘導性負荷８の電流が減少し、このため逆起電力が今ま
での反対向きに発生し、ダイオード６，１４の順方向電
圧ＶＦとＰｃｈ型ＭＯＳトランジスタ１３のスレッシュ
ホールド電圧ＶＴＨとＮｃｈ型ＭＯＳトランジスタ１５
のソース・ドレイン間電圧との和電圧になると、誘導性
負荷８に蓄えられたエネルギーを放電するために、接地
端子４００からダイオード１４、Ｐｃｈ型ＭＯＳトラン
ジスタ１３を通して誘導性負荷８に電流が流れる。この
電流も誘導性負荷８のＬ成分と抵抗成分とＰｃｈ型ＭＯ
Ｓトランジスタ２のソース・ドレイン間電圧とダイオー
ド１４の順方向電圧によって制限されながら減少してい
く。
【００２５】このようにＰｃｈ型ＭＯＳトランジスタ１
３がＯＮの状態で、Ｎｃｈ型ＭＯＳトランジスタ１を適
当にＯＮ／ＯＦＦを繰り返すことにより誘導性負荷８に
は平均的に一定の電流が流れる。またＮｃｈ型ＭＯＳト
ランジスタ１のＯＮ／ＯＦＦのデューティ比を適当に変
化させることにより、誘導性負荷８の電流を可変するＰ
ＷＭ制御が可能となる。
３がＯＮの状態で、Ｎｃｈ型ＭＯＳトランジスタ１を適
当にＯＮ／ＯＦＦを繰り返すことにより誘導性負荷８に
は平均的に一定の電流が流れる。またＮｃｈ型ＭＯＳト
ランジスタ１のＯＮ／ＯＦＦのデューティ比を適当に変
化させることにより、誘導性負荷８の電流を可変するＰ
ＷＭ制御が可能となる。
【００２６】上記のように、Ｎｃｈ型ＭＯＳトランジス
タ１をＯＦＦさせただけでは負荷電流は一定の傾きでし
か減少しないため時間がかかるので、誘導性負荷８に流
れる電流を急速に減少させる必要がある場合には、入力
端子３００をＬにし、Ｎｃｈ型ＭＯＳトランジスタ１５
をＯＦＦさせダイオード６を切り離す。これにより、接
地端子４００からダイオード１４の順方向電圧ＶＦとＰ
ｃｈ型ＭＯＳトランジスタ１３のスレッシュホールド電
圧ＶＴＨ、ダイオード５の順方向電圧ＶＦ、ツェナーダ
イオード７のツェナー電圧ＶＺの和電圧が下がると、Ｐ
ｃｈ型ＭＯＳトランジスタ１３がＯＮ状態となり、ダイ
オード１４，Ｐｃｈ型ＭＯＳトランジスタ１３を通して
電流が流れる。この場合は、ツェナーダイオード７の電
位差が大きいために、このＰｃｈ型ＭＯＳトランジスタ
１３のソース・ドレイン間で消費されるエネルギーが大
きくなり、誘導性負荷８に貯められたエネルギーが急速
に放電されることになり、電流は急速に減少する。
タ１をＯＦＦさせただけでは負荷電流は一定の傾きでし
か減少しないため時間がかかるので、誘導性負荷８に流
れる電流を急速に減少させる必要がある場合には、入力
端子３００をＬにし、Ｎｃｈ型ＭＯＳトランジスタ１５
をＯＦＦさせダイオード６を切り離す。これにより、接
地端子４００からダイオード１４の順方向電圧ＶＦとＰ
ｃｈ型ＭＯＳトランジスタ１３のスレッシュホールド電
圧ＶＴＨ、ダイオード５の順方向電圧ＶＦ、ツェナーダ
イオード７のツェナー電圧ＶＺの和電圧が下がると、Ｐ
ｃｈ型ＭＯＳトランジスタ１３がＯＮ状態となり、ダイ
オード１４，Ｐｃｈ型ＭＯＳトランジスタ１３を通して
電流が流れる。この場合は、ツェナーダイオード７の電
位差が大きいために、このＰｃｈ型ＭＯＳトランジスタ
１３のソース・ドレイン間で消費されるエネルギーが大
きくなり、誘導性負荷８に貯められたエネルギーが急速
に放電されることになり、電流は急速に減少する。
【００２７】図４は本発明の第３の実施例による誘導性
負荷定電流駆動用集積回路を示す回路図である。図にお
いて、８は誘導性負荷、１は誘導性負荷８に電流を流し
たり、止めたりするためのＮｃｈ型ＭＯＳトランジス
タ、５及び７はそれぞれＮｃｈ型ＭＯＳトランジスタ２
のゲート・ソース間に一方向のみ流れるように接続され
たダイオード及びツェナーダイオード、６はスイッチ手
段であるＮｃｈ型ＭＯＳトランジスタ２により誘導性負
荷の両端に接続されているダイオード、１６はツェナー
ダイオード７の両端を短絡させるためのＮｃｈ型ＭＯＳ
トランジスタ１６、４は抵抗、１００は電源端子、２０
０，３００はそれぞれＮｃｈ型ＭＯＳトランジスタ１，
Ｎｃｈ型ＭＯＳトランジスタ１６をＯＮ／ＯＦＦさせる
ための信号入力端子、４００は接地端子を示す。
負荷定電流駆動用集積回路を示す回路図である。図にお
いて、８は誘導性負荷、１は誘導性負荷８に電流を流し
たり、止めたりするためのＮｃｈ型ＭＯＳトランジス
タ、５及び７はそれぞれＮｃｈ型ＭＯＳトランジスタ２
のゲート・ソース間に一方向のみ流れるように接続され
たダイオード及びツェナーダイオード、６はスイッチ手
段であるＮｃｈ型ＭＯＳトランジスタ２により誘導性負
荷の両端に接続されているダイオード、１６はツェナー
ダイオード７の両端を短絡させるためのＮｃｈ型ＭＯＳ
トランジスタ１６、４は抵抗、１００は電源端子、２０
０，３００はそれぞれＮｃｈ型ＭＯＳトランジスタ１，
Ｎｃｈ型ＭＯＳトランジスタ１６をＯＮ／ＯＦＦさせる
ための信号入力端子、４００は接地端子を示す。
【００２８】次に動作について図２を参照しながら説明
する。まず、入力端子２００，３００がＬの場合、Ｎｃ
ｈ型ＭＯＳトランジスタ１はそのゲート端子電圧がＬの
ためＯＦＦ状態、Ｎｃｈ型ＭＯＳトランジスタ１６はそ
のゲート電圧がＬのためＯＦＦ状態、Ｎｃｈ型ＭＯＳト
ランジスタ２はそのゲート・ソース端子間に電圧が印加
されないためＯＦＦ状態となり、誘導性負荷８には電圧
がかからず、負荷電流は流れない。
する。まず、入力端子２００，３００がＬの場合、Ｎｃ
ｈ型ＭＯＳトランジスタ１はそのゲート端子電圧がＬの
ためＯＦＦ状態、Ｎｃｈ型ＭＯＳトランジスタ１６はそ
のゲート電圧がＬのためＯＦＦ状態、Ｎｃｈ型ＭＯＳト
ランジスタ２はそのゲート・ソース端子間に電圧が印加
されないためＯＦＦ状態となり、誘導性負荷８には電圧
がかからず、負荷電流は流れない。
【００２９】次に、入力端子２００，３００をＨにする
と、Ｎｃｈ型ＭＯＳトランジスタ１はそのゲート端子電
圧がＨのためＯＮ状態、Ｎｃｈ型ＭＯＳトランジスタ１
６はＯＮ状態、Ｎｃｈ型ＭＯＳトランジスタ２のゲート
端子に電圧が印加されないためＮｃｈ型ＭＯＳトランジ
スタ２はＯＦＦ状態となり、誘導性負荷８の両端に電圧
が印加され負荷電流が流れ始める。ただし負荷電流は、
誘導性負荷８のＬ成分の逆起電力により制限を受けるた
め、誘導性負荷８のＬ成分とＮｃｈ型ＭＯＳトランジス
タ１のＯＮ抵抗と誘導性負荷の抵抗成分で決まる傾きを
持ちながら増加する。
と、Ｎｃｈ型ＭＯＳトランジスタ１はそのゲート端子電
圧がＨのためＯＮ状態、Ｎｃｈ型ＭＯＳトランジスタ１
６はＯＮ状態、Ｎｃｈ型ＭＯＳトランジスタ２のゲート
端子に電圧が印加されないためＮｃｈ型ＭＯＳトランジ
スタ２はＯＦＦ状態となり、誘導性負荷８の両端に電圧
が印加され負荷電流が流れ始める。ただし負荷電流は、
誘導性負荷８のＬ成分の逆起電力により制限を受けるた
め、誘導性負荷８のＬ成分とＮｃｈ型ＭＯＳトランジス
タ１のＯＮ抵抗と誘導性負荷の抵抗成分で決まる傾きを
持ちながら増加する。
【００３０】次に、入力端子２００を再びＬにすると、
誘導性負荷８の電流が減少するため逆起電力が今までの
反対向きに発生し、誘導性負荷８の両端電圧がダイオー
ド５の順方向電圧ＶＦとＮｃｈ型ＭＯＳトランジスタ１
６のソース・ドレイン間電圧とＮｃｈ型ＭＯＳトランジ
スタ２のスレッシュホールド電圧ＶＴＨとの和電圧にな
ると、誘導性負荷８に蓄えられたエネルギーを放電する
ために、接地端子４００からダイオード６、Ｎｃｈ型Ｍ
ＯＳトランジスタ２を通して誘導性負荷８に電流が流れ
る。この電流も誘導性負荷８のＬ成分と抵抗性成分とＮ
ｃｈ型ＭＯＳトランジスタ２のソース・ドレイン間電
圧、ダイオード６の順方向電圧によって制限されながら
減少していく。
誘導性負荷８の電流が減少するため逆起電力が今までの
反対向きに発生し、誘導性負荷８の両端電圧がダイオー
ド５の順方向電圧ＶＦとＮｃｈ型ＭＯＳトランジスタ１
６のソース・ドレイン間電圧とＮｃｈ型ＭＯＳトランジ
スタ２のスレッシュホールド電圧ＶＴＨとの和電圧にな
ると、誘導性負荷８に蓄えられたエネルギーを放電する
ために、接地端子４００からダイオード６、Ｎｃｈ型Ｍ
ＯＳトランジスタ２を通して誘導性負荷８に電流が流れ
る。この電流も誘導性負荷８のＬ成分と抵抗性成分とＮ
ｃｈ型ＭＯＳトランジスタ２のソース・ドレイン間電
圧、ダイオード６の順方向電圧によって制限されながら
減少していく。
【００３１】このようにＮｃｈ型ＭＯＳトランジスタ１
６がＯＮの状態で、Ｎｃｈ型ＭＯＳトランジスタ１を適
当にＯＮ／ＯＦＦを繰り返すことにより誘導性負荷８に
は平均的に一定の電流が流れる。またＮｃｈ型ＭＯＳト
ランジスタ１のＯＮ／ＯＦＦのデューティ比を適当に変
化させることにより、誘導性負荷８の電流を可変するＰ
ＷＭ制御が可能となる。
６がＯＮの状態で、Ｎｃｈ型ＭＯＳトランジスタ１を適
当にＯＮ／ＯＦＦを繰り返すことにより誘導性負荷８に
は平均的に一定の電流が流れる。またＮｃｈ型ＭＯＳト
ランジスタ１のＯＮ／ＯＦＦのデューティ比を適当に変
化させることにより、誘導性負荷８の電流を可変するＰ
ＷＭ制御が可能となる。
【００３２】上記のように、Ｎｃｈ型ＭＯＳトランジス
タ１をＯＦＦさせただけでは負荷電流は一定の傾きでし
か減少しないため時間がかかるので、誘導性負荷８に流
れる電流を急速に減少させる必要がある場合には、入力
端子３００をＬにし、Ｎｃｈ型ＭＯＳトランジスタ１６
をＯＦＦさせる。これにより、接地端子４００からＮｃ
ｈ型ＭＯＳトランジスタ２のスレッシュホールド電圧Ｖ
ＴＨ、ダイオード５の順方向電圧ＶＦ、ツェナーダイオ
ード７のツェナー電圧ＶＺの和電圧が下がると、Ｎｃｈ
型ＭＯＳトランジスタ２がＯＮ状態となり、ダイオード
６、Ｎｃｈ型ＭＯＳトランジスタ２を通して電流が流れ
る。この場合は、ツェナーダイオード７の電位差が大き
いために、このＮｃｈ型ＭＯＳトランジスタ２のソース
・ドレイン間で消費されるエネルギーが大きくなり、誘
導性負荷８に貯められたエネルギーが急速に放電される
ことになり、電流は急速に減少する。
タ１をＯＦＦさせただけでは負荷電流は一定の傾きでし
か減少しないため時間がかかるので、誘導性負荷８に流
れる電流を急速に減少させる必要がある場合には、入力
端子３００をＬにし、Ｎｃｈ型ＭＯＳトランジスタ１６
をＯＦＦさせる。これにより、接地端子４００からＮｃ
ｈ型ＭＯＳトランジスタ２のスレッシュホールド電圧Ｖ
ＴＨ、ダイオード５の順方向電圧ＶＦ、ツェナーダイオ
ード７のツェナー電圧ＶＺの和電圧が下がると、Ｎｃｈ
型ＭＯＳトランジスタ２がＯＮ状態となり、ダイオード
６、Ｎｃｈ型ＭＯＳトランジスタ２を通して電流が流れ
る。この場合は、ツェナーダイオード７の電位差が大き
いために、このＮｃｈ型ＭＯＳトランジスタ２のソース
・ドレイン間で消費されるエネルギーが大きくなり、誘
導性負荷８に貯められたエネルギーが急速に放電される
ことになり、電流は急速に減少する。
【００３３】図５は本発明の第４の実施例による誘導性
負荷定電流駆動用集積回路を示す回路図である。本第４
の実施例は、上記第１の実施例の回路において、ＰＷＭ
時及び急速放電時のクランプ電圧と逆電流防止という同
じ作用をするダイオード５及び６を共有化したものであ
り、上記第１の実施例と同様の効果を奏する。なお、上
記第３の実施例においても、ダイオード５及び６を共有
化することができ、同様の効果を奏する。
負荷定電流駆動用集積回路を示す回路図である。本第４
の実施例は、上記第１の実施例の回路において、ＰＷＭ
時及び急速放電時のクランプ電圧と逆電流防止という同
じ作用をするダイオード５及び６を共有化したものであ
り、上記第１の実施例と同様の効果を奏する。なお、上
記第３の実施例においても、ダイオード５及び６を共有
化することができ、同様の効果を奏する。
【００３４】図６は本発明の第１，第３，第４の実施例
において、Ｐ型基板上にＮ型エピタキシャル層を積み上
げた構造で集積回路化した誘導性負荷定電流駆動用集積
回路の構造断面図の一部である。ダイオードのアノード
をＰ型基板２７で、またカソードをＮ型エピタキシャル
層２６で構成できるため、Ｐ型拡散層２５（バックゲー
ト）、Ｎ型拡散層２３（ソース）、Ｎ型拡散層２４（ド
レイン）、酸化膜層２１、２２のポリシリコン配線（ゲ
ート）、アルミ配線２０で構成されているＮｃｈ型ＭＯ
Ｓトランジスタと同一構造内に形成できる。
において、Ｐ型基板上にＮ型エピタキシャル層を積み上
げた構造で集積回路化した誘導性負荷定電流駆動用集積
回路の構造断面図の一部である。ダイオードのアノード
をＰ型基板２７で、またカソードをＮ型エピタキシャル
層２６で構成できるため、Ｐ型拡散層２５（バックゲー
ト）、Ｎ型拡散層２３（ソース）、Ｎ型拡散層２４（ド
レイン）、酸化膜層２１、２２のポリシリコン配線（ゲ
ート）、アルミ配線２０で構成されているＮｃｈ型ＭＯ
Ｓトランジスタと同一構造内に形成できる。
【００３５】
【発明の効果】以上のように、この発明に係る誘導性負
荷定電流駆動用集積回路によれば、誘導性負荷の第１の
端子を第１の電位に接続し、前記誘導性負荷の第２の端
子と第２の電位との間にスイッチ手段を接続し、Ｎｃｈ
（Ｎチャンネル）型ＭＯＳトランジスタのソース及びバ
ックゲート端子を前記誘導性負荷の第２の端子に接続
し、前記Ｎｃｈ型ＭＯＳトランジスタのドレイン端子へ
第１のダイオードのカソード端子を接続し、前記第１の
電位へ前記第１のダイオードのアノード端子を接続し、
前記Ｎｃｈ型ＭＯＳトランジスタのソース端子とゲート
端子の間に抵抗を接続し、前記Ｎｃｈ型ＭＯＳトランジ
スタのゲート端子にツェナーダイオードのアノード端子
を接続し、前記ツェナーダイオードのカソード端子へ第
２のダイオードのカソード端子を接続し、前記第１の電
位へ前記第２のダイオードのアノード端子を接続し、Ｐ
ｃｈ型ＭＯＳトランジスタのソース端子とバックゲート
端子を前記第２の電位へ，ドレイン端子を前記Ｎｃｈ型
ＭＯＳトランジスタのゲート端子へ接続し、前記Ｐｃｈ
型ＭＯＳトランジスタのゲート端子に入力端子を接続す
るようにしたので、従来個別部品の組み合わせで実現さ
れていた機能が集積回路化可能となり、コスト的に有利
であり、実装面積も小さくすることができるという効果
がある。
荷定電流駆動用集積回路によれば、誘導性負荷の第１の
端子を第１の電位に接続し、前記誘導性負荷の第２の端
子と第２の電位との間にスイッチ手段を接続し、Ｎｃｈ
（Ｎチャンネル）型ＭＯＳトランジスタのソース及びバ
ックゲート端子を前記誘導性負荷の第２の端子に接続
し、前記Ｎｃｈ型ＭＯＳトランジスタのドレイン端子へ
第１のダイオードのカソード端子を接続し、前記第１の
電位へ前記第１のダイオードのアノード端子を接続し、
前記Ｎｃｈ型ＭＯＳトランジスタのソース端子とゲート
端子の間に抵抗を接続し、前記Ｎｃｈ型ＭＯＳトランジ
スタのゲート端子にツェナーダイオードのアノード端子
を接続し、前記ツェナーダイオードのカソード端子へ第
２のダイオードのカソード端子を接続し、前記第１の電
位へ前記第２のダイオードのアノード端子を接続し、Ｐ
ｃｈ型ＭＯＳトランジスタのソース端子とバックゲート
端子を前記第２の電位へ，ドレイン端子を前記Ｎｃｈ型
ＭＯＳトランジスタのゲート端子へ接続し、前記Ｐｃｈ
型ＭＯＳトランジスタのゲート端子に入力端子を接続す
るようにしたので、従来個別部品の組み合わせで実現さ
れていた機能が集積回路化可能となり、コスト的に有利
であり、実装面積も小さくすることができるという効果
がある。
【００３６】また、この発明に係る誘導性負荷定電流駆
動用集積回路によれば、誘導性負荷の第１の端子を第１
の電位に接続し、前記誘導性負荷の第２の端子と第２の
電位との間にスイッチ手段を接続し、前記誘導性負荷の
第２の端子にＰｃｈ型ＭＯＳトランジスタのドレイン端
子を接続し、前記Ｐｃｈ型ＭＯＳトランジスタのソース
端子とバックゲート端子を接続し、その端子へ第１のダ
イオードのカソード端子を接続し、第１の電位へ前記第
１のダイオードのアノード端子を接続し、前記Ｐｃｈ型
ＭＯＳトランジスタのゲート端子と前記第１の電位の間
に抵抗を接続し、前記Ｐｃｈ型ＭＯＳトランジスタのド
レイン端子にツェナーダイオードのアノード端子を接続
し、第２のダイオードのカソード端子を前記ツェナーダ
イオードのカソード端子へ，アノード端子を前記Ｐｃｈ
型ＭＯＳトランジスタのゲート端子へ接続し、Ｎｃｈ型
ＭＯＳトランジスタのソース端子とバックゲート端子を
前記Ｐｃｈ型ＭＯＳトランジスタのドレイン端子へ接続
し、第３のダイオードのカソード端子を前記Ｎｃｈ型Ｍ
ＯＳトランジスタのドレイン端子へ，アノード端子を前
記Ｐｃｈ型ＭＯＳトランジスタのゲート端子へ接続し、
前記Ｎｃｈ型ＭＯＳトランジスタのゲート端子へ入力端
子を接続するようにしたので、上記と同様の効果があ
る。
動用集積回路によれば、誘導性負荷の第１の端子を第１
の電位に接続し、前記誘導性負荷の第２の端子と第２の
電位との間にスイッチ手段を接続し、前記誘導性負荷の
第２の端子にＰｃｈ型ＭＯＳトランジスタのドレイン端
子を接続し、前記Ｐｃｈ型ＭＯＳトランジスタのソース
端子とバックゲート端子を接続し、その端子へ第１のダ
イオードのカソード端子を接続し、第１の電位へ前記第
１のダイオードのアノード端子を接続し、前記Ｐｃｈ型
ＭＯＳトランジスタのゲート端子と前記第１の電位の間
に抵抗を接続し、前記Ｐｃｈ型ＭＯＳトランジスタのド
レイン端子にツェナーダイオードのアノード端子を接続
し、第２のダイオードのカソード端子を前記ツェナーダ
イオードのカソード端子へ，アノード端子を前記Ｐｃｈ
型ＭＯＳトランジスタのゲート端子へ接続し、Ｎｃｈ型
ＭＯＳトランジスタのソース端子とバックゲート端子を
前記Ｐｃｈ型ＭＯＳトランジスタのドレイン端子へ接続
し、第３のダイオードのカソード端子を前記Ｎｃｈ型Ｍ
ＯＳトランジスタのドレイン端子へ，アノード端子を前
記Ｐｃｈ型ＭＯＳトランジスタのゲート端子へ接続し、
前記Ｎｃｈ型ＭＯＳトランジスタのゲート端子へ入力端
子を接続するようにしたので、上記と同様の効果があ
る。
【００３７】また、この発明に係る誘導性負荷定電流駆
動用集積回路によれば、誘導性負荷の第１の端子を第１
の電位に接続し、前記誘導性負荷の第２の端子と第２の
電位との間にスイッチ手段を接続し、前記誘導性負荷の
第２の端子に第１のＮｃｈ型ＭＯＳトランジスタのソー
ス及びバックゲート端子を接続し、第１のダイオードの
カソード端子を前記第１のＮｃｈ型ＭＯＳトランジスタ
のドレイン端子へ，アノード端子を第１の電位へ接続
し、前記第１のＮｃｈ型ＭＯＳトランジスタのソース端
子とゲート端子の間に抵抗を接続し、前記第１のＮｃｈ
型ＭＯＳトランジスタのゲート端子にツェナーダイオー
ドのアノード端子を接続し、第２のダイオードのカソー
ド端子を前記ツェナーダイオードのカソード端子へ，ア
ノード端子を第１の電位へ接続し、第２のＮｃｈ型ＭＯ
Ｓトランジスタのソース端子とバックゲート端子を前記
第１のＮｃｈ型ＭＯＳトランジスタのゲート端子へ，ド
レイン端子を前記ツェナーダイオードのカソード端子へ
接続し、前記第２のＮｃｈ型ＭＯＳトランジスタのゲー
ト端子に入力端子を接続するようにしたので、上記と同
様の効果がある。
動用集積回路によれば、誘導性負荷の第１の端子を第１
の電位に接続し、前記誘導性負荷の第２の端子と第２の
電位との間にスイッチ手段を接続し、前記誘導性負荷の
第２の端子に第１のＮｃｈ型ＭＯＳトランジスタのソー
ス及びバックゲート端子を接続し、第１のダイオードの
カソード端子を前記第１のＮｃｈ型ＭＯＳトランジスタ
のドレイン端子へ，アノード端子を第１の電位へ接続
し、前記第１のＮｃｈ型ＭＯＳトランジスタのソース端
子とゲート端子の間に抵抗を接続し、前記第１のＮｃｈ
型ＭＯＳトランジスタのゲート端子にツェナーダイオー
ドのアノード端子を接続し、第２のダイオードのカソー
ド端子を前記ツェナーダイオードのカソード端子へ，ア
ノード端子を第１の電位へ接続し、第２のＮｃｈ型ＭＯ
Ｓトランジスタのソース端子とバックゲート端子を前記
第１のＮｃｈ型ＭＯＳトランジスタのゲート端子へ，ド
レイン端子を前記ツェナーダイオードのカソード端子へ
接続し、前記第２のＮｃｈ型ＭＯＳトランジスタのゲー
ト端子に入力端子を接続するようにしたので、上記と同
様の効果がある。
【００３８】また、この発明に係る誘導性負荷定電流駆
動用集積回路によれば、誘導性負荷の第１の端子を第１
の電位に接続し、前記誘導性負荷の第２の端子と第２の
電位との間にスイッチ手段を接続し、前記誘導性負荷の
第２の端子にＮｃｈ（Ｎチャンネル）型ＭＯＳトランジ
スタのソース及びバックゲート端子を接続し、ダイオー
ドのカソード端子を前記Ｎｃｈ型ＭＯＳトランジスタの
ドレイン端子へ，アノード端子を前記第１の電位へ接続
し、前記Ｎｃｈ型ＭＯＳトランジスタのソース端子とゲ
ート端子の間に抵抗を接続し、ツェナーダイオードのア
ノード端子を前記Ｎｃｈ型ＭＯＳトランジスタのゲート
端子に，カソード端子を前記ダイオードのカソード端子
に接続し、Ｐｃｈ（Ｐチャンネル）型ＭＯＳトランジス
タのソース端子とバックゲート端子を前記第２の電位
へ，ドレイン端子を前記Ｎｃｈ型ＭＯＳトランジスタの
ゲート端子へ接続し、前記Ｐｃｈ型ＭＯＳトランジスタ
のゲート端子に入力端子を接続するようにしたので、上
記と同様の効果がある。
動用集積回路によれば、誘導性負荷の第１の端子を第１
の電位に接続し、前記誘導性負荷の第２の端子と第２の
電位との間にスイッチ手段を接続し、前記誘導性負荷の
第２の端子にＮｃｈ（Ｎチャンネル）型ＭＯＳトランジ
スタのソース及びバックゲート端子を接続し、ダイオー
ドのカソード端子を前記Ｎｃｈ型ＭＯＳトランジスタの
ドレイン端子へ，アノード端子を前記第１の電位へ接続
し、前記Ｎｃｈ型ＭＯＳトランジスタのソース端子とゲ
ート端子の間に抵抗を接続し、ツェナーダイオードのア
ノード端子を前記Ｎｃｈ型ＭＯＳトランジスタのゲート
端子に，カソード端子を前記ダイオードのカソード端子
に接続し、Ｐｃｈ（Ｐチャンネル）型ＭＯＳトランジス
タのソース端子とバックゲート端子を前記第２の電位
へ，ドレイン端子を前記Ｎｃｈ型ＭＯＳトランジスタの
ゲート端子へ接続し、前記Ｐｃｈ型ＭＯＳトランジスタ
のゲート端子に入力端子を接続するようにしたので、上
記と同様の効果がある。
【００３９】また、この発明に係る誘導性負荷駆動集積
回路によれば、誘導性負荷の第１の端子を第１の電位に
接続し、前記誘導性負荷の第２の端子と第２の電位との
間にスイッチ手段を接続し、前記誘導性負荷の第２の端
子に第１のＮｃｈ型ＭＯＳトランジスタのソース及びバ
ックゲート端子を接続し、ダイオードのカソード端子を
前記第１のＮｃｈ型ＭＯＳトランジスタのドレイン端子
へ，アノード端子を第１の電位へ接続し、前記第１のＮ
ｃｈ型ＭＯＳトランジスタのソース端子とゲート端子の
間に抵抗を接続し、ツェナーダイオードのアノード端子
を前記第１のＮｃｈ型ＭＯＳトランジスタのゲート端子
に，カソード端子を前記ダイオードのカソード端子に接
続し、第２のＮｃｈ型ＭＯＳトランジスタのソース端子
とバックゲート端子を前記第１のＮｃｈ型ＭＯＳトラン
ジスタのゲート端子へ，ドレイン端子を前記ツェナーダ
イオードのカソード端子へ接続し、前記第２のＮｃｈ型
ＭＯＳトランジスタのゲート端子に入力端子を接続する
ようにしたので、上記と同様の効果がある。
回路によれば、誘導性負荷の第１の端子を第１の電位に
接続し、前記誘導性負荷の第２の端子と第２の電位との
間にスイッチ手段を接続し、前記誘導性負荷の第２の端
子に第１のＮｃｈ型ＭＯＳトランジスタのソース及びバ
ックゲート端子を接続し、ダイオードのカソード端子を
前記第１のＮｃｈ型ＭＯＳトランジスタのドレイン端子
へ，アノード端子を第１の電位へ接続し、前記第１のＮ
ｃｈ型ＭＯＳトランジスタのソース端子とゲート端子の
間に抵抗を接続し、ツェナーダイオードのアノード端子
を前記第１のＮｃｈ型ＭＯＳトランジスタのゲート端子
に，カソード端子を前記ダイオードのカソード端子に接
続し、第２のＮｃｈ型ＭＯＳトランジスタのソース端子
とバックゲート端子を前記第１のＮｃｈ型ＭＯＳトラン
ジスタのゲート端子へ，ドレイン端子を前記ツェナーダ
イオードのカソード端子へ接続し、前記第２のＮｃｈ型
ＭＯＳトランジスタのゲート端子に入力端子を接続する
ようにしたので、上記と同様の効果がある。
【図１】この発明の第１の実施例による誘導性負荷定電
流駆動用集積回路を示す回路図である。
流駆動用集積回路を示す回路図である。
【図２】この発明の第１ないし第４の実施例による誘導
性負荷定電流駆動用集積回路の動作を説明する図であ
る。
性負荷定電流駆動用集積回路の動作を説明する図であ
る。
【図３】この発明の第２の実施例による誘導性負荷定電
流駆動用集積回路を示す回路図である。
流駆動用集積回路を示す回路図である。
【図４】この発明の第３の実施例による誘導性負荷定電
流駆動用集積回路を示す回路図である。
流駆動用集積回路を示す回路図である。
【図５】この発明の第４の実施例による誘導性負荷定電
流駆動用集積回路を示す回路図である。
流駆動用集積回路を示す回路図である。
【図６】この発明の第１，第３，第４の実施例におい
て、Ｐ型基板上にＮ型エピタキシャル層を積み上げた構
造で集積回路化した誘導性負荷定電流駆動用集積回路の
構造断面の一部を示す図である。
て、Ｐ型基板上にＮ型エピタキシャル層を積み上げた構
造で集積回路化した誘導性負荷定電流駆動用集積回路の
構造断面の一部を示す図である。
【図７】従来例による誘導性負荷定電流駆動用集積回路
を示す回路図である。
を示す回路図である。
１ Ｎｃｈ型ＭＯＳトランジスタ ２ Ｎｃｈ型ＭＯＳトランジスタ ３ Ｐｃｈ型ＭＯＳトランジスタ ４ 抵抗 ５ ダイオード ６ ダイオード ７ ツェナーダイオード ８ 誘導性負荷 ９ インバータ １１ スイッチ １２ スイッチ １３ Ｐｃｈ型ＭＯＳトランジスタ １４ ダイオード １５ Ｎｃｈ型ＭＯＳトランジスタ １６ Ｎｃｈ型ＭＯＳトランジスタ ２０ アルミ配線 ２１ 酸化膜 ２２ ポリシリコン配線（ゲート） ２３ Ｎ型拡散層（ソース） ２４ Ｎ型拡散層（ドレイン） ２５ Ｐ型拡散層（バックゲート） ２６ Ｎ型エピタキシャル層 ２７ Ｐ型基板 ２８ 寄生ダイオード
Claims (6)
- 【請求項１】 その第１の端子を第１の電位に接続した
誘導性負荷と、 前記誘導性負荷の第２の端子と第２の電位との間に接続
したスイッチ手段と、 前記誘導性負荷の第２の端子にそのソース及びバックゲ
ート端子を接続したＮｃｈ（Ｎチャンネル）型ＭＯＳト
ランジスタと、 前記Ｎｃｈ型ＭＯＳトランジスタのドレイン端子へその
カソード端子を接続し、前記第１の電位へそのアノード
端子を接続した第１のダイオードと、 前記Ｎｃｈ型ＭＯＳトランジスタのソース端子とゲート
端子の間に接続した抵抗と、 前記Ｎｃｈ型ＭＯＳトランジスタのゲート端子にそのア
ノード端子を接続したツェナーダイオードと、 前記ツェナーダイオードのカソード端子へそのカソード
端子を接続し、前記第１の電位へそのアノード端子を接
続した第２のダイオードと、 前記第２の電位へそのソース端子とバックゲート端子を
接続し、そのドレイン端子を前記Ｎｃｈ型ＭＯＳトラン
ジスタのゲート端子へ接続したＰｃｈ（Ｐチャンネル）
型ＭＯＳトランジスタと、 前記Ｐｃｈ型ＭＯＳトランジスタのゲート端子に接続し
た入力端子とを備えたことを特徴とする誘導性負荷定電
流駆動用集積回路。 - 【請求項２】 その第１の端子を第１の電位に接続した
誘導性負荷と、 前記誘導性負荷の第２の端子と第２の電位との間に接続
したスイッチ手段と、 前記誘導性負荷の第２の端子にそのドレイン端子を接続
したＰｃｈ型ＭＯＳトランジスタと、 前記Ｐｃｈ型ＭＯＳトランジスタのソース端子とバック
ゲート端子を接続し、 その端子へそのカソード端子を接続し、第１の電位へそ
のアノード端子を接続した第１のダイオードと、 前記Ｐｃｈ型ＭＯＳトランジスタのゲート端子と前記第
１の電位の間に接続した抵抗と、 前記Ｐｃｈ型ＭＯＳトランジスタのドレイン端子にその
アノード端子を接続したツェナーダイオードと、 前記ツェナーダイオードのカソード端子へそのカソード
端子を接続し、前記Ｐｃｈ型ＭＯＳトランジスタのゲー
ト端子へそのアノード端子を接続した第２のダイオード
と、 前記Ｐｃｈ型ＭＯＳトランジスタのドレイン端子へその
ソース端子とバックゲート端子を接続したＮｃｈ型ＭＯ
Ｓトランジスタと、 前記Ｎｃｈ型ＭＯＳトランジスタのドレイン端子へその
カソード端子を接続し、前記Ｐｃｈ型ＭＯＳトランジス
タのゲート端子へそのアノード端子を接続した第３のダ
イオードと、 前記Ｎｃｈ型ＭＯＳトランジスタのゲート端子へ接続し
た入力端子とを備えたことを特徴とする誘導性負荷定電
流駆動用集積回路。 - 【請求項３】 その第１の端子を第１の電位に接続した
誘導性負荷と、 前記誘導性負荷の第２の端子と第２の電位との間に接続
したスイッチ手段と、 前記誘導性負荷の第２の端子にそのソース及びバックゲ
ート端子を接続した第１のＮｃｈ型ＭＯＳトランジスタ
と、 前記第１のＮｃｈ型ＭＯＳトランジスタのドレイン端子
へそのカソード端子を接続し、第１の電位へそのアノー
ド端子を接続した第１のダイオードと、 前記第１のＮｃｈ型ＭＯＳトランジスタのソース端子と
ゲート端子の間に接続した抵抗と、 前記第１のＮｃｈ型ＭＯＳトランジスタのゲート端子に
そのアノード端子を接続したツェナーダイオードと、 前記ツェナーダイオードのカソード端子へそのカソード
端子を接続し、第１の電位へそのアノード端子を接続し
た第２のダイオードと、 前記第１のＮｃｈ型ＭＯＳトランジスタのゲート端子へ
そのソース端子とバックゲート端子を接続し、そのドレ
イン端子を前記ツェナーダイオードのカソード端子へ接
続した第２のＮｃｈ型ＭＯＳトランジスタと、 前記第２のＮｃｈ型ＭＯＳトランジスタのゲート端子に
接続した入力端子とを備えたことを特徴とする誘導性負
荷定電流駆動用集積回路。 - 【請求項４】 その第１の端子を第１の電位に接続した
誘導性負荷と、 前記誘導性負荷の第２の端子と第２の電位との間に接続
したスイッチ手段と、 前記誘導性負荷の第２の端子にそのソース及びバックゲ
ート端子を接続したＮｃｈ（Ｎチャンネル）型ＭＯＳト
ランジスタと、 前記Ｎｃｈ型ＭＯＳトランジスタのドレイン端子へその
カソード端子を接続し、前記第１の電位へそのアノード
端子を接続したダイオードと、 前記Ｎｃｈ型ＭＯＳトランジスタのソース端子とゲート
端子の間に接続した抵抗と、 前記Ｎｃｈ型ＭＯＳトランジスタのゲート端子にそのア
ノード端子を接続し、前記ダイオードのカソード端子に
そのカソード端子を接続したツェナーダイオードと、 前記第２の電位へそのソース端子とバックゲート端子を
接続し、そのドレイン端子を前記Ｎｃｈ型ＭＯＳトラン
ジスタのゲート端子へ接続したＰｃｈ（Ｐチャンネル）
型ＭＯＳトランジスタと、 前記Ｐｃｈ型ＭＯＳトランジスタのゲート端子に接続し
た入力端子とを備えたことを特徴とする誘導性負荷定電
流駆動用集積回路。 - 【請求項５】 その第１の端子を第１の電位に接続した
誘導性負荷と、 前記誘導性負荷の第２の端子と第２の電位との間に接続
したスイッチ手段と、 前記誘導性負荷の第２の端子にそのソース及びバックゲ
ート端子を接続した第１のＮｃｈ型ＭＯＳトランジスタ
と、 前記第１のＮｃｈ型ＭＯＳトランジスタのドレイン端子
へそのカソード端子を接続し、第１の電位へそのアノー
ド端子を接続したダイオードと、 前記第１のＮｃｈ型ＭＯＳトランジスタのソース端子と
ゲート端子の間に接続した抵抗と、 前記第１のＮｃｈ型ＭＯＳトランジスタのゲート端子に
そのアノード端子を接続し、前記ダイオードのカソード
端子にそのカソード端子を接続したツェナーダイオード
と、 前記第１のＮｃｈ型ＭＯＳトランジスタのゲート端子へ
そのソース端子とバックゲート端子を接続し、そのドレ
イン端子を前記ツェナーダイオードのカソード端子へ接
続した第２のＮｃｈ型ＭＯＳトランジスタと、 前記第２のＮｃｈ型ＭＯＳトランジスタのゲート端子に
接続した入力端子とを備えたことを特徴とする誘導性負
荷定電流駆動用集積回路。 - 【請求項６】 Ｐ型基板上にＮ型エピタキシャル層を積
み上げた構造で集積回路化した誘導性負荷定電流駆動用
集積回路において、 前記Ｎ型エピタキシャル層をバックゲートとするＮｃｈ
型ＭＯＳトランジスタと、 そのアノードをＰ型基板で構成し、そのカソードを前記
Ｎｃｈ型ＭＯＳトランジスタのバックゲートであるＮ型
エピタキシャル層で構成したダイオードとを備えたこと
を特徴とする請求項１または請求項３ないし５のいずれ
かに記載の誘導性負荷定電流駆動用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3359803A JP2815744B2 (ja) | 1991-12-25 | 1991-12-25 | 誘導性負荷定電流駆動用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3359803A JP2815744B2 (ja) | 1991-12-25 | 1991-12-25 | 誘導性負荷定電流駆動用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175433A true JPH05175433A (ja) | 1993-07-13 |
| JP2815744B2 JP2815744B2 (ja) | 1998-10-27 |
Family
ID=18466370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3359803A Expired - Fee Related JP2815744B2 (ja) | 1991-12-25 | 1991-12-25 | 誘導性負荷定電流駆動用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2815744B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135242A (ja) * | 2004-11-09 | 2006-05-25 | Sanken Electric Co Ltd | ソレノイド駆動装置 |
| CN106027017A (zh) * | 2016-06-29 | 2016-10-12 | 浙江桃园科技有限公司 | 感性负载电压脉宽调制磁性释放电路 |
| JP2018201187A (ja) * | 2017-05-26 | 2018-12-20 | 富士電機株式会社 | パルス電流印加回路およびその制御方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4288964B2 (ja) * | 2003-03-03 | 2009-07-01 | 株式会社デンソー | 電磁弁制御装置 |
-
1991
- 1991-12-25 JP JP3359803A patent/JP2815744B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135242A (ja) * | 2004-11-09 | 2006-05-25 | Sanken Electric Co Ltd | ソレノイド駆動装置 |
| JP4561321B2 (ja) * | 2004-11-09 | 2010-10-13 | サンケン電気株式会社 | ソレノイド駆動装置 |
| CN106027017A (zh) * | 2016-06-29 | 2016-10-12 | 浙江桃园科技有限公司 | 感性负载电压脉宽调制磁性释放电路 |
| CN106027017B (zh) * | 2016-06-29 | 2018-08-14 | 浙江桃园科技有限公司 | 感性负载电压脉宽调制磁性释放电路 |
| JP2018201187A (ja) * | 2017-05-26 | 2018-12-20 | 富士電機株式会社 | パルス電流印加回路およびその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2815744B2 (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157291A (en) | Switching circuit for selecting an output signal from plural input signals | |
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US5257175A (en) | Analog control of inductive flyback voltages in a full bridge circuit | |
| US4811191A (en) | CMOS rectifier circuit | |
| US8059437B2 (en) | Integrated circuit and DC-DC converter formed by using the integrated circuit | |
| US5057720A (en) | Output buffering H-bridge circuit | |
| US5384529A (en) | Current limiting circuit and method of manufacturing same | |
| US4717845A (en) | TTL compatible CMOS input circuit | |
| US4403157A (en) | Control circuit for light emitting diode | |
| EP0943975B1 (en) | Bias voltage control circuit for a floating well in a semiconductor integrated circuit | |
| JPH05175433A (ja) | 誘導性負荷定電流駆動用集積回路 | |
| US6400192B2 (en) | Electronic circuit provided with a digital driver for driving a capacitive load | |
| US4677325A (en) | High voltage MOSFET switch | |
| JP3258050B2 (ja) | 誘導性負荷用ｍｏｓｆｅｔを備えた回路装置 | |
| US4837458A (en) | Flip-flop circuit | |
| JPH09283756A (ja) | アナログスイッチ | |
| US5914628A (en) | Circuit for controlling a triac at the voltage zero | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| EP0533354A1 (en) | Driver circuit | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| JP2805349B2 (ja) | スイッチング回路 | |
| JP2001117651A (ja) | 誘導性負荷定電流駆動回路 | |
| JPH0677801A (ja) | 半導体スイッチング回路 | |
| JP3350562B2 (ja) | 「オン・オフ検出機能と主電流検出機能を持つスイッチング回路」、「オン・オフ検出機能と自己保持機能と自己ターン・オフ機能を持つスイッチング回路」、「オン・オフ検出機能と主電流検出機能を持つスイッチング回路」及び「オン・オフ検出機能と自己保持機能と自己ターン・オフ機能を持つスイッチング回路」 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |