JP3235337B2 - Ｐｗｍインバータ用出力回路 - Google Patents
Ｐｗｍインバータ用出力回路Info
- Publication number
- JP3235337B2 JP3235337B2 JP09141994A JP9141994A JP3235337B2 JP 3235337 B2 JP3235337 B2 JP 3235337B2 JP 09141994 A JP09141994 A JP 09141994A JP 9141994 A JP9141994 A JP 9141994A JP 3235337 B2 JP3235337 B2 JP 3235337B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- current value
- state
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は電動機のコイル電圧をＰ
ＷＭ制御するＰＷＭインバータのパワー回路に関するも
のである。
ＷＭ制御するＰＷＭインバータのパワー回路に関するも
のである。
【０００２】ＰＷＭは、Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏ
ｄｕｌａｔｉｏｎの略で、モータ制御の分野において広
く利用されている技術である。
ｄｕｌａｔｉｏｎの略で、モータ制御の分野において広
く利用されている技術である。
【０００３】
【従来の技術】近年、ＰＷＭインバータが急速に普及
し、広くモータ制御に利用されている。
し、広くモータ制御に利用されている。
【０００４】図１２は一般的なＰＷＭインバータの構成
を示す略線図で、三相ＰＷＭインバータを例にとって示
している。一般的にＰＷＭインバータでは使用する電動
機の相数に応じてＰＷＭインバータ用出力回路５３の数
が異なるが、その基本動作は同じである。
を示す略線図で、三相ＰＷＭインバータを例にとって示
している。一般的にＰＷＭインバータでは使用する電動
機の相数に応じてＰＷＭインバータ用出力回路５３の数
が異なるが、その基本動作は同じである。
【０００５】図１２において一般的な三相ＰＷＭインバ
ータの構成を説明する。まず、周波数電圧設定手段５８
に電動機６０に供給する三相交流電圧波形の基本周波数
と実効電圧値がセットされる。次にＰＷＭ制御回路５９
は、周波数電圧設定手段５８に設定された情報をもとに
内部で三相ＰＷＭ信号を発生し、スイッチング指令信号
４２，６１および６２として出力する。このスイッチン
グ指令信号４２，６１および６２は、電動機巻線端子５
２，６３および６４をそれぞれ直流主電源１４のプラス
端子に接続するか、またはマイナス端子に接続するかを
指令する２値信号である。また、このスイッチング指令
信号４２または６１または６２の周波数はＰＷＭキャリ
ア周波数と呼ばれ、通常電動機６０に供給する三相交流
電圧波形の基本周波数の１０倍以上の値をとる。一般的
に、電動機に供給する三相交流電圧波形の基本周波数が
０Hz〜２００Hz程度で、ＰＷＭキャリア周波数が２ｋHz
〜２０ｋHz程度のものが多い。電動機解放信号１５６
は、電動機をフリーラン状態とするか否かを指令する２
値信号である。フリーラン状態とは電動機巻線端子５
２，６３および６４のすべてを直流主電源１４のプラス
端子にもマイナス端子にも接続しない状態で、何らかの
トラブルが発生した場合等においてこの状態とし、電動
機および制御装置を保護するのが一般的である。ＰＷＭ
インバータ用出力回路５３は、スイッチング指令信号４
２または６１または６２にしたがって電動機巻線端子５
２または６３または６４を直流主電源１４のプラス端子
またはマイナス端子に接続制御する半導体スイッチ回路
である。また、電動機解放信号１５６がフリーラン状態
を指令している場合には、スイッチング指令信号４２ま
たは６１または６２にかかわらず電動機巻線端子５２ま
たは６３または６４を直流主電源１４のプラス端子にも
マイナス端子にも接続しないように構成されている。一
般的に直流主電源はＡＣ１００Ｖを整流平滑したＤＣ１
４０Ｖ程度のものや、ＡＣ２００Ｖを整流平滑したＤＣ
２８０Ｖ程度のものが多い。
ータの構成を説明する。まず、周波数電圧設定手段５８
に電動機６０に供給する三相交流電圧波形の基本周波数
と実効電圧値がセットされる。次にＰＷＭ制御回路５９
は、周波数電圧設定手段５８に設定された情報をもとに
内部で三相ＰＷＭ信号を発生し、スイッチング指令信号
４２，６１および６２として出力する。このスイッチン
グ指令信号４２，６１および６２は、電動機巻線端子５
２，６３および６４をそれぞれ直流主電源１４のプラス
端子に接続するか、またはマイナス端子に接続するかを
指令する２値信号である。また、このスイッチング指令
信号４２または６１または６２の周波数はＰＷＭキャリ
ア周波数と呼ばれ、通常電動機６０に供給する三相交流
電圧波形の基本周波数の１０倍以上の値をとる。一般的
に、電動機に供給する三相交流電圧波形の基本周波数が
０Hz〜２００Hz程度で、ＰＷＭキャリア周波数が２ｋHz
〜２０ｋHz程度のものが多い。電動機解放信号１５６
は、電動機をフリーラン状態とするか否かを指令する２
値信号である。フリーラン状態とは電動機巻線端子５
２，６３および６４のすべてを直流主電源１４のプラス
端子にもマイナス端子にも接続しない状態で、何らかの
トラブルが発生した場合等においてこの状態とし、電動
機および制御装置を保護するのが一般的である。ＰＷＭ
インバータ用出力回路５３は、スイッチング指令信号４
２または６１または６２にしたがって電動機巻線端子５
２または６３または６４を直流主電源１４のプラス端子
またはマイナス端子に接続制御する半導体スイッチ回路
である。また、電動機解放信号１５６がフリーラン状態
を指令している場合には、スイッチング指令信号４２ま
たは６１または６２にかかわらず電動機巻線端子５２ま
たは６３または６４を直流主電源１４のプラス端子にも
マイナス端子にも接続しないように構成されている。一
般的に直流主電源はＡＣ１００Ｖを整流平滑したＤＣ１
４０Ｖ程度のものや、ＡＣ２００Ｖを整流平滑したＤＣ
２８０Ｖ程度のものが多い。
【０００６】以下に、従来のＰＷＭインバータ用出力回
路について説明する。図１３は従来のＰＷＭインバータ
用出力回路の構成を示すものである。
路について説明する。図１３は従来のＰＷＭインバータ
用出力回路の構成を示すものである。
【０００７】図１３において、６５は論理反転手段でス
イッチング指令信号４２の正負論理を反転し反転スイッ
チング信号８０を出力する。１５７と１５８は論理積手
段で、電動機解放信号１５６とスイッチング指令信号４
２の論理積をとった結果を上アームスイッチング信号１
５９として出力し、電動機解放信号１５６と反転スイッ
チング信号８０の論理積をとった結果を下アームスイッ
チング信号１６０として出力する。６６と６７はオンデ
ィレイ回路で、上アームスイッチング信号１５９と下ア
ームスイッチング信号１６０の立ち上がりエッジをそれ
ぞれオンディレイ時間ＴＤだけ遅らせて上アーム制御信
号８１または下アーム制御信号８２を出力する。６８と
６９はベースドライブ回路で、６８は上アーム制御信号
８１に対応してパワートランジスタ７０をＯＮまたはＯ
ＦＦさせ、６９は下アーム制御信号８２に対応してパワ
ートランジスタ７１をＯＮまたはＯＦＦさせるように構
成されている。すなわち、上アーム制御信号８１が
‘Ｈ’レベルになるとホトカプラ７２の出力トランジス
タがＯＮし、これによりトランジスタ７４がＯＮし、こ
れによりトランジスタ７６がＯＦＦすることによりパワ
ートランジスタ７０がＯＮする。逆に上アーム制御信号
８１が‘Ｌ’レベルになるとホトカプラ７２の出力トラ
ンジスタがＯＦＦし、これによりトランジスタ７４もＯ
ＦＦし、これによりトランジスタ７６がＯＮすることに
よりパワートランジスタ７０がＯＦＦする。
イッチング指令信号４２の正負論理を反転し反転スイッ
チング信号８０を出力する。１５７と１５８は論理積手
段で、電動機解放信号１５６とスイッチング指令信号４
２の論理積をとった結果を上アームスイッチング信号１
５９として出力し、電動機解放信号１５６と反転スイッ
チング信号８０の論理積をとった結果を下アームスイッ
チング信号１６０として出力する。６６と６７はオンデ
ィレイ回路で、上アームスイッチング信号１５９と下ア
ームスイッチング信号１６０の立ち上がりエッジをそれ
ぞれオンディレイ時間ＴＤだけ遅らせて上アーム制御信
号８１または下アーム制御信号８２を出力する。６８と
６９はベースドライブ回路で、６８は上アーム制御信号
８１に対応してパワートランジスタ７０をＯＮまたはＯ
ＦＦさせ、６９は下アーム制御信号８２に対応してパワ
ートランジスタ７１をＯＮまたはＯＦＦさせるように構
成されている。すなわち、上アーム制御信号８１が
‘Ｈ’レベルになるとホトカプラ７２の出力トランジス
タがＯＮし、これによりトランジスタ７４がＯＮし、こ
れによりトランジスタ７６がＯＦＦすることによりパワ
ートランジスタ７０がＯＮする。逆に上アーム制御信号
８１が‘Ｌ’レベルになるとホトカプラ７２の出力トラ
ンジスタがＯＦＦし、これによりトランジスタ７４もＯ
ＦＦし、これによりトランジスタ７６がＯＮすることに
よりパワートランジスタ７０がＯＦＦする。
【０００８】このベースドライブ回路は、他に実開昭５
７−４２５８９号公報や特開昭５９−１７８９８０号公
報に記載されているもの等があるが、基本的に図１３記
載のベースドライブ回路６８および６９と同様の作用を
行い置換可能である。
７−４２５８９号公報や特開昭５９−１７８９８０号公
報に記載されているもの等があるが、基本的に図１３記
載のベースドライブ回路６８および６９と同様の作用を
行い置換可能である。
【０００９】以上のように構成されたＰＷＭインバータ
用出力回路について、以下その動作について説明する。
用出力回路について、以下その動作について説明する。
【００１０】まず、電動機解放信号１５６が‘Ｌ’レベ
ル、つまりフリーラン状態を指令している場合について
考察すると、スイッチング指令信号４２が‘Ｌ’レベル
でも‘Ｈ’レベルでもパワートランジスタ７０およびパ
ワートランジスタ７１はＯＦＦ状態となることがわか
る。
ル、つまりフリーラン状態を指令している場合について
考察すると、スイッチング指令信号４２が‘Ｌ’レベル
でも‘Ｈ’レベルでもパワートランジスタ７０およびパ
ワートランジスタ７１はＯＦＦ状態となることがわか
る。
【００１１】以下、電動機解放信号１５６が‘Ｈ’レベ
ル、つまりフリーランでない状態を指令している場合に
ついて説明する。
ル、つまりフリーランでない状態を指令している場合に
ついて説明する。
【００１２】図１４は図１３のＰＷＭインバータ用出力
回路の内部の信号を示す図で、まずスイッチング指令信
号４２が‘Ｌ’レベルから‘Ｈ’レベルに変化すると、
オンディレイ回路６６はオンディレイ時間ＴＤだけ遅れ
て上アーム制御信号８１を‘Ｌ’レベルから‘Ｈ’レベ
ルに変化させる。上アーム制御信号８１を‘Ｈ’レベル
にするとパワートランジスタ７０がＯＮするが、その間
にはベースドライブ回路６８とパワートランジスタ７０
の動作遅れ時間ＴＸ１が存在する。この動作遅れ時間Ｔ
Ｘ１はパワートランジスタ７０の温度やコレクタを流れ
る電流値の変化により変動し、またベースドライブ回路
を構成する部品やパワートランジスタのバラツキや経年
変化によっても変化する。
回路の内部の信号を示す図で、まずスイッチング指令信
号４２が‘Ｌ’レベルから‘Ｈ’レベルに変化すると、
オンディレイ回路６６はオンディレイ時間ＴＤだけ遅れ
て上アーム制御信号８１を‘Ｌ’レベルから‘Ｈ’レベ
ルに変化させる。上アーム制御信号８１を‘Ｈ’レベル
にするとパワートランジスタ７０がＯＮするが、その間
にはベースドライブ回路６８とパワートランジスタ７０
の動作遅れ時間ＴＸ１が存在する。この動作遅れ時間Ｔ
Ｘ１はパワートランジスタ７０の温度やコレクタを流れ
る電流値の変化により変動し、またベースドライブ回路
を構成する部品やパワートランジスタのバラツキや経年
変化によっても変化する。
【００１３】また、スイッチング指令信号４２が‘Ｌ’
レベルから‘Ｈ’レベルに変化すると、反転スイッチン
グ信号８０は‘Ｈ’レベルから‘Ｌ’レベルに変化し、
オンディレイ回路６７は下アーム制御信号８２をほとん
ど時間遅れなしに‘Ｌ’レベルにする。下アーム制御信
号８２を‘Ｌ’レベルにするとパワートランジスタ７１
がＯＦＦするが、その間にはベースドライブ回路６９と
パワートランジスタ７１の動作遅れ時間ＴＹ２が存在す
る。この動作遅れ時間ＴＹ２はパワートランジスタ７１
の温度やコレクタを流れる電流値の変化により変動し、
またベースドライブ回路を構成する部品やパワートラン
ジスタのバラツキや経年変化によっても変化する。
レベルから‘Ｈ’レベルに変化すると、反転スイッチン
グ信号８０は‘Ｈ’レベルから‘Ｌ’レベルに変化し、
オンディレイ回路６７は下アーム制御信号８２をほとん
ど時間遅れなしに‘Ｌ’レベルにする。下アーム制御信
号８２を‘Ｌ’レベルにするとパワートランジスタ７１
がＯＦＦするが、その間にはベースドライブ回路６９と
パワートランジスタ７１の動作遅れ時間ＴＹ２が存在す
る。この動作遅れ時間ＴＹ２はパワートランジスタ７１
の温度やコレクタを流れる電流値の変化により変動し、
またベースドライブ回路を構成する部品やパワートラン
ジスタのバラツキや経年変化によっても変化する。
【００１４】次にスイッチング指令信号４２が‘Ｈ’レ
ベルから‘Ｌ’レベルに変化すると、オンディレイ回路
６６は上アーム制御信号８１をほとんど時間遅れなしに
‘Ｌ’レベルにし、パワートランジスタ７０はＯＦＦす
るが、その間にはベースドライブ回路６８とパワートラ
ンジスタ７０の動作遅れ時間ＴＹ１が存在する。
ベルから‘Ｌ’レベルに変化すると、オンディレイ回路
６６は上アーム制御信号８１をほとんど時間遅れなしに
‘Ｌ’レベルにし、パワートランジスタ７０はＯＦＦす
るが、その間にはベースドライブ回路６８とパワートラ
ンジスタ７０の動作遅れ時間ＴＹ１が存在する。
【００１５】また、スイッチング指令信号４２が‘Ｈ’
レベルから‘Ｌ’レベルに変化すると、反転スイッチン
グ信号８０は‘Ｌ’レベルから‘Ｈ’レベルに変化し、
オンディレイ回路６７はオンディレイ時間ＴＤだけ遅れ
て下アーム制御信号８２を‘Ｌ’レベルから‘Ｈ’レベ
ルに変化する。下アーム制御信号８２を‘Ｈ’レベルに
するとパワートランジスタ７１がＯＮするが、その間に
はベースドライブ回路６９とパワートランジスタ７１の
動作遅れ時間ＴＸ２が存在する。
レベルから‘Ｌ’レベルに変化すると、反転スイッチン
グ信号８０は‘Ｌ’レベルから‘Ｈ’レベルに変化し、
オンディレイ回路６７はオンディレイ時間ＴＤだけ遅れ
て下アーム制御信号８２を‘Ｌ’レベルから‘Ｈ’レベ
ルに変化する。下アーム制御信号８２を‘Ｈ’レベルに
するとパワートランジスタ７１がＯＮするが、その間に
はベースドライブ回路６９とパワートランジスタ７１の
動作遅れ時間ＴＸ２が存在する。
【００１６】ここで、動作遅れ時間ＴＸ１または動作遅
れ時間ＴＸ２と、動作遅れ時間ＴＹ１または動作遅れ時
間ＴＹ２を比較すると、一般的に動作遅れ時間ＴＸ１ま
たはＴＸ２より動作遅れ時間ＴＹ１またはＴＹ２のほう
が長くなる傾向がある。動作遅れ時間ＴＸ１および動作
遅れ時間ＴＸ２の最悪条件を考慮した上での最短の値を
ＴＸＷとし、動作遅れ時間ＴＹ１および動作遅れ時間Ｔ
Ｙ２の最悪条件を考慮した上での最長の値をＴＹＷとす
ると、通常オンディレイ時間ＴＤはＴＹＷからＴＸＷを
差し引いた値に多少の余裕を加えた時間に設定される。
通常、オンディレイ時間ＴＤはバイポーラタイプのパワ
ートランジスタを使用したもので１０〜５０マイクロ秒
程度に設定され、ＩＧＢＴを使用したもので５〜３０マ
イクロ秒程度に設定され、ＭＯＳタイプのパワーＭＯＳ
−ＦＥＴを使用したもので２〜１０マイクロ秒程度に設
定される。これにより、スイッチング指令信号４２が
‘Ｈ’レベルから‘Ｌ’レベルに変化した時や‘Ｌ’レ
ベルから‘Ｈ’レベルに変化した時に、パワートランジ
スタ７０とパワートランジスタ７１が同時にＯＮ状態と
なり直流主電源１４のプラス端子とマイナス端子が短絡
状態となることを防止している。
れ時間ＴＸ２と、動作遅れ時間ＴＹ１または動作遅れ時
間ＴＹ２を比較すると、一般的に動作遅れ時間ＴＸ１ま
たはＴＸ２より動作遅れ時間ＴＹ１またはＴＹ２のほう
が長くなる傾向がある。動作遅れ時間ＴＸ１および動作
遅れ時間ＴＸ２の最悪条件を考慮した上での最短の値を
ＴＸＷとし、動作遅れ時間ＴＹ１および動作遅れ時間Ｔ
Ｙ２の最悪条件を考慮した上での最長の値をＴＹＷとす
ると、通常オンディレイ時間ＴＤはＴＹＷからＴＸＷを
差し引いた値に多少の余裕を加えた時間に設定される。
通常、オンディレイ時間ＴＤはバイポーラタイプのパワ
ートランジスタを使用したもので１０〜５０マイクロ秒
程度に設定され、ＩＧＢＴを使用したもので５〜３０マ
イクロ秒程度に設定され、ＭＯＳタイプのパワーＭＯＳ
−ＦＥＴを使用したもので２〜１０マイクロ秒程度に設
定される。これにより、スイッチング指令信号４２が
‘Ｈ’レベルから‘Ｌ’レベルに変化した時や‘Ｌ’レ
ベルから‘Ｈ’レベルに変化した時に、パワートランジ
スタ７０とパワートランジスタ７１が同時にＯＮ状態と
なり直流主電源１４のプラス端子とマイナス端子が短絡
状態となることを防止している。
【００１７】以上より、スイッチング指令信号４２と電
動機巻線端子電圧５１の状態とに着目して考察すると、
まずスイッチング指令信号４２が‘Ｌ’レベルに固定し
ている時はパワートランジスタ７０がＯＦＦ状態でパワ
ートランジスタ７１がＯＮ状態となっているため電動機
巻線端子５２は直流主電源１４のマイナス端子に接続さ
れることになり、またスイッチング指令信号４２が
‘Ｈ’レベルに固定している時はパワートランジスタ７
０がＯＮ状態でパワートランジスタ７１がＯＦＦ状態と
なっているため電動機巻線端子５２は直流主電源１４の
プラス端子に接続されることになる。
動機巻線端子電圧５１の状態とに着目して考察すると、
まずスイッチング指令信号４２が‘Ｌ’レベルに固定し
ている時はパワートランジスタ７０がＯＦＦ状態でパワ
ートランジスタ７１がＯＮ状態となっているため電動機
巻線端子５２は直流主電源１４のマイナス端子に接続さ
れることになり、またスイッチング指令信号４２が
‘Ｈ’レベルに固定している時はパワートランジスタ７
０がＯＮ状態でパワートランジスタ７１がＯＦＦ状態と
なっているため電動機巻線端子５２は直流主電源１４の
プラス端子に接続されることになる。
【００１８】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、電動機解放信号１５６が‘Ｈ’レベル、つ
まりフリーランでない状態を指令している際に、スイッ
チング指令信号４２が‘Ｌ’レベルから‘Ｈ’レベルに
変化した時や‘Ｈ’レベルから‘Ｌ’レベルに変化した
時に、ある時間パワートランジスタ７０とパワートラン
ジスタ７１が両方ＯＦＦした状態となり、これが電動機
巻線端子５２を電圧制御する上での制御誤差となる。こ
の制御誤差は、電動機の発生トルクや回転速度の変動を
招き、また電動機の騒音振動も大きくするという問題点
を有していた。
の構成では、電動機解放信号１５６が‘Ｈ’レベル、つ
まりフリーランでない状態を指令している際に、スイッ
チング指令信号４２が‘Ｌ’レベルから‘Ｈ’レベルに
変化した時や‘Ｈ’レベルから‘Ｌ’レベルに変化した
時に、ある時間パワートランジスタ７０とパワートラン
ジスタ７１が両方ＯＦＦした状態となり、これが電動機
巻線端子５２を電圧制御する上での制御誤差となる。こ
の制御誤差は、電動機の発生トルクや回転速度の変動を
招き、また電動機の騒音振動も大きくするという問題点
を有していた。
【００１９】これをさらに詳しく説明する。図１３およ
び図１４において、スイッチング指令信号４２が‘Ｌ’
レベルから‘Ｈ’レベルに変化した時や、‘Ｈ’レベル
から‘Ｌ’レベルに変化した時には、ＯＮしていたパワ
ートランジスタをまずＯＦＦさせた後ＯＦＦしていたパ
ワートランジスタをＯＮさせる。したがって、ある時間
パワートランジスタ７０とパワートランジスタ７１が両
方ＯＦＦした状態となる。この状態をフローティング状
態と呼び、この時間をフローティング時間ＴＺと呼んで
いる。一般的にフローティング時間ＴＺはオンディレイ
時間ＴＤの１／２〜２／３程度である場合が多い。
び図１４において、スイッチング指令信号４２が‘Ｌ’
レベルから‘Ｈ’レベルに変化した時や、‘Ｈ’レベル
から‘Ｌ’レベルに変化した時には、ＯＮしていたパワ
ートランジスタをまずＯＦＦさせた後ＯＦＦしていたパ
ワートランジスタをＯＮさせる。したがって、ある時間
パワートランジスタ７０とパワートランジスタ７１が両
方ＯＦＦした状態となる。この状態をフローティング状
態と呼び、この時間をフローティング時間ＴＺと呼んで
いる。一般的にフローティング時間ＴＺはオンディレイ
時間ＴＤの１／２〜２／３程度である場合が多い。
【００２０】一般的に電動機のＰＷＭ制御は本来、電動
機巻線端子を直流主電源のプラス端子とマイナス端子に
交互に接続し、そのプラス端子に接続する時間とマイナ
ス端子に接続する時間の比率に応じて電動機巻線端子の
平均電圧を制御しようとするものである。したがって、
直流主電源１４の電圧を一定とした場合において、スイ
ッチング指令信号４２の‘Ｈ’レベルと‘Ｌ’レベルの
時間の比率に応じて電動機巻線端子５２の平均電圧を一
義的に制御できることが理想である。
機巻線端子を直流主電源のプラス端子とマイナス端子に
交互に接続し、そのプラス端子に接続する時間とマイナ
ス端子に接続する時間の比率に応じて電動機巻線端子の
平均電圧を制御しようとするものである。したがって、
直流主電源１４の電圧を一定とした場合において、スイ
ッチング指令信号４２の‘Ｈ’レベルと‘Ｌ’レベルの
時間の比率に応じて電動機巻線端子５２の平均電圧を一
義的に制御できることが理想である。
【００２１】しかしながら従来のＰＷＭインバータ用出
力回路においては、フローティング状態が存在するため
電動機巻線端子を流れる電流の方向により電動機巻線端
子の平均電圧が変動する。すなわち、電動機巻線端子５
２よりＰＷＭインバータ用出力回路５３に電流が流入す
る方向に電流が流れている状態でフローティング状態に
なるとダイオード７８が導通し、電動機巻線端子５２は
直流主電源１４のプラス端子に接続された状態となる。
この状態を図１４の電動機巻線端子電圧５１Ａに示す。
逆に、フローティング状態においてＰＷＭインバータ用
出力回路５３より電動機巻線端子５２に電流が流出する
方向に電流が流れると、ダイオード７９が導通し電動機
巻線端子５２は直流主電源１４のマイナス端子に接続さ
れた状態となる。この状態を図１４の電動機巻線端子電
圧５１Ｂに示す。またフローティング状態において、電
動機巻線端子５２に電流が流れていない状態では、電動
機巻線端子５２の電圧は電動機６０の内部で発生する誘
起電圧等より定まる電圧となる。
力回路においては、フローティング状態が存在するため
電動機巻線端子を流れる電流の方向により電動機巻線端
子の平均電圧が変動する。すなわち、電動機巻線端子５
２よりＰＷＭインバータ用出力回路５３に電流が流入す
る方向に電流が流れている状態でフローティング状態に
なるとダイオード７８が導通し、電動機巻線端子５２は
直流主電源１４のプラス端子に接続された状態となる。
この状態を図１４の電動機巻線端子電圧５１Ａに示す。
逆に、フローティング状態においてＰＷＭインバータ用
出力回路５３より電動機巻線端子５２に電流が流出する
方向に電流が流れると、ダイオード７９が導通し電動機
巻線端子５２は直流主電源１４のマイナス端子に接続さ
れた状態となる。この状態を図１４の電動機巻線端子電
圧５１Ｂに示す。またフローティング状態において、電
動機巻線端子５２に電流が流れていない状態では、電動
機巻線端子５２の電圧は電動機６０の内部で発生する誘
起電圧等より定まる電圧となる。
【００２２】以上のように、フローティング状態がある
ためにスイッチング指令信号４２と電動機巻線端子５２
の平均電圧が一義的に定まらず制御誤差を生じる。通
常、電動機巻線端子５２を流れる電流は交流で電流の方
向が変化するため、それに応じて制御誤差も変化し、電
動機６０の発生トルクや回転速度の変動が生じる。フロ
ーティング状態をなくし、フローティング時間を０にす
ることによりこの問題は解決できるが、従来のＰＷＭイ
ンバータ用出力回路においては直流主電源１４のプラス
端子とマイナス端子の短絡状態が生じ実際には不可能で
ある。
ためにスイッチング指令信号４２と電動機巻線端子５２
の平均電圧が一義的に定まらず制御誤差を生じる。通
常、電動機巻線端子５２を流れる電流は交流で電流の方
向が変化するため、それに応じて制御誤差も変化し、電
動機６０の発生トルクや回転速度の変動が生じる。フロ
ーティング状態をなくし、フローティング時間を０にす
ることによりこの問題は解決できるが、従来のＰＷＭイ
ンバータ用出力回路においては直流主電源１４のプラス
端子とマイナス端子の短絡状態が生じ実際には不可能で
ある。
【００２３】さらに、パワートランジスタがＯＮまたは
ＯＦＦする際に電気ノイズが発生するが、特にこれを小
さくしたい用途においてはパワートランジスタのベース
とエミッタ間にコンデンサを接続する等の方法でスイッ
チングスピードを遅くする場合がある。しかし、これに
より動作遅れ時間ＴＸ１，ＴＸ２，ＴＹ１およびＴＹ２
のバラツキが非常に大きくなり、フローティング時間を
さらに大きくせざるを得ない。したがって制御誤差が大
きくなり、結果としてスイッチングスピードをあまり遅
くできない。
ＯＦＦする際に電気ノイズが発生するが、特にこれを小
さくしたい用途においてはパワートランジスタのベース
とエミッタ間にコンデンサを接続する等の方法でスイッ
チングスピードを遅くする場合がある。しかし、これに
より動作遅れ時間ＴＸ１，ＴＸ２，ＴＹ１およびＴＹ２
のバラツキが非常に大きくなり、フローティング時間を
さらに大きくせざるを得ない。したがって制御誤差が大
きくなり、結果としてスイッチングスピードをあまり遅
くできない。
【００２４】また、図１３のパワートランジスタ７０と
パワートランジスタ７１をそれぞれパワーＭＯＳ−ＦＥ
Ｔに置き換えたタイプの従来のＰＷＭインバータ用出力
回路や図１３のパワートランジスタ７０とパワートラン
ジスタ７１をそれぞれＩＧＢＴに置き換えたタイプの従
来のＰＷＭインバータ用出力回路もあるが、動作は全く
図１３に示すＰＷＭインバータ用出力回路と同じであり
フローティング状態を有する。
パワートランジスタ７１をそれぞれパワーＭＯＳ−ＦＥ
Ｔに置き換えたタイプの従来のＰＷＭインバータ用出力
回路や図１３のパワートランジスタ７０とパワートラン
ジスタ７１をそれぞれＩＧＢＴに置き換えたタイプの従
来のＰＷＭインバータ用出力回路もあるが、動作は全く
図１３に示すＰＷＭインバータ用出力回路と同じであり
フローティング状態を有する。
【００２５】本発明は上記の問題点を解決することを目
的とするもので、フローティング状態を本質的になくし
フローティング時間が０で、スイッチング指令信号と電
動機巻線端子の平均電圧が一義的に定まることにより制
御誤差を生じず、かつ消費電力の少ないＰＷＭインバー
タ用出力回路を安価に提供することを目的とする。
的とするもので、フローティング状態を本質的になくし
フローティング時間が０で、スイッチング指令信号と電
動機巻線端子の平均電圧が一義的に定まることにより制
御誤差を生じず、かつ消費電力の少ないＰＷＭインバー
タ用出力回路を安価に提供することを目的とする。
【００２６】
【課題を解決するための手段】この目的を達成するため
に本発明のＰＷＭインバータ用出力回路は、Ｎチャンネ
ルタイプの第１の接合形ＦＥＴと、Ｐチャンネルタイプ
の第２の接合形ＦＥＴと、第１，第２，第５および第６
のダイオードと、電流出力端子を有し前記電流出力端子
より流出する電流を制御する電流制御手段１と、電流入
力端子を有し前記電流入力端子より流入する電流を制御
する電流制御手段２と、直流主電源と、前記直流主電源
のプラス端子にマイナス端子を接続した第３の直流電源
と、前記直流主電源のマイナス端子にプラス端子を接続
した第４の直流電源を備え、第１の接合形ＦＥＴのドレ
インと第１のダイオードのカソードと前記直流主電源の
プラス端子を接続し、第２の接合形ＦＥＴのドレインと
第２のダイオードのアノードと前記直流主電源のマイナ
ス端子を接続し、第１の接合形ＦＥＴのソースと第１の
ダイオードのアノードと第２の接合形ＦＥＴのソースと
第２のダイオードのカソードを接続し、第１の接合形Ｆ
ＥＴのゲートと第２の接合形ＦＥＴのゲートと前記電流
制御手段１の電流出力端子と前記電流制御手段２の電流
入力端子と第５のダイオードのアノードと第６のダイオ
ードのカソードを接続し、第３の直流電源のプラス端子
と第５のダイオードのカソードを接続し、第４の直流電
源のマイナス端子と第６のダイオードのアノードを接続
し、第１または第２の接合形ＦＥＴのゲートとソース間
に抵抗を接続した構成を有し、前記電流制御手段１およ
び前記電流制御手段２が、前記電流制御手段１の電流出
力端子より流出する電流を第１の電流値とし前記電流制
御手段２の電流入力端子より流入する電流を第７の電流
値とする第１の状態と、前記電流制御手段１の電流出力
端子より流出する電流を第２の電流値とし前記電流制御
手段２の電流入力端子より流入する電流を第８の電流値
とする第２の状態と、前記電流制御手段１の電流出力端
子より流出する電流を第５の電流値とし前記電流制御手
段２の電流入力端子より流入する電流を第３の電流値と
する第３の状態と、前記電流制御手段１の電流出力端子
より流出する電流を第６の電流値とし前記電流制御手段
２の電流入力端子より流入する電流を第４の電流値とす
る第４の状態と、前記電流制御手段１の電流出力端子よ
り流出する電流を第９の電流値とし前記電流制御手段２
の電流入力端子より流入する電流も第９の電流値とする
第５の状態を有し、前記第１の電流値は前記第７の電流
値よりも大きな電流値とし、前記第２の電流値は前記第
８の電流値よりも大きな電流値とし、前記第３の電流値
は前記第５の電流値よりも大きな電流値とし、前記第４
の電流値は前記第６の電流値よりも大きな電流値とし、
前記第１の電流値と前記第７の電流値の差は前記第２の
電流値と前記第８の電流値の差より大きくし、前記第３
の電流値と前記第５の電流値の差は前記第４の電流値と
前記第６の電流値の差より大きくし、第１の状態からは
第２の状態と第５の状態へのみ移行可能とし、第２の状
態からは第３の状態と第５の状態へのみ移行可能とし、
第３の状態からは第４の状態と第５の状態へのみ移行可
能とし、第４の状態からは第１の状態と第５の状態への
み移行可能とし、第５の状態からは少なくとも第１の状
態と第３の状態へ移行可能なる構成としている。
に本発明のＰＷＭインバータ用出力回路は、Ｎチャンネ
ルタイプの第１の接合形ＦＥＴと、Ｐチャンネルタイプ
の第２の接合形ＦＥＴと、第１，第２，第５および第６
のダイオードと、電流出力端子を有し前記電流出力端子
より流出する電流を制御する電流制御手段１と、電流入
力端子を有し前記電流入力端子より流入する電流を制御
する電流制御手段２と、直流主電源と、前記直流主電源
のプラス端子にマイナス端子を接続した第３の直流電源
と、前記直流主電源のマイナス端子にプラス端子を接続
した第４の直流電源を備え、第１の接合形ＦＥＴのドレ
インと第１のダイオードのカソードと前記直流主電源の
プラス端子を接続し、第２の接合形ＦＥＴのドレインと
第２のダイオードのアノードと前記直流主電源のマイナ
ス端子を接続し、第１の接合形ＦＥＴのソースと第１の
ダイオードのアノードと第２の接合形ＦＥＴのソースと
第２のダイオードのカソードを接続し、第１の接合形Ｆ
ＥＴのゲートと第２の接合形ＦＥＴのゲートと前記電流
制御手段１の電流出力端子と前記電流制御手段２の電流
入力端子と第５のダイオードのアノードと第６のダイオ
ードのカソードを接続し、第３の直流電源のプラス端子
と第５のダイオードのカソードを接続し、第４の直流電
源のマイナス端子と第６のダイオードのアノードを接続
し、第１または第２の接合形ＦＥＴのゲートとソース間
に抵抗を接続した構成を有し、前記電流制御手段１およ
び前記電流制御手段２が、前記電流制御手段１の電流出
力端子より流出する電流を第１の電流値とし前記電流制
御手段２の電流入力端子より流入する電流を第７の電流
値とする第１の状態と、前記電流制御手段１の電流出力
端子より流出する電流を第２の電流値とし前記電流制御
手段２の電流入力端子より流入する電流を第８の電流値
とする第２の状態と、前記電流制御手段１の電流出力端
子より流出する電流を第５の電流値とし前記電流制御手
段２の電流入力端子より流入する電流を第３の電流値と
する第３の状態と、前記電流制御手段１の電流出力端子
より流出する電流を第６の電流値とし前記電流制御手段
２の電流入力端子より流入する電流を第４の電流値とす
る第４の状態と、前記電流制御手段１の電流出力端子よ
り流出する電流を第９の電流値とし前記電流制御手段２
の電流入力端子より流入する電流も第９の電流値とする
第５の状態を有し、前記第１の電流値は前記第７の電流
値よりも大きな電流値とし、前記第２の電流値は前記第
８の電流値よりも大きな電流値とし、前記第３の電流値
は前記第５の電流値よりも大きな電流値とし、前記第４
の電流値は前記第６の電流値よりも大きな電流値とし、
前記第１の電流値と前記第７の電流値の差は前記第２の
電流値と前記第８の電流値の差より大きくし、前記第３
の電流値と前記第５の電流値の差は前記第４の電流値と
前記第６の電流値の差より大きくし、第１の状態からは
第２の状態と第５の状態へのみ移行可能とし、第２の状
態からは第３の状態と第５の状態へのみ移行可能とし、
第３の状態からは第４の状態と第５の状態へのみ移行可
能とし、第４の状態からは第１の状態と第５の状態への
み移行可能とし、第５の状態からは少なくとも第１の状
態と第３の状態へ移行可能なる構成としている。
【００２７】
【作用】この構成によって、本質的に第１および第２の
接合形ＦＥＴが同時にＯＮ状態となることがなく安全
で、かつフローティング時間も本質的に０であるため非
常に制御誤差が小さく、かつ消費電力の少ないＰＷＭイ
ンバータ用出力回路が実現できる。
接合形ＦＥＴが同時にＯＮ状態となることがなく安全
で、かつフローティング時間も本質的に０であるため非
常に制御誤差が小さく、かつ消費電力の少ないＰＷＭイ
ンバータ用出力回路が実現できる。
【００２８】
（実施例１）以下本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００２９】図１において、１はＮチャンネルタイプの
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１２５および１
２６は電流制御手段、１０９は信号処理手段、１０５は
抵抗、１４は直流主電源、１５，１６，１７および１８
は直流電源であり、直流電源１７および１８の出力電圧
はツェナーダイオード３６および３７のツェナー電圧で
決まる。
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１２５および１
２６は電流制御手段、１０９は信号処理手段、１０５は
抵抗、１４は直流主電源、１５，１６，１７および１８
は直流電源であり、直流電源１７および１８の出力電圧
はツェナーダイオード３６および３７のツェナー電圧で
決まる。
【００３０】以上のように構成されたＰＷＭインバータ
用出力回路について、その動作を説明する。
用出力回路について、その動作を説明する。
【００３１】６５は論理反転手段で、スイッチング指令
信号４２を論理反転した結果を反転スイッチング信号８
０として出力する。
信号４２を論理反転した結果を反転スイッチング信号８
０として出力する。
【００３２】１０６と１０７は論理積否定手段で、１０
６は電動機解放信号１５６と反転スイッチング信号８０
の論理積否定をとった結果を出力し、１０７は電動機解
放信号１５６とスイッチング指令信号４２の論理積否定
をとった結果を出力する。
６は電動機解放信号１５６と反転スイッチング信号８０
の論理積否定をとった結果を出力し、１０７は電動機解
放信号１５６とスイッチング指令信号４２の論理積否定
をとった結果を出力する。
【００３３】ここで説明を簡単にするために、まず電動
機解放信号１５６が‘Ｈ’レベル、つまりフリーランで
ない状態を指令している場合についてすべて説明し、最
後に電動機解放信号１５６が‘Ｌ’レベル、つまりフリ
ーラン状態を指令している場合についての説明をつけ加
えることにする。
機解放信号１５６が‘Ｈ’レベル、つまりフリーランで
ない状態を指令している場合についてすべて説明し、最
後に電動機解放信号１５６が‘Ｌ’レベル、つまりフリ
ーラン状態を指令している場合についての説明をつけ加
えることにする。
【００３４】まず、電流制御手段１２５および電流制御
手段１２６の動作を図２（ａ）を用いて詳しく説明す
る。
手段１２６の動作を図２（ａ）を用いて詳しく説明す
る。
【００３５】ＰＮＰタイプのトランジスタ１１９のベー
ス信号１２３はスイッチング指令信号４２を論理積否定
手段１０７とホトカプラ１１５と論理反転手段１１１を
通して発生させる。このベース信号１２３は、スイッチ
ング指令信号４２が‘Ｌ’レベルの場合に例えば直流電
源１５のプラス端子と同電位、‘Ｈ’レベルの場合に例
えば直流電源１５のプラス端子より５Ｖ低い電位とす
る。
ス信号１２３はスイッチング指令信号４２を論理積否定
手段１０７とホトカプラ１１５と論理反転手段１１１を
通して発生させる。このベース信号１２３は、スイッチ
ング指令信号４２が‘Ｌ’レベルの場合に例えば直流電
源１５のプラス端子と同電位、‘Ｈ’レベルの場合に例
えば直流電源１５のプラス端子より５Ｖ低い電位とす
る。
【００３６】次に、ＰチャンネルタイプのＭＯＳ−ＦＥ
Ｔ１２０のゲート信号１２４はスイッチング指令信号４
２を論理積否定手段１０７とホトカプラ１１５と論理反
転手段１１２および１１３と信号遅延手段１１４を通し
て発生させる。このゲート信号１２４は、スイッチング
指令信号４２を遅延時間ＴＡだけ遅らせたもので、
‘Ｌ’レベルをＭＯＳ−ＦＥＴ１２０を十分にＯＮさせ
ることのできる電圧とし、‘Ｈ’レベルをＭＯＳ−ＦＥ
Ｔ１２０を十分にＯＦＦさせることのできる電圧とす
る。
Ｔ１２０のゲート信号１２４はスイッチング指令信号４
２を論理積否定手段１０７とホトカプラ１１５と論理反
転手段１１２および１１３と信号遅延手段１１４を通し
て発生させる。このゲート信号１２４は、スイッチング
指令信号４２を遅延時間ＴＡだけ遅らせたもので、
‘Ｌ’レベルをＭＯＳ−ＦＥＴ１２０を十分にＯＮさせ
ることのできる電圧とし、‘Ｈ’レベルをＭＯＳ−ＦＥ
Ｔ１２０を十分にＯＦＦさせることのできる電圧とす
る。
【００３７】トランジスタ１１９はエミッタホロワ型の
回路構成をとり、ベース信号１２３の電位が直流電源１
５のプラス端子の電位に比べ約０．７Ｖ以上低くなると
エミッタに接続された抵抗の値とそれに印加される電圧
で定まる電流がほぼコレクタ電流４９として流れ、ベー
ス信号１２３の電位と直流電源１５のプラス端子の電位
との差が約０．７Ｖ以下の場合にはコレクタ電流４９は
０となる。
回路構成をとり、ベース信号１２３の電位が直流電源１
５のプラス端子の電位に比べ約０．７Ｖ以上低くなると
エミッタに接続された抵抗の値とそれに印加される電圧
で定まる電流がほぼコレクタ電流４９として流れ、ベー
ス信号１２３の電位と直流電源１５のプラス端子の電位
との差が約０．７Ｖ以下の場合にはコレクタ電流４９は
０となる。
【００３８】ＭＯＳ−ＦＥＴ１２０はトランジスタ１１
９のエミッタに接続された抵抗の値を切り換える働きを
しており、トランジスタ１１９のベース信号の電位が直
流電源１５のプラス端子の電位に比べ約０．７Ｖ以上低
い状態でＭＯＳ−ＦＥＴ１２０がＯＮするとトランジス
タ１１９のコレクタ電流４９を大きくする作用がある。
９のエミッタに接続された抵抗の値を切り換える働きを
しており、トランジスタ１１９のベース信号の電位が直
流電源１５のプラス端子の電位に比べ約０．７Ｖ以上低
い状態でＭＯＳ−ＦＥＴ１２０がＯＮするとトランジス
タ１１９のコレクタ電流４９を大きくする作用がある。
【００３９】ここで、スイッチング指令信号４２とコレ
クタ電流４９の関係を考察すると、スイッチング指令信
号４２が‘Ｌ’レベルの時にはコレクタ電流４９は０
で、次にスイッチング指令信号４２が‘Ｈ’レベルに変
化してから遅延時間ＴＡが経過するまでコレクタ電流４
９は比較的大きな電流値となり、次に比較的小さな電流
値となり、スイッチング指令信号４２が‘Ｌ’レベルに
なるとコレクタ電流４９は０となる。
クタ電流４９の関係を考察すると、スイッチング指令信
号４２が‘Ｌ’レベルの時にはコレクタ電流４９は０
で、次にスイッチング指令信号４２が‘Ｈ’レベルに変
化してから遅延時間ＴＡが経過するまでコレクタ電流４
９は比較的大きな電流値となり、次に比較的小さな電流
値となり、スイッチング指令信号４２が‘Ｌ’レベルに
なるとコレクタ電流４９は０となる。
【００４０】また、ＮＰＮタイプのトランジスタ２９の
ベース信号４５はスイッチング指令信号４２を論理反転
手段６５および２３と論理積否定手段１０６を通して発
生させる。このベース信号４５はスイッチング指令信号
４２を論理反転した信号とほぼ同じで、‘Ｌ’レベルが
例えば０Ｖ、‘Ｈ’レベルが例えば５Ｖの値をとるもの
とする。
ベース信号４５はスイッチング指令信号４２を論理反転
手段６５および２３と論理積否定手段１０６を通して発
生させる。このベース信号４５はスイッチング指令信号
４２を論理反転した信号とほぼ同じで、‘Ｌ’レベルが
例えば０Ｖ、‘Ｈ’レベルが例えば５Ｖの値をとるもの
とする。
【００４１】次に、ＮチャンネルタイプのＭＯＳ−ＦＥ
Ｔ３１のゲート信号４６はスイッチング指令信号４２を
論理反転手段６５，２４および２５と論理積否定手段１
０６と信号遅延手段２７を通して発生させる。
Ｔ３１のゲート信号４６はスイッチング指令信号４２を
論理反転手段６５，２４および２５と論理積否定手段１
０６と信号遅延手段２７を通して発生させる。
【００４２】このゲート信号４６は、スイッチング指令
信号４２を遅延時間ＴＢだけ遅らせたもので、‘Ｌ’レ
ベルをＭＯＳ−ＦＥＴ３１を十分にＯＦＦさせることの
できる電圧とし、‘Ｈ’レベルをＭＯＳ−ＦＥＴ３１を
十分にＯＮさせることのできる電圧とする。
信号４２を遅延時間ＴＢだけ遅らせたもので、‘Ｌ’レ
ベルをＭＯＳ−ＦＥＴ３１を十分にＯＦＦさせることの
できる電圧とし、‘Ｈ’レベルをＭＯＳ−ＦＥＴ３１を
十分にＯＮさせることのできる電圧とする。
【００４３】トランジスタ２９はエミッタホロワ型の回
路構成をとり、ベース信号４５が約０．７Ｖ以上になる
とベース信号４５の電圧とエミッタに接続された抵抗の
値で定まるコレクタ電流４８が流れ、ベース信号４５が
約０．７Ｖ以下の場合にはコレクタ電流４８は０とな
る。ＭＯＳ−ＦＥＴ３１はトランジスタ２９のエミッタ
に接続された抵抗の値を切り換える働きをしており、ト
ランジスタ２９のベース信号が約０．７Ｖ以上でＭＯＳ
−ＦＥＴ３１がＯＮするとトランジスタ２９のコレクタ
電流４８を大きくする作用がある。
路構成をとり、ベース信号４５が約０．７Ｖ以上になる
とベース信号４５の電圧とエミッタに接続された抵抗の
値で定まるコレクタ電流４８が流れ、ベース信号４５が
約０．７Ｖ以下の場合にはコレクタ電流４８は０とな
る。ＭＯＳ−ＦＥＴ３１はトランジスタ２９のエミッタ
に接続された抵抗の値を切り換える働きをしており、ト
ランジスタ２９のベース信号が約０．７Ｖ以上でＭＯＳ
−ＦＥＴ３１がＯＮするとトランジスタ２９のコレクタ
電流４８を大きくする作用がある。
【００４４】ここで、スイッチング指令信号４２とコレ
クタ電流４８の関係を考察すると、スイッチング指令信
号４２が‘Ｈ’レベルの時にはコレクタ電流４８は０
で、次にスイッチング指令信号４２が‘Ｌ’レベルに変
化してから遅延時間ＴＢが経過するまでコレクタ電流４
８は比較的大きな電流値となり、次に比較的小さな電流
値となり、スイッチング指令信号４２が‘Ｈ’レベルに
なるとコレクタ電流４８は０となる。
クタ電流４８の関係を考察すると、スイッチング指令信
号４２が‘Ｈ’レベルの時にはコレクタ電流４８は０
で、次にスイッチング指令信号４２が‘Ｌ’レベルに変
化してから遅延時間ＴＢが経過するまでコレクタ電流４
８は比較的大きな電流値となり、次に比較的小さな電流
値となり、スイッチング指令信号４２が‘Ｈ’レベルに
なるとコレクタ電流４８は０となる。
【００４５】これらを整理すると、スイッチング指令信
号４２にしたがってコレクタ電流４９が第１の電流値１
６４としコレクタ電流４８が第７の電流値１７０とする
第１の状態と、コレクタ電流４９が第２の電流値１６５
としコレクタ電流４８が第８の電流値１７１とする第２
の状態と、コレクタ電流４９が第５の電流値１６８とし
コレクタ電流４８が第３の電流値１６６とする第３の状
態と、コレクタ電流４９が第６の電流値１６９としコレ
クタ電流４８が第４の電流値１６７とする第４の状態を
有し、第１の状態から順に第４の状態を繰り返し実現し
ていることがわかる。
号４２にしたがってコレクタ電流４９が第１の電流値１
６４としコレクタ電流４８が第７の電流値１７０とする
第１の状態と、コレクタ電流４９が第２の電流値１６５
としコレクタ電流４８が第８の電流値１７１とする第２
の状態と、コレクタ電流４９が第５の電流値１６８とし
コレクタ電流４８が第３の電流値１６６とする第３の状
態と、コレクタ電流４９が第６の電流値１６９としコレ
クタ電流４８が第４の電流値１６７とする第４の状態を
有し、第１の状態から順に第４の状態を繰り返し実現し
ていることがわかる。
【００４６】ただし本実施例においては、第５の電流値
１６８，第６の電流値１６９，第７の電流値１７０，第
８の電流値１７１を０としている。
１６８，第６の電流値１６９，第７の電流値１７０，第
８の電流値１７１を０としている。
【００４７】以上が電流制御手段１２５および１２６の
動作についての説明である。ダイオード３は、電流制御
手段１２５のトランジスタ１１９が少なくとも第２の電
流値１６５が流れている時に飽和しないようにトランジ
スタ１１９のコレクタ電圧の上限を制限する働きをして
いると同時に接合形ＦＥＴ１および２のゲート電圧の上
限を制限する働きをしている。
動作についての説明である。ダイオード３は、電流制御
手段１２５のトランジスタ１１９が少なくとも第２の電
流値１６５が流れている時に飽和しないようにトランジ
スタ１１９のコレクタ電圧の上限を制限する働きをして
いると同時に接合形ＦＥＴ１および２のゲート電圧の上
限を制限する働きをしている。
【００４８】ダイオード４は、電流制御手段１２６のト
ランジスタ２９が少なくとも第４の電流値１６７が流れ
ている時に飽和しないようにトランジスタ２９のコレク
タ電圧の下限を制限する働きをしていると同時に接合形
ＦＥＴ１および２のゲート電圧の下限を制限する働きを
している。
ランジスタ２９が少なくとも第４の電流値１６７が流れ
ている時に飽和しないようにトランジスタ２９のコレク
タ電圧の下限を制限する働きをしていると同時に接合形
ＦＥＴ１および２のゲート電圧の下限を制限する働きを
している。
【００４９】ここで、接合形ＦＥＴ１および２のゲート
電圧の上限は、接合形ＦＥＴ１が十分にＯＮでき得る電
圧で、かつ接合形ＦＥＴ２が十分にＯＦＦでき得る電圧
で、かつ接合形ＦＥＴ１および２のゲートとソース間の
耐圧を越えない値とする必要がある。また、接合形ＦＥ
Ｔ１および２のゲート電圧の下限は、接合形ＦＥＴ２が
十分にＯＮでき得る電圧で、かつ接合形ＦＥＴ１が十分
にＯＦＦでき得る電圧で、かつ接合形ＦＥＴ１および２
のゲートとソース間の耐圧を越えない値とする必要があ
る。
電圧の上限は、接合形ＦＥＴ１が十分にＯＮでき得る電
圧で、かつ接合形ＦＥＴ２が十分にＯＦＦでき得る電圧
で、かつ接合形ＦＥＴ１および２のゲートとソース間の
耐圧を越えない値とする必要がある。また、接合形ＦＥ
Ｔ１および２のゲート電圧の下限は、接合形ＦＥＴ２が
十分にＯＮでき得る電圧で、かつ接合形ＦＥＴ１が十分
にＯＦＦでき得る電圧で、かつ接合形ＦＥＴ１および２
のゲートとソース間の耐圧を越えない値とする必要があ
る。
【００５０】一般的にＮチャンネルタイプの接合形ＦＥ
Ｔのゲートとソース間の耐圧は±２０Ｖ〜±３０Ｖ程度
のものが多く、またドレインとソース間の導通を開始す
るゲート電圧しきい値はソース電圧を基準に＋１Ｖ〜＋
５Ｖ程度のものが多い。一方Ｐチャンネルタイプの接合
形ＦＥＴのゲートとソース間の耐圧は±２０Ｖ〜±３０
Ｖ程度のものが多く、またドレインとソース間の導通を
開始するゲート電圧しきい値はソース電圧を基準に−１
Ｖ〜−５Ｖ程度のものが多い。
Ｔのゲートとソース間の耐圧は±２０Ｖ〜±３０Ｖ程度
のものが多く、またドレインとソース間の導通を開始す
るゲート電圧しきい値はソース電圧を基準に＋１Ｖ〜＋
５Ｖ程度のものが多い。一方Ｐチャンネルタイプの接合
形ＦＥＴのゲートとソース間の耐圧は±２０Ｖ〜±３０
Ｖ程度のものが多く、またドレインとソース間の導通を
開始するゲート電圧しきい値はソース電圧を基準に−１
Ｖ〜−５Ｖ程度のものが多い。
【００５１】ここで、スイッチング指令信号４２と直流
主電源１４のマイナス端子を基準にしたゲート信号電圧
５０の関係を図３に示す。まず、スイッチング指令信号
４２が‘Ｌ’レベルから‘Ｈ’レベルに変化すると、ト
ランジスタ１１９のコレクタ電流４９が流れ、ゲート信
号電圧５０は急上昇し、ダイオード３が導通した時点で
電圧が固定される。このゲート信号電圧５０が上昇する
に必要な上昇時間ＴＲは、接合形ＦＥＴ１および２やダ
イオード３および４等に含まれる静電容量とコレクタ電
流４９との関係より定まる。また、ダイオード３が導通
している状態においてはゲート信号電圧５０が大きく変
化しないため、コレクタ電流４９を非常に小さな電流と
してもその電圧を維持でき、実際には抵抗１０５を流れ
る電流値以上に設定すれば十分である。したがって、信
号遅延手段１１４の遅延時間ＴＡを上昇時間ＴＲよりや
や大きい程度に設定しておけば、上昇時間ＴＲを小さく
でき、かつトランジスタ１１９や抵抗１２２等の電力損
失も最小限にできる。
主電源１４のマイナス端子を基準にしたゲート信号電圧
５０の関係を図３に示す。まず、スイッチング指令信号
４２が‘Ｌ’レベルから‘Ｈ’レベルに変化すると、ト
ランジスタ１１９のコレクタ電流４９が流れ、ゲート信
号電圧５０は急上昇し、ダイオード３が導通した時点で
電圧が固定される。このゲート信号電圧５０が上昇する
に必要な上昇時間ＴＲは、接合形ＦＥＴ１および２やダ
イオード３および４等に含まれる静電容量とコレクタ電
流４９との関係より定まる。また、ダイオード３が導通
している状態においてはゲート信号電圧５０が大きく変
化しないため、コレクタ電流４９を非常に小さな電流と
してもその電圧を維持でき、実際には抵抗１０５を流れ
る電流値以上に設定すれば十分である。したがって、信
号遅延手段１１４の遅延時間ＴＡを上昇時間ＴＲよりや
や大きい程度に設定しておけば、上昇時間ＴＲを小さく
でき、かつトランジスタ１１９や抵抗１２２等の電力損
失も最小限にできる。
【００５２】次に、スイッチング指令信号４２が‘Ｈ’
レベルから‘Ｌ’レベルに変化すると、トランジスタ２
９のコレクタ電流４８が流れゲート信号電圧５０は急下
降し、ダイオード４が導通した時点で電圧が固定され
る。このゲート信号電圧５０が下降するのに必要な時間
ＴＦは、接合形ＦＥＴ１および２やダイオード３および
４等に含まれる静電容量とコレクタ電流４８との関係よ
り定まる。また、ダイオード４が導通している状態にお
いてはゲート信号電圧５０が大きく変化しないため、コ
レクタ電流４８を非常に小さな電流としてもその電圧を
維持でき、実際には抵抗１０５を流れる電流値以上に設
定すれば十分である。したがって、信号遅延手段２７の
遅延時間ＴＢを下降時間ＴＦよりやや大きい程度に設定
しておけば、下降時間ＴＦを小さくでき、かつトランジ
スタ２９や抵抗３５等の電力損失も最小限にできる。
レベルから‘Ｌ’レベルに変化すると、トランジスタ２
９のコレクタ電流４８が流れゲート信号電圧５０は急下
降し、ダイオード４が導通した時点で電圧が固定され
る。このゲート信号電圧５０が下降するのに必要な時間
ＴＦは、接合形ＦＥＴ１および２やダイオード３および
４等に含まれる静電容量とコレクタ電流４８との関係よ
り定まる。また、ダイオード４が導通している状態にお
いてはゲート信号電圧５０が大きく変化しないため、コ
レクタ電流４８を非常に小さな電流としてもその電圧を
維持でき、実際には抵抗１０５を流れる電流値以上に設
定すれば十分である。したがって、信号遅延手段２７の
遅延時間ＴＢを下降時間ＴＦよりやや大きい程度に設定
しておけば、下降時間ＴＦを小さくでき、かつトランジ
スタ２９や抵抗３５等の電力損失も最小限にできる。
【００５３】次に、接合形ＦＥＴ１および２の動作を説
明する。接合形ＦＥＴ１および２はゲートとソースがそ
れぞれ共通接続しているため、ゲート信号電圧５０が電
動機巻線端子電圧５１よりも接合形ＦＥＴ１のゲート電
圧しきい値以上高くなると接合形ＦＥＴ１はドレインか
らソースに向かって電流を流し始め、逆にゲート信号電
圧５０が電動機巻線端子電圧５１よりも接合形ＦＥＴ２
のゲート電圧しきい値以上低くなると接合形ＦＥＴ２は
ソースからドレインに向かって電流を流し始める。した
がって、ゲート信号電圧５０と電動機巻線端子電圧５１
の電位差は常に一定の範囲内に入り、かつ接合形ＦＥＴ
１および２が同時に電流を流して直流主電源１４のプラ
ス端子とマイナス端子が短絡状態となることが本質的に
あり得ない。
明する。接合形ＦＥＴ１および２はゲートとソースがそ
れぞれ共通接続しているため、ゲート信号電圧５０が電
動機巻線端子電圧５１よりも接合形ＦＥＴ１のゲート電
圧しきい値以上高くなると接合形ＦＥＴ１はドレインか
らソースに向かって電流を流し始め、逆にゲート信号電
圧５０が電動機巻線端子電圧５１よりも接合形ＦＥＴ２
のゲート電圧しきい値以上低くなると接合形ＦＥＴ２は
ソースからドレインに向かって電流を流し始める。した
がって、ゲート信号電圧５０と電動機巻線端子電圧５１
の電位差は常に一定の範囲内に入り、かつ接合形ＦＥＴ
１および２が同時に電流を流して直流主電源１４のプラ
ス端子とマイナス端子が短絡状態となることが本質的に
あり得ない。
【００５４】次に、ツェナーダイオード９５および９６
の働きについて説明する。ゲート信号電圧５０と電動機
巻線端子電圧５１との電位差について考察すると、通常
の動作においては前記のとおり常に一定の範囲内に入る
が、事故等で例えば電動機巻線端子５２が直流主電源１
４のプラス端子やマイナス端子に瞬時直接接続された場
合においては非常に大きな値になり、接合形ＦＥＴ１お
よび２のゲートとソース間の耐圧を超え破壊に至る可能
性がある。この保護が必要な場合においてツェナーダイ
オード９５および９６が必要で、ツェナーダイオード９
５および９６のツェナー電圧を接合形ＦＥＴ１および２
のゲートとソース間の耐圧以下に選定することにより保
護可能である。
の働きについて説明する。ゲート信号電圧５０と電動機
巻線端子電圧５１との電位差について考察すると、通常
の動作においては前記のとおり常に一定の範囲内に入る
が、事故等で例えば電動機巻線端子５２が直流主電源１
４のプラス端子やマイナス端子に瞬時直接接続された場
合においては非常に大きな値になり、接合形ＦＥＴ１お
よび２のゲートとソース間の耐圧を超え破壊に至る可能
性がある。この保護が必要な場合においてツェナーダイ
オード９５および９６が必要で、ツェナーダイオード９
５および９６のツェナー電圧を接合形ＦＥＴ１および２
のゲートとソース間の耐圧以下に選定することにより保
護可能である。
【００５５】次に、ダイオード５および６の働きについ
て述べる。一般的に電動機巻線の簡易等価回路は抵抗と
インダクタンスと誘起電圧に相当する電圧源が直列に接
続したものとして表される。したがって、純抵抗負荷と
は異なり電動機巻線端子５２に印加した電圧により一義
的に電動機巻線端子５２を流れる電流の方向が定まら
ず、接合形ＦＥＴ１がＯＮでかつ接合形ＦＥＴ２がＯＦ
Ｆでかつ電動機巻線端子５２から電動機に電流が流出し
ているＡの状態と、接合形ＦＥＴ１がＯＮでかつ接合形
ＦＥＴ２がＯＦＦでかつ電動機巻線端子５２に電動機か
ら電流が流入しているＢの状態と、接合形ＦＥＴ１がＯ
ＦＦでかつ接合形ＦＥＴ２がＯＮでかつ電動機巻線端子
５２に電動機から電流が流入しているＣの状態と、接合
形ＦＥＴ１がＯＦＦでかつ接合形ＦＥＴ２がＯＮでかつ
電動機巻線端子５２から電動機に電流が流出しているＤ
の状態の４つの状態を有する。まずＡの状態において
は、電動機巻線端子５２を流れる電流は接合形ＦＥＴ１
を流れることがわかる。またＣの状態においては、電動
機巻線端子５２を流れる電流は接合形ＦＥＴ２を流れる
ことがわかる。またＢの状態とＤの状態については、電
動機巻線端子５２を流れる電流はダイオード５およびダ
イオード６をそれぞれ流れることがわかる。ここでＢの
状態における電動機巻線端子電圧５１は、電動機巻線端
子５２を流れる電流により上昇し、ダイオード５が導通
した時点で固定されることがわかる。
て述べる。一般的に電動機巻線の簡易等価回路は抵抗と
インダクタンスと誘起電圧に相当する電圧源が直列に接
続したものとして表される。したがって、純抵抗負荷と
は異なり電動機巻線端子５２に印加した電圧により一義
的に電動機巻線端子５２を流れる電流の方向が定まら
ず、接合形ＦＥＴ１がＯＮでかつ接合形ＦＥＴ２がＯＦ
Ｆでかつ電動機巻線端子５２から電動機に電流が流出し
ているＡの状態と、接合形ＦＥＴ１がＯＮでかつ接合形
ＦＥＴ２がＯＦＦでかつ電動機巻線端子５２に電動機か
ら電流が流入しているＢの状態と、接合形ＦＥＴ１がＯ
ＦＦでかつ接合形ＦＥＴ２がＯＮでかつ電動機巻線端子
５２に電動機から電流が流入しているＣの状態と、接合
形ＦＥＴ１がＯＦＦでかつ接合形ＦＥＴ２がＯＮでかつ
電動機巻線端子５２から電動機に電流が流出しているＤ
の状態の４つの状態を有する。まずＡの状態において
は、電動機巻線端子５２を流れる電流は接合形ＦＥＴ１
を流れることがわかる。またＣの状態においては、電動
機巻線端子５２を流れる電流は接合形ＦＥＴ２を流れる
ことがわかる。またＢの状態とＤの状態については、電
動機巻線端子５２を流れる電流はダイオード５およびダ
イオード６をそれぞれ流れることがわかる。ここでＢの
状態における電動機巻線端子電圧５１は、電動機巻線端
子５２を流れる電流により上昇し、ダイオード５が導通
した時点で固定されることがわかる。
【００５６】このダイオード５の逆回復時間ｔｒｒが長
いとスイッチング損失が増大するため、なるべくダイオ
ード５は逆回復時間の短いものを選定することが好まし
い。
いとスイッチング損失が増大するため、なるべくダイオ
ード５は逆回復時間の短いものを選定することが好まし
い。
【００５７】同様に、Ｄの状態における電動機巻線端子
電圧５１は電動機巻線端子５２を流れる電流により下降
し、ダイオード６が導通した時点で固定される。
電圧５１は電動機巻線端子５２を流れる電流により下降
し、ダイオード６が導通した時点で固定される。
【００５８】このダイオード６の逆回復時間ｔｒｒが長
いとスイッチング損失が増大するため、なるべくダイオ
ード６は逆回復時間の短いものを選定することが好まし
い。
いとスイッチング損失が増大するため、なるべくダイオ
ード６は逆回復時間の短いものを選定することが好まし
い。
【００５９】以上の説明によりスイッチング指令信号４
２を‘Ｈ’レベルにすると電動機巻線端子５２が直流主
電源１４のプラス端子に接続されることがわかる。ま
た、スイッチング指令信号４２を‘Ｌ’レベルにすると
電動機巻線端子５２が直流主電源１４のマイナス端子に
接続され、スイッチング指令信号４２を‘Ｈ’レベルか
ら‘Ｌ’レベルに変化させた時や‘Ｌ’レベルから
‘Ｈ’レベルに変化させた時においてもフローティング
時間が本質的に０である構成であることがわかる。
２を‘Ｈ’レベルにすると電動機巻線端子５２が直流主
電源１４のプラス端子に接続されることがわかる。ま
た、スイッチング指令信号４２を‘Ｌ’レベルにすると
電動機巻線端子５２が直流主電源１４のマイナス端子に
接続され、スイッチング指令信号４２を‘Ｈ’レベルか
ら‘Ｌ’レベルに変化させた時や‘Ｌ’レベルから
‘Ｈ’レベルに変化させた時においてもフローティング
時間が本質的に０である構成であることがわかる。
【００６０】さらに、トランジスタ１１９のコレクタ電
流４９とトランジスタ２９のコレクタ電流４８の電流値
を変えることにより、ゲート信号電圧５０の上昇時間Ｔ
Ｒおよび下降時間ＴＦをある程度の範囲内で自由に設定
でき、これにともなって電動機巻線端子電圧５１の上昇
時間および下降時間もある程度の範囲内で自由に設定で
きるという長所を有する。通常、電動機巻線端子電圧５
１の上昇時間および下降時間は小さくするほど接合形Ｆ
ＥＴ１および接合形ＦＥＴ２等の電力損失が小さくでき
るため好ましいが、電気雑音が大きくなるという欠点が
ある。したがって、電気雑音を特に小さくしたい用途で
はあえて電動機巻線端子電圧５１の上昇時間および下降
時間を大きくすることが必要であり、これに容易に対応
できる構成である。
流４９とトランジスタ２９のコレクタ電流４８の電流値
を変えることにより、ゲート信号電圧５０の上昇時間Ｔ
Ｒおよび下降時間ＴＦをある程度の範囲内で自由に設定
でき、これにともなって電動機巻線端子電圧５１の上昇
時間および下降時間もある程度の範囲内で自由に設定で
きるという長所を有する。通常、電動機巻線端子電圧５
１の上昇時間および下降時間は小さくするほど接合形Ｆ
ＥＴ１および接合形ＦＥＴ２等の電力損失が小さくでき
るため好ましいが、電気雑音が大きくなるという欠点が
ある。したがって、電気雑音を特に小さくしたい用途で
はあえて電動機巻線端子電圧５１の上昇時間および下降
時間を大きくすることが必要であり、これに容易に対応
できる構成である。
【００６１】また、図１における接合形ＦＥＴ１および
２のゲートとソース間にコンデンサを接続することによ
り、さらに電動機巻線端子電圧５１の上昇時間および下
降時間を大幅に長くできることはいうまでもない。
２のゲートとソース間にコンデンサを接続することによ
り、さらに電動機巻線端子電圧５１の上昇時間および下
降時間を大幅に長くできることはいうまでもない。
【００６２】以上が、電動機解放信号１５６が‘Ｈ’レ
ベル、つまりフリーランでない状態を指令している場合
における電流制御手段１２５および１２６の動作につい
ての説明であるが、最後に電動機解放信号１５６が
‘Ｌ’レベル、つまりフリーラン状態を指令している場
合における電流制御手段１２５および１２６の動作につ
いての説明をつけ加える。
ベル、つまりフリーランでない状態を指令している場合
における電流制御手段１２５および１２６の動作につい
ての説明であるが、最後に電動機解放信号１５６が
‘Ｌ’レベル、つまりフリーラン状態を指令している場
合における電流制御手段１２５および１２６の動作につ
いての説明をつけ加える。
【００６３】電動機解放信号１５６が‘Ｌ’レベル、つ
まりフリーラン状態を指令している場合には、スイッチ
ング指令信号４２にかかわらず論理積否定手段１０６お
よび１０７の出力信号はともに‘Ｈ’レベルとなり、し
たがってＰＮＰタイプのトランジスタ１１９のベース信
号１２３は‘Ｈ’レベル、トランジスタ２９のベース信
号４５は‘Ｌ’レベルとなる。
まりフリーラン状態を指令している場合には、スイッチ
ング指令信号４２にかかわらず論理積否定手段１０６お
よび１０７の出力信号はともに‘Ｈ’レベルとなり、し
たがってＰＮＰタイプのトランジスタ１１９のベース信
号１２３は‘Ｈ’レベル、トランジスタ２９のベース信
号４５は‘Ｌ’レベルとなる。
【００６４】この状態はいわゆる第５の状態で、第９の
電流値であるコレクタ電流４９およびコレクタ電流４８
はともに０である。
電流値であるコレクタ電流４９およびコレクタ電流４８
はともに０である。
【００６５】第５の状態となると、接合形ＦＥＴ１およ
び２のゲート信号電圧５０は抵抗１０５により電動機巻
線端子電圧５１とほぼ同電位となる。したがって、接合
形ＦＥＴ１および２はともにＯＦＦ状態となり、フリー
ラン状態が実現できる。第５の状態は、主に何らかのト
ラブルが発生した場合等において、電動機の運転を中断
して電動機および制御装置を保護するために用いられ
る。第５の状態への移行は、前記第１の状態，第２の状
態，第３の状態および第４の状態のいずれの状態からも
可能で、電動機解放信号１５６が‘Ｌ’レベルに変化し
た瞬間に移行する。逆に第５の状態からは、電動機解放
信号１５６が‘Ｈ’レベルに変化した瞬間に第１の状態
または第３の状態へ移行するように構成している。これ
は、第５の状態から第２の状態または第４の状態に移行
すると、ゲート信号電圧５０の上昇または下降に要する
時間が非常に長くなり、接合形ＦＥＴ１および２に過大
な発熱を生じるため、この防止策である。しかしなが
ら、第５の状態から他の状態への移行は、中断していた
電動機の運転を再開することを目的とする場合が主であ
り、この場合においては頻度が多くても数秒に１回程度
と低いため、接合形ＦＥＴ１および２の耐量が十分あれ
ば第５の状態から他のすべての状態へ移行できるような
構成とすることもできる。
び２のゲート信号電圧５０は抵抗１０５により電動機巻
線端子電圧５１とほぼ同電位となる。したがって、接合
形ＦＥＴ１および２はともにＯＦＦ状態となり、フリー
ラン状態が実現できる。第５の状態は、主に何らかのト
ラブルが発生した場合等において、電動機の運転を中断
して電動機および制御装置を保護するために用いられ
る。第５の状態への移行は、前記第１の状態，第２の状
態，第３の状態および第４の状態のいずれの状態からも
可能で、電動機解放信号１５６が‘Ｌ’レベルに変化し
た瞬間に移行する。逆に第５の状態からは、電動機解放
信号１５６が‘Ｈ’レベルに変化した瞬間に第１の状態
または第３の状態へ移行するように構成している。これ
は、第５の状態から第２の状態または第４の状態に移行
すると、ゲート信号電圧５０の上昇または下降に要する
時間が非常に長くなり、接合形ＦＥＴ１および２に過大
な発熱を生じるため、この防止策である。しかしなが
ら、第５の状態から他の状態への移行は、中断していた
電動機の運転を再開することを目的とする場合が主であ
り、この場合においては頻度が多くても数秒に１回程度
と低いため、接合形ＦＥＴ１および２の耐量が十分あれ
ば第５の状態から他のすべての状態へ移行できるような
構成とすることもできる。
【００６６】なお、本実施例の電流制御手段１２５およ
び１２６は、第５の電流値１６８，第６の電流値１６
９，第７の電流値１７０および第８の電流値１７１を０
としているが、第１の電流値１６４が第７の電流値１７
０よりも大きな電流値とし、第２の電流値１６５が第８
の電流値１７１よりも大きな電流値とし、第３の電流値
１６６が第５の電流値１６８よりも大きな電流値とし、
第４の電流値１６７が第６の電流値１６９よりも大きな
電流値とし、第１の電流値１６４と第７の電流値１７０
の差が第２の電流値１６５と第８の電流値１７１の差よ
り大きくし、第３の電流値１６６と第５の電流値１６８
の差が第４の電流値１６７と第６の電流値１６９の差よ
り大きくすれば、第５の電流値１６８，第６の電流値１
６９，第７の電流値１７０および第８の電流値１７１を
０以外の値とできることはいうまでもない。
び１２６は、第５の電流値１６８，第６の電流値１６
９，第７の電流値１７０および第８の電流値１７１を０
としているが、第１の電流値１６４が第７の電流値１７
０よりも大きな電流値とし、第２の電流値１６５が第８
の電流値１７１よりも大きな電流値とし、第３の電流値
１６６が第５の電流値１６８よりも大きな電流値とし、
第４の電流値１６７が第６の電流値１６９よりも大きな
電流値とし、第１の電流値１６４と第７の電流値１７０
の差が第２の電流値１６５と第８の電流値１７１の差よ
り大きくし、第３の電流値１６６と第５の電流値１６８
の差が第４の電流値１６７と第６の電流値１６９の差よ
り大きくすれば、第５の電流値１６８，第６の電流値１
６９，第７の電流値１７０および第８の電流値１７１を
０以外の値とできることはいうまでもない。
【００６７】図２（ｂ）にその一例を示す。また本実施
例の電流制御手段１２５および１２６は、第５の状態に
おける第９の電流値も０としているが、第９の電流値も
０以外の値とできることはいうまでもない。
例の電流制御手段１２５および１２６は、第５の状態に
おける第９の電流値も０としているが、第９の電流値も
０以外の値とできることはいうまでもない。
【００６８】つまり、トランジスタ１１９のコレクタ電
流４９とトランジスタ２９のコレクタ電流４８を同一の
電流値とすれば０以外の値とすることができる。
流４９とトランジスタ２９のコレクタ電流４８を同一の
電流値とすれば０以外の値とすることができる。
【００６９】（実施例２）以下本発明の第２の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００７０】図４において、１はＮチャンネルタイプの
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１２６は電流制
御手段、１０９は信号処理手段、１４は直流主電源、１
５，１６，１７および１８は直流電源、１０５は抵抗
で、以上は図１の構成と同様なものである。
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１２６は電流制
御手段、１０９は信号処理手段、１４は直流主電源、１
５，１６，１７および１８は直流電源、１０５は抵抗
で、以上は図１の構成と同様なものである。
【００７１】図１の構成と異なるのは、電流制御手段１
２５をカレントミラー手段９８と電流制御手段１２７で
構成した点である。
２５をカレントミラー手段９８と電流制御手段１２７で
構成した点である。
【００７２】以上のように構成されたＰＷＭインバータ
用出力回路について、図１の構成と異なるカレントミラ
ー手段９８と電流制御手段１２７の動作を説明する。
用出力回路について、図１の構成と異なるカレントミラ
ー手段９８と電流制御手段１２７の動作を説明する。
【００７３】ここでも説明を簡単にするために、まず電
動機解放信号１５６が‘Ｈ’レベル、つまりフリーラン
でない状態を指令している場合についてすべて説明し、
最後に電動機解放信号１５６が‘Ｌ’レベル、つまりフ
リーラン状態を指令している場合についての説明をつけ
加えることにする。
動機解放信号１５６が‘Ｈ’レベル、つまりフリーラン
でない状態を指令している場合についてすべて説明し、
最後に電動機解放信号１５６が‘Ｌ’レベル、つまりフ
リーラン状態を指令している場合についての説明をつけ
加えることにする。
【００７４】まず、電流制御手段１２７の動作を図５を
用いて詳しく説明する。ＮＰＮタイプのトランジスタ２
８のベース信号４３はスイッチング指令信号４２を論理
積否定手段１０７と論理反転手段２０を通して発生させ
る。このベース信号４３はスイッチング指令信号４２と
ほぼ同じで、‘Ｌ’レベルが例えば０Ｖ、‘Ｈ’レベル
が例えば５Ｖの値をとるものとする。次に、Ｎチャンネ
ルタイプのＭＯＳ−ＦＥＴ３０のゲート信号４４はスイ
ッチング指令信号４２を論理反転手段２１および２２と
論理積否定手段１０７と信号遅延手段２６を通して発生
させる。このゲート信号４４は、スイッチング指令信号
４２を論理反転した信号を遅延時間ＴＡだけ遅らせたも
ので、‘Ｌ’レベルをＭＯＳ−ＦＥＴ３０を十分にＯＦ
Ｆさせることのできる電圧とし、‘Ｈ’レベルをＭＯＳ
−ＦＥＴ３０を十分にＯＮさせることのできる電圧とす
る。トランジスタ２８はエミッタホロワ型の回路構成を
とり、ベース信号４３が約０．７Ｖ以上になるとベース
信号４３の電圧とエミッタに接続された抵抗の値で定ま
るコレクタ電流４７が流れ、ベース信号４３が約０．７
Ｖ以下の場合にはコレクタ電流４７は０となる。ＭＯＳ
−ＦＥＴ３０はトランジスタ２８のエミッタに接続され
た抵抗の値を切り換える働きをしており、トランジスタ
２８のベース信号が約０．７Ｖ以上でＭＯＳ−ＦＥＴ３
０がＯＮするとトランジスタ２８のコレクタ電流４７を
大きくする作用がある。
用いて詳しく説明する。ＮＰＮタイプのトランジスタ２
８のベース信号４３はスイッチング指令信号４２を論理
積否定手段１０７と論理反転手段２０を通して発生させ
る。このベース信号４３はスイッチング指令信号４２と
ほぼ同じで、‘Ｌ’レベルが例えば０Ｖ、‘Ｈ’レベル
が例えば５Ｖの値をとるものとする。次に、Ｎチャンネ
ルタイプのＭＯＳ−ＦＥＴ３０のゲート信号４４はスイ
ッチング指令信号４２を論理反転手段２１および２２と
論理積否定手段１０７と信号遅延手段２６を通して発生
させる。このゲート信号４４は、スイッチング指令信号
４２を論理反転した信号を遅延時間ＴＡだけ遅らせたも
ので、‘Ｌ’レベルをＭＯＳ−ＦＥＴ３０を十分にＯＦ
Ｆさせることのできる電圧とし、‘Ｈ’レベルをＭＯＳ
−ＦＥＴ３０を十分にＯＮさせることのできる電圧とす
る。トランジスタ２８はエミッタホロワ型の回路構成を
とり、ベース信号４３が約０．７Ｖ以上になるとベース
信号４３の電圧とエミッタに接続された抵抗の値で定ま
るコレクタ電流４７が流れ、ベース信号４３が約０．７
Ｖ以下の場合にはコレクタ電流４７は０となる。ＭＯＳ
−ＦＥＴ３０はトランジスタ２８のエミッタに接続され
た抵抗の値を切り換える働きをしており、トランジスタ
２８のベース信号が約０．７Ｖ以上でＭＯＳ−ＦＥＴ３
０がＯＮするとトランジスタ２８のコレクタ電流４７を
大きくする作用がある。
【００７５】ここで、スイッチング指令信号４２とコレ
クタ電流４７の関係を考察すると、スイッチング指令信
号４２が‘Ｌ’レベルの時にはコレクタ電流４７は０
で、次にスイッチング指令信号４２が‘Ｈ’レベルに変
化してから遅延時間ＴＡが経過するまでコレクタ電流４
７は比較的大きな電流値となり、次に比較的小さな電流
値となり、スイッチング指令信号４２が‘Ｌ’レベルに
なるとコレクタ電流４７は０となる。
クタ電流４７の関係を考察すると、スイッチング指令信
号４２が‘Ｌ’レベルの時にはコレクタ電流４７は０
で、次にスイッチング指令信号４２が‘Ｈ’レベルに変
化してから遅延時間ＴＡが経過するまでコレクタ電流４
７は比較的大きな電流値となり、次に比較的小さな電流
値となり、スイッチング指令信号４２が‘Ｌ’レベルに
なるとコレクタ電流４７は０となる。
【００７６】以上が電流制御手段１２７の動作について
の説明である。次に、カレントミラー手段９８の働きに
ついて述べる。
の説明である。次に、カレントミラー手段９８の働きに
ついて述べる。
【００７７】抵抗１１および１２とトランジスタ９およ
び１０は互いにカレントミラー構成をとり、トランジス
タ９が飽和しない範囲において、トランジスタ９のコレ
クタ電流４９をトランジスタ２８のコレクタ電流４７に
対応した電流とする働きをする。
び１０は互いにカレントミラー構成をとり、トランジス
タ９が飽和しない範囲において、トランジスタ９のコレ
クタ電流４９をトランジスタ２８のコレクタ電流４７に
対応した電流とする働きをする。
【００７８】ダイオード３は、トランジスタ９が少なく
とも第２の電流値１６５が流れている時に飽和しないよ
うにトランジスタ９のコレクタ電圧の上限を制限してい
る。
とも第２の電流値１６５が流れている時に飽和しないよ
うにトランジスタ９のコレクタ電圧の上限を制限してい
る。
【００７９】ここで、スイッチング指令信号４２とトラ
ンジスタ９のコレクタ電流４９の関係を考察すると、ス
イッチング指令信号４２が‘Ｌ’レベルの時にはコレク
タ電流４９は０で、次にスイッチング指令信号４２が
‘Ｈ’レベルに変化してから遅延時間ＴＡが経過するま
でコレクタ電流４９は比較的大きな電流値となり、次に
比較的小さな電流値となり、スイッチング指令信号４２
が‘Ｌ’レベルになるとコレクタ電流４９は０となる。
ンジスタ９のコレクタ電流４９の関係を考察すると、ス
イッチング指令信号４２が‘Ｌ’レベルの時にはコレク
タ電流４９は０で、次にスイッチング指令信号４２が
‘Ｈ’レベルに変化してから遅延時間ＴＡが経過するま
でコレクタ電流４９は比較的大きな電流値となり、次に
比較的小さな電流値となり、スイッチング指令信号４２
が‘Ｌ’レベルになるとコレクタ電流４９は０となる。
【００８０】以上が、電動機解放信号１５６が‘Ｈ’レ
ベル、つまりフリーランでない状態を指令している場合
における電流制御手段１２７とカレントミラー手段９８
の動作についての説明であるが、最後に電動機解放信号
１５６が‘Ｌ’レベル、つまりフリーラン状態を指令し
ている場合における電流制御手段１２７とカレントミラ
ー手段９８の動作についての説明をつけ加える。電動機
解放信号１５６が‘Ｌ’レベル、つまりフリーラン状態
を指令している場合には、スイッチング指令信号４２に
かかわらず論理積否定手段１０７の出力信号は‘Ｈ’レ
ベルとなり、したがってＮＰＮタイプのトランジスタ２
８のベース信号４３は‘Ｌ’レベルとなる。この状態
は、コレクタ電流４７は０であり、トランジスタ９のコ
レクタ電流４９も０となる。いわゆる第５の状態とな
る。
ベル、つまりフリーランでない状態を指令している場合
における電流制御手段１２７とカレントミラー手段９８
の動作についての説明であるが、最後に電動機解放信号
１５６が‘Ｌ’レベル、つまりフリーラン状態を指令し
ている場合における電流制御手段１２７とカレントミラ
ー手段９８の動作についての説明をつけ加える。電動機
解放信号１５６が‘Ｌ’レベル、つまりフリーラン状態
を指令している場合には、スイッチング指令信号４２に
かかわらず論理積否定手段１０７の出力信号は‘Ｈ’レ
ベルとなり、したがってＮＰＮタイプのトランジスタ２
８のベース信号４３は‘Ｌ’レベルとなる。この状態
は、コレクタ電流４７は０であり、トランジスタ９のコ
レクタ電流４９も０となる。いわゆる第５の状態とな
る。
【００８１】以上のように、カレントミラー手段９８と
電流制御手段１２７は、電流制御手段１２５と同等の動
作を行うことがわかる。
電流制御手段１２７は、電流制御手段１２５と同等の動
作を行うことがわかる。
【００８２】また、図４，図６および図７においても接
合形ＦＥＴ１および２のゲートとソース間にコンデンサ
を接続することにより、さらに電動機巻線端子電圧５１
の上昇時間および下降時間を大幅に長くできることはい
うまでもない。
合形ＦＥＴ１および２のゲートとソース間にコンデンサ
を接続することにより、さらに電動機巻線端子電圧５１
の上昇時間および下降時間を大幅に長くできることはい
うまでもない。
【００８３】なお、図４におけるＰＮＰタイプのトラン
ジスタ１０をダイオードとして表現しても良いことはい
うまでもない。
ジスタ１０をダイオードとして表現しても良いことはい
うまでもない。
【００８４】（実施例３）以下本発明の第３の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００８５】図６において、１はＮチャンネルタイプの
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１２６および１
２７は電流制御手段、１０９は信号処理手段、１４は直
流主電源、１５，１６，１７および１８は直流電源、１
０５は抵抗で、以上は図４の構成と同様なものである。
図４の構成と異なるのは、ＰＮＰタイプのトランジスタ
９および１０と抵抗１１および１２で構成していたカレ
ントミラー手段９８を、ＰＮＰタイプのトランジスタ９
と抵抗１１および１２で簡易的にカレントミラー手段を
構成した点である。
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１２６および１
２７は電流制御手段、１０９は信号処理手段、１４は直
流主電源、１５，１６，１７および１８は直流電源、１
０５は抵抗で、以上は図４の構成と同様なものである。
図４の構成と異なるのは、ＰＮＰタイプのトランジスタ
９および１０と抵抗１１および１２で構成していたカレ
ントミラー手段９８を、ＰＮＰタイプのトランジスタ９
と抵抗１１および１２で簡易的にカレントミラー手段を
構成した点である。
【００８６】図６におけるカレントミラー手段は図４に
おけるカレントミラー手段に比べ精度や温度特性が劣る
ために直流電源１５の電圧を高くする必要があるが、そ
れが許容される場合では実用上問題はない。
おけるカレントミラー手段に比べ精度や温度特性が劣る
ために直流電源１５の電圧を高くする必要があるが、そ
れが許容される場合では実用上問題はない。
【００８７】（実施例４）以下本発明の第４の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００８８】図７において、１はＮチャンネルタイプの
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１２６および１
２７は電流制御手段、１０９は信号処理手段、１４は直
流主電源、１５，１６，１７および１８は直流電源、１
０５は抵抗で、以上は図４の構成と同様なものである。
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１２６および１
２７は電流制御手段、１０９は信号処理手段、１４は直
流主電源、１５，１６，１７および１８は直流電源、１
０５は抵抗で、以上は図４の構成と同様なものである。
【００８９】図４の構成と異なるのは、ＰＮＰタイプの
トランジスタ９および１０と抵抗１１および１２で構成
していたカレントミラー手段９８を、ＰＮＰタイプのト
ランジスタ９とＮＰＮタイプのトランジスタ１２８とダ
イオード１２９と抵抗１１および１３０でカレントミラ
ー手段を構成した点である。
トランジスタ９および１０と抵抗１１および１２で構成
していたカレントミラー手段９８を、ＰＮＰタイプのト
ランジスタ９とＮＰＮタイプのトランジスタ１２８とダ
イオード１２９と抵抗１１および１３０でカレントミラ
ー手段を構成した点である。
【００９０】図４におけるカレントミラー手段では、Ｐ
ＮＰトランジスタ９のコレクタ電圧が下降する際、ＰＮ
Ｐトランジスタ９のベース電圧がコレクタ出力容量Ｃｏ
ｂを流れる電流によって低下しＰＮＰトランジスタ９を
ＯＮしてしまう。このため、ＰＮＰトランジスタ９のコ
レクタに電流を漏洩する結果となり、ゲート信号電圧５
０の下降時間が長くなり接合形ＦＥＴのスイッチング損
失を増大してしまう。したがってこれを防ぐためには、
ＰＮＰタイプのトランジスタ９をコレクタ出力容量Ｃｏ
ｂが非常に小さいものを選択する必要がある。
ＮＰトランジスタ９のコレクタ電圧が下降する際、ＰＮ
Ｐトランジスタ９のベース電圧がコレクタ出力容量Ｃｏ
ｂを流れる電流によって低下しＰＮＰトランジスタ９を
ＯＮしてしまう。このため、ＰＮＰトランジスタ９のコ
レクタに電流を漏洩する結果となり、ゲート信号電圧５
０の下降時間が長くなり接合形ＦＥＴのスイッチング損
失を増大してしまう。したがってこれを防ぐためには、
ＰＮＰタイプのトランジスタ９をコレクタ出力容量Ｃｏ
ｂが非常に小さいものを選択する必要がある。
【００９１】これに対して図７におけるカレントミラー
手段では、ＰＮＰトランジスタ９のコレクタ電圧が下降
する際に、コレクタ出力容量Ｃｏｂを流れる電流がＮＰ
Ｎトランジスタ１２８のエミッタ電流によって補われる
ため、ＰＮＰトランジスタ９のベース電圧の低下を防止
でき、ＰＮＰタイプのトランジスタ９をコレクタ出力容
量Ｃｏｂが比較的大きなものを選択してもスイッチング
損失の少ない構成とすることができる。
手段では、ＰＮＰトランジスタ９のコレクタ電圧が下降
する際に、コレクタ出力容量Ｃｏｂを流れる電流がＮＰ
Ｎトランジスタ１２８のエミッタ電流によって補われる
ため、ＰＮＰトランジスタ９のベース電圧の低下を防止
でき、ＰＮＰタイプのトランジスタ９をコレクタ出力容
量Ｃｏｂが比較的大きなものを選択してもスイッチング
損失の少ない構成とすることができる。
【００９２】（実施例５）以下本発明の第５の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【００９３】図８において、１はＮチャンネルタイプの
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１０９は信号処
理手段、１４は直流主電源、１５，１６，１７および１
８は直流電源、１０５は抵抗で、以上は図１の構成と同
様なものである。
接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１０９は信号処
理手段、１４は直流主電源、１５，１６，１７および１
８は直流電源、１０５は抵抗で、以上は図１の構成と同
様なものである。
【００９４】図１の構成と異なるのは、電流制御手段１
２６をカレントミラー手段１３２と電流制御手段１３１
で構成した点と電流制御手段１２５を電流制御手段１６
３とした点である。
２６をカレントミラー手段１３２と電流制御手段１３１
で構成した点と電流制御手段１２５を電流制御手段１６
３とした点である。
【００９５】以上のように構成されたＰＷＭインバータ
用出力回路について、図１の構成と異なるカレントミラ
ー手段１３２と電流制御手段１３１の動作を説明する。
用出力回路について、図１の構成と異なるカレントミラ
ー手段１３２と電流制御手段１３１の動作を説明する。
【００９６】ここでも説明を簡単にするために、まず電
動機解放信号１５６が‘Ｈ’レベル、つまりフリーラン
でない状態を指令している場合についてすべて説明し、
最後に電動機解放信号１５６が‘Ｌ’レベル、つまりフ
リーラン状態を指令している場合についての説明をつけ
加えることにする。
動機解放信号１５６が‘Ｈ’レベル、つまりフリーラン
でない状態を指令している場合についてすべて説明し、
最後に電動機解放信号１５６が‘Ｌ’レベル、つまりフ
リーラン状態を指令している場合についての説明をつけ
加えることにする。
【００９７】まず、電流制御手段１３１の動作を図９を
用いて詳しく説明する。ＰＮＰタイプのトランジスタ１
３７のベース信号１４８はスイッチング指令信号４２を
論理積否定手段１０６と論理反転手段６５，１６１およ
び１３９を通して発生させる。このベース信号１４８は
スイッチング指令信号４２が‘Ｈ’レベルの場合に例え
ば直流電源１５のプラス端子と同電位、‘Ｌ’レベルの
場合に例えば直流電源１５のプラス端子より５Ｖ低い電
位とする。
用いて詳しく説明する。ＰＮＰタイプのトランジスタ１
３７のベース信号１４８はスイッチング指令信号４２を
論理積否定手段１０６と論理反転手段６５，１６１およ
び１３９を通して発生させる。このベース信号１４８は
スイッチング指令信号４２が‘Ｈ’レベルの場合に例え
ば直流電源１５のプラス端子と同電位、‘Ｌ’レベルの
場合に例えば直流電源１５のプラス端子より５Ｖ低い電
位とする。
【００９８】次に、ＰチャンネルタイプのＭＯＳ−ＦＥ
Ｔ１３８のゲート信号１４９はスイッチング指令信号４
２を論理反転手段６５，１６１，１４０および１４１と
論理積否定手段１０６と信号遅延手段１４２を通して発
生させる。このゲート信号１４９はスイッチング指令信
号４２を論理反転し遅延時間ＴＢだけ遅らせたもので、
‘Ｌ’レベルをＭＯＳ−ＦＥＴ１３８を十分にＯＮさせ
ることのできる電圧とし、‘Ｈ’レベルをＭＯＳ−ＦＥ
Ｔ１３８を十分にＯＦＦさせることのできる電圧とす
る。
Ｔ１３８のゲート信号１４９はスイッチング指令信号４
２を論理反転手段６５，１６１，１４０および１４１と
論理積否定手段１０６と信号遅延手段１４２を通して発
生させる。このゲート信号１４９はスイッチング指令信
号４２を論理反転し遅延時間ＴＢだけ遅らせたもので、
‘Ｌ’レベルをＭＯＳ−ＦＥＴ１３８を十分にＯＮさせ
ることのできる電圧とし、‘Ｈ’レベルをＭＯＳ−ＦＥ
Ｔ１３８を十分にＯＦＦさせることのできる電圧とす
る。
【００９９】トランジスタ１３７はエミッタホロワ型の
回路構成をとり、ベース信号１４８の電位が直流電源１
５のプラス端子の電位に比べ約０．７Ｖ以上低くなると
エミッタに接続された抵抗の値とそれに印加される電圧
で定まる電流がほぼコレクタ電流１５０として流れ、ベ
ース信号１４８の電位と直流電源１５のプラス端子の電
位との差が約０．７Ｖ以下の場合にはコレクタ電流１５
０は０となる。
回路構成をとり、ベース信号１４８の電位が直流電源１
５のプラス端子の電位に比べ約０．７Ｖ以上低くなると
エミッタに接続された抵抗の値とそれに印加される電圧
で定まる電流がほぼコレクタ電流１５０として流れ、ベ
ース信号１４８の電位と直流電源１５のプラス端子の電
位との差が約０．７Ｖ以下の場合にはコレクタ電流１５
０は０となる。
【０１００】ＭＯＳ−ＦＥＴ１３８はトランジスタ１３
７のエミッタに接続された抵抗の値を切り換える働きを
しており、トランジスタ１３７のベース信号の電位が直
流電源１５のプラス端子の電位に比べ約０．７Ｖ以上低
い状態でＭＯＳ−ＦＥＴ１３８がＯＮするとトランジス
タ１３７のコレクタ電流１５０を大きくする作用があ
る。
７のエミッタに接続された抵抗の値を切り換える働きを
しており、トランジスタ１３７のベース信号の電位が直
流電源１５のプラス端子の電位に比べ約０．７Ｖ以上低
い状態でＭＯＳ−ＦＥＴ１３８がＯＮするとトランジス
タ１３７のコレクタ電流１５０を大きくする作用があ
る。
【０１０１】ここで、スイッチング指令信号４２とコレ
クタ電流１５０の関係を考察すると、スイッチング指令
信号４２が‘Ｈ’レベルの時にはコレクタ電流１５０は
０で、次に、スイッチング指令信号４２が‘Ｌ’レベル
に変化してから遅延時間ＴＢが経過するまでコレクタ電
流１５０は比較的大きな電流値となり、次に比較的小さ
な電流値となり、スイッチング指令信号４２が‘Ｈ’レ
ベルになるとコレクタ電流１５０は０となる。
クタ電流１５０の関係を考察すると、スイッチング指令
信号４２が‘Ｈ’レベルの時にはコレクタ電流１５０は
０で、次に、スイッチング指令信号４２が‘Ｌ’レベル
に変化してから遅延時間ＴＢが経過するまでコレクタ電
流１５０は比較的大きな電流値となり、次に比較的小さ
な電流値となり、スイッチング指令信号４２が‘Ｈ’レ
ベルになるとコレクタ電流１５０は０となる。
【０１０２】以上が電流制御手段１３１の動作について
の説明である。次に、カレントミラー手段１３２の働き
について述べる。
の説明である。次に、カレントミラー手段１３２の働き
について述べる。
【０１０３】抵抗１３５および１３６とトランジスタ１
３３および１３４は互いにカレントミラー構成をとり、
トランジスタ１３３が飽和しない範囲において、トラン
ジスタ１３３のコレクタ電流４８をトランジスタ１３７
のコレクタ電流１５０に対応した電流とする働きをす
る。
３３および１３４は互いにカレントミラー構成をとり、
トランジスタ１３３が飽和しない範囲において、トラン
ジスタ１３３のコレクタ電流４８をトランジスタ１３７
のコレクタ電流１５０に対応した電流とする働きをす
る。
【０１０４】ダイオード４は、トランジスタ１３３が少
なくとも第４の電流値１６７が流れている時に飽和しな
いようにトランジスタ１３３のコレクタ電圧の下限を制
限している。
なくとも第４の電流値１６７が流れている時に飽和しな
いようにトランジスタ１３３のコレクタ電圧の下限を制
限している。
【０１０５】ここで、スイッチング指令信号４２とトラ
ンジスタ１３３のコレクタ電流４８の関係を考察する
と、スイッチング指令信号４２が‘Ｈ’レベルの時には
コレクタ電流４８は０で、次にスイッチング指令信号４
２が‘Ｌ’レベルに変化してから遅延時間ＴＢが経過す
るまでコレクタ電流４８は比較的大きな電流値となり、
次に比較的小さな電流値となり、スイッチング指令信号
４２が‘Ｈ’レベルになるとコレクタ電流４８は０とな
る。
ンジスタ１３３のコレクタ電流４８の関係を考察する
と、スイッチング指令信号４２が‘Ｈ’レベルの時には
コレクタ電流４８は０で、次にスイッチング指令信号４
２が‘Ｌ’レベルに変化してから遅延時間ＴＢが経過す
るまでコレクタ電流４８は比較的大きな電流値となり、
次に比較的小さな電流値となり、スイッチング指令信号
４２が‘Ｈ’レベルになるとコレクタ電流４８は０とな
る。
【０１０６】以上が、電動機解放信号１５６が‘Ｈ’レ
ベル、つまりフリーランでない状態を指令している場合
における電流制御手段１３１とカレントミラー手段１３
２の動作についての説明であるが、最後に電動機解放信
号１５６が‘Ｌ’レベル、つまりフリーラン状態を指令
している場合における電流制御手段１３１とカレントミ
ラー手段１３２の動作についての説明をつけ加える。
ベル、つまりフリーランでない状態を指令している場合
における電流制御手段１３１とカレントミラー手段１３
２の動作についての説明であるが、最後に電動機解放信
号１５６が‘Ｌ’レベル、つまりフリーラン状態を指令
している場合における電流制御手段１３１とカレントミ
ラー手段１３２の動作についての説明をつけ加える。
【０１０７】電動機解放信号１５６が‘Ｌ’レベル、つ
まりフリーラン状態を指令している場合には、スイッチ
ング指令信号４２にかかわらず論理積否定手段１０６の
出力信号は‘Ｈ’レベルとなり、したがってＰＮＰタイ
プのトランジスタ１３７のベース信号１４８は‘Ｈ’レ
ベルとなる。この状態はコレクタ電流１５０は０であ
り、トランジスタ１３３のコレクタ電流４８も０とな
る。いわゆる第５の状態となる。
まりフリーラン状態を指令している場合には、スイッチ
ング指令信号４２にかかわらず論理積否定手段１０６の
出力信号は‘Ｈ’レベルとなり、したがってＰＮＰタイ
プのトランジスタ１３７のベース信号１４８は‘Ｈ’レ
ベルとなる。この状態はコレクタ電流１５０は０であ
り、トランジスタ１３３のコレクタ電流４８も０とな
る。いわゆる第５の状態となる。
【０１０８】以上のように、カレントミラー手段１３２
と電流制御手段１３１は、電流制御手段１２６と同等の
動作を行うことがわかる。
と電流制御手段１３１は、電流制御手段１２６と同等の
動作を行うことがわかる。
【０１０９】また、図１の構成と異なる電流制御手段１
６３は、電流制御手段１２５のホトカプラ１１５を論理
反転手段１６２とした点である。
６３は、電流制御手段１２５のホトカプラ１１５を論理
反転手段１６２とした点である。
【０１１０】これは、電流制御手段１６３および１３１
と信号処理手段１０９の論理素子を共通電源により動作
させることにより絶縁を考慮する必要がなく、電流制御
手段１６３の構成により電流制御手段１２５と同等の動
作を得ることができる。
と信号処理手段１０９の論理素子を共通電源により動作
させることにより絶縁を考慮する必要がなく、電流制御
手段１６３の構成により電流制御手段１２５と同等の動
作を得ることができる。
【０１１１】また、図８，図１０および図１１において
も接合形ＦＥＴ１および２のゲートとソース間にコンデ
ンサを接続することにより、さらに電動機巻線端子電圧
５１の上昇時間および下降時間を大幅に長くできること
はいうまでもない。
も接合形ＦＥＴ１および２のゲートとソース間にコンデ
ンサを接続することにより、さらに電動機巻線端子電圧
５１の上昇時間および下降時間を大幅に長くできること
はいうまでもない。
【０１１２】なお、図８におけるＮＰＮタイプのトラン
ジスタ１３４をダイオードとして表現しても良いことは
いうまでもない。
ジスタ１３４をダイオードとして表現しても良いことは
いうまでもない。
【０１１３】（実施例６）以下本発明の第６の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【０１１４】図１０において、１はＮチャンネルタイプ
の接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１３１および１
６３は電流制御手段、１０９は信号処理手段、１４は直
流主電源、１５，１６，１７および１８は直流電源、１
０５は抵抗で、以上は図８の構成と同様なものである。
の接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１３１および１
６３は電流制御手段、１０９は信号処理手段、１４は直
流主電源、１５，１６，１７および１８は直流電源、１
０５は抵抗で、以上は図８の構成と同様なものである。
【０１１５】図８の構成と異なるのは、ＮＰＮタイプの
トランジスタ１３３および１３４と抵抗１３５および１
３６で構成していたカレントミラー手段１３２を、ＮＰ
Ｎタイプのトランジスタ１３３と抵抗１３５および１３
６で簡易的にカレントミラー手段を構成した点である。
図１０におけるカレントミラー手段は図８におけるカレ
ントミラー手段に比べ精度や温度特性が劣るために直流
電源１６の電圧を高くする必要があるが、それが許容さ
れる場合では実用上問題はない。
トランジスタ１３３および１３４と抵抗１３５および１
３６で構成していたカレントミラー手段１３２を、ＮＰ
Ｎタイプのトランジスタ１３３と抵抗１３５および１３
６で簡易的にカレントミラー手段を構成した点である。
図１０におけるカレントミラー手段は図８におけるカレ
ントミラー手段に比べ精度や温度特性が劣るために直流
電源１６の電圧を高くする必要があるが、それが許容さ
れる場合では実用上問題はない。
【０１１６】（実施例７）以下本発明の第７の実施例に
ついて、図面を参照しながら説明する。
ついて、図面を参照しながら説明する。
【０１１７】図１１において、１はＮチャンネルタイプ
の接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１３１および１
６３は電流制御手段、１０９は信号処理手段、１４は直
流主電源、１５，１６，１７および１８は直流電源、１
０５は抵抗で、以上は図８の構成と同様なものである。
の接合形ＦＥＴ、２はＰチャンネルタイプの接合形ＦＥ
Ｔ、３，４，５および６はダイオード、１３１および１
６３は電流制御手段、１０９は信号処理手段、１４は直
流主電源、１５，１６，１７および１８は直流電源、１
０５は抵抗で、以上は図８の構成と同様なものである。
【０１１８】図８の構成と異なるのは、ＮＰＮタイプの
トランジスタ１３３および１３４と抵抗１３５および１
３６で構成していたカレントミラー手段１３２を、ＮＰ
Ｎタイプのトランジスタ１３３とＰＮＰタイプのトラン
ジスタ１５２とダイオード１５３と抵抗１３５および１
５４でカレントミラー手段を構成した点である。
トランジスタ１３３および１３４と抵抗１３５および１
３６で構成していたカレントミラー手段１３２を、ＮＰ
Ｎタイプのトランジスタ１３３とＰＮＰタイプのトラン
ジスタ１５２とダイオード１５３と抵抗１３５および１
５４でカレントミラー手段を構成した点である。
【０１１９】図８におけるカレントミラー手段では、Ｎ
ＰＮトランジスタ１３３のコレクタ電圧が上昇する際、
ＮＰＮトランジスタ１３３のベース電圧がコレクタ出力
容量Ｃｏｂを流れる電流によって上昇しＮＰＮトランジ
スタ１３３をＯＮしてしまう。このため、ＮＰＮトラン
ジスタ１３３のコレクタに電流を漏洩する結果となり、
ゲート信号電圧５０の上昇時間が長くなり接合形ＦＥＴ
のスイッチング損失を増大してしまう。
ＰＮトランジスタ１３３のコレクタ電圧が上昇する際、
ＮＰＮトランジスタ１３３のベース電圧がコレクタ出力
容量Ｃｏｂを流れる電流によって上昇しＮＰＮトランジ
スタ１３３をＯＮしてしまう。このため、ＮＰＮトラン
ジスタ１３３のコレクタに電流を漏洩する結果となり、
ゲート信号電圧５０の上昇時間が長くなり接合形ＦＥＴ
のスイッチング損失を増大してしまう。
【０１２０】したがってこれを防ぐためには、ＮＰＮタ
イプのトランジスタ１３３をコレクタ出力容量Ｃｏｂが
非常に小さいものを選択する必要がある。
イプのトランジスタ１３３をコレクタ出力容量Ｃｏｂが
非常に小さいものを選択する必要がある。
【０１２１】これに対して図１１におけるカレントミラ
ー手段では、ＮＰＮトランジスタ１３３のコレクタ電圧
が上昇する際に、コレクタ出力容量Ｃｏｂを流れる電流
をＰＮＰトランジスタ１５２のエミッタ電流によって除
去することができ、ＮＰＮトランジスタ１３３のベース
電圧の上昇を防止でき、ＮＰＮタイプのトランジスタ１
３３をコレクタ出力容量Ｃｏｂが比較的大きなものを選
択してもスイッチング損失の少ない構成とすることがで
きる。
ー手段では、ＮＰＮトランジスタ１３３のコレクタ電圧
が上昇する際に、コレクタ出力容量Ｃｏｂを流れる電流
をＰＮＰトランジスタ１５２のエミッタ電流によって除
去することができ、ＮＰＮトランジスタ１３３のベース
電圧の上昇を防止でき、ＮＰＮタイプのトランジスタ１
３３をコレクタ出力容量Ｃｏｂが比較的大きなものを選
択してもスイッチング損失の少ない構成とすることがで
きる。
【０１２２】なお、図１２に示すように三相ＰＷＭイン
バータを構成する場合においては、一般的に直流主電源
を共通接続して３個のＰＷＭインバータ用出力回路を配
置するが、本発明によるＰＷＭインバータ用出力回路に
おいてはさらに第１，第２，第３，第４，第５，第６お
よび第７の実施例における直流電源１５，１６，１７お
よび１８も共通接続できることはいうまでもない。
バータを構成する場合においては、一般的に直流主電源
を共通接続して３個のＰＷＭインバータ用出力回路を配
置するが、本発明によるＰＷＭインバータ用出力回路に
おいてはさらに第１，第２，第３，第４，第５，第６お
よび第７の実施例における直流電源１５，１６，１７お
よび１８も共通接続できることはいうまでもない。
【０１２３】
【発明の効果】以上のように本発明は、実施例１の構成
とすることにより、フローティング状態が本質的になく
フローティング時間が０でスイッチング指令信号と電動
機巻線端子の平均電圧が一義的に定まることにより制御
誤差が非常に小さく、かつ消費電力も少ない優れたＰＷ
Ｍインバータ用出力回路を安価に提供することができる
ものである。さらに必要に応じて、電気雑音の発生が非
常に小さな優れたＰＷＭインバータ用出力回路を安価に
提供することができるものである。
とすることにより、フローティング状態が本質的になく
フローティング時間が０でスイッチング指令信号と電動
機巻線端子の平均電圧が一義的に定まることにより制御
誤差が非常に小さく、かつ消費電力も少ない優れたＰＷ
Ｍインバータ用出力回路を安価に提供することができる
ものである。さらに必要に応じて、電気雑音の発生が非
常に小さな優れたＰＷＭインバータ用出力回路を安価に
提供することができるものである。
【０１２４】また、実施例２の構成とすることにより、
電流制御手段と信号処理手段を共通電源で動作させるこ
とができ、フォトカプラ等の絶縁手段や直流電源の削減
を図りながら実施例１と同様の効果を得ることができ
る。
電流制御手段と信号処理手段を共通電源で動作させるこ
とができ、フォトカプラ等の絶縁手段や直流電源の削減
を図りながら実施例１と同様の効果を得ることができ
る。
【０１２５】また、実施例３の構成とすることにより、
簡易的にカレントミラー手段が構成でき、実施例２と比
べ精度や温度特性が劣るものの安価に実施例２と同様の
効果を得ることができる。
簡易的にカレントミラー手段が構成でき、実施例２と比
べ精度や温度特性が劣るものの安価に実施例２と同様の
効果を得ることができる。
【０１２６】また、実施例４の構成とすることにより、
ＰＮＰトランジスタ９のコレクタ電圧が下降する際に生
じるＰＮＰトランジスタ９のベース電圧の低下を防止で
き、スイッチング損失の低減を図りながら実施例２と同
様の効果を得ることができる。
ＰＮＰトランジスタ９のコレクタ電圧が下降する際に生
じるＰＮＰトランジスタ９のベース電圧の低下を防止で
き、スイッチング損失の低減を図りながら実施例２と同
様の効果を得ることができる。
【０１２７】また、実施例５の構成とすることにより、
実施例２と同様の効果を得ることができる。
実施例２と同様の効果を得ることができる。
【０１２８】また、実施例６の構成とすることにより、
簡易的にカレントミラー手段が構成でき、実施例５と比
べ精度や温度特性が劣るものの安価に実施例５と同様の
効果を得ることができる。
簡易的にカレントミラー手段が構成でき、実施例５と比
べ精度や温度特性が劣るものの安価に実施例５と同様の
効果を得ることができる。
【０１２９】また、実施例７の構成とすることにより、
ＮＰＮトランジスタ１３３のコレクタ電圧が上昇する際
に生じるＮＰＮトランジスタ１３３のベース電圧の上昇
を防止でき、スイッチング損失の低減を図りながら実施
例５と同様の効果を得ることができる。
ＮＰＮトランジスタ１３３のコレクタ電圧が上昇する際
に生じるＮＰＮトランジスタ１３３のベース電圧の上昇
を防止でき、スイッチング損失の低減を図りながら実施
例５と同様の効果を得ることができる。
【図１】本発明の第１の実施例におけるＰＷＭインバー
タ用出力回路図
タ用出力回路図
【図２】（ａ）本発明の第１の実施例におけるＰＷＭイ
ンバータ用出力回路の電流制御手段の動作を示す図 （ｂ）本発明の第１の実施例におけるＰＷＭインバータ
用出力回路の電流制御手段の他の動作を示す図
ンバータ用出力回路の電流制御手段の動作を示す図 （ｂ）本発明の第１の実施例におけるＰＷＭインバータ
用出力回路の電流制御手段の他の動作を示す図
【図３】本発明の第１の実施例におけるＰＷＭインバー
タ用出力回路の動作を示す図
タ用出力回路の動作を示す図
【図４】本発明の第２の実施例におけるＰＷＭインバー
タ用出力回路図
タ用出力回路図
【図５】本発明の第２の実施例におけるＰＷＭインバー
タ用出力回路の電流制御手段の動作を示す図
タ用出力回路の電流制御手段の動作を示す図
【図６】本発明の第３の実施例におけるＰＷＭインバー
タ用出力回路図
タ用出力回路図
【図７】本発明の第４の実施例におけるＰＷＭインバー
タ用出力回路図
タ用出力回路図
【図８】本発明の第５の実施例におけるＰＷＭインバー
タ用出力回路図
タ用出力回路図
【図９】本発明の第５の実施例におけるＰＷＭインバー
タ用出力回路の電流制御手段の動作を示す図
タ用出力回路の電流制御手段の動作を示す図
【図１０】本発明の第６の実施例におけるＰＷＭインバ
ータ用出力回路図
ータ用出力回路図
【図１１】本発明の第７の実施例におけるＰＷＭインバ
ータ用出力回路図
ータ用出力回路図
【図１２】一般的なＰＷＭインバータの回路図
【図１３】従来のＰＷＭインバータ用出力回路図
【図１４】従来のＰＷＭインバータ用出力回路の動作を
示す図
示す図
１ Ｎチャンネルタイプの接合形ＦＥＴ ２ Ｐチャンネルタイプの接合形ＦＥＴ ３，４，５，６，７８，７９，１２９，１５３ ダイオ
ード ９，１０，１１９，１３７，１５２ ＰＮＰタイプのト
ランジスタ １１，１２，３２，３３，３４，３５，４０，４１，８
３，８４，８５，８６，８７，８８，８９，９０，９
１，９２，１０５，１１６，１１７，１２１，１２２，
１３０，１３５，１３６，１４６，１４７，１５４ 抵
抗 １４ 直流主電源 １５，１６，１７，１８，９３，９４，１１８ 直流電
源 ２０，２１，２２，２３，２４，２５，６５，１１１，
１１２，１１３，１３９，１４０，１４１，１６１，１
６２ 論理反転手段 ２６，２７，１１４，１４２ 信号遅延手段 ２８，２９，７４，７５，７６，７７，１２８，１３
３，１３４ ＮＰＮタイプのトランジスタ ３０，３１ ＮチャンネルタイプのＭＯＳ−ＦＥＴ ３６，３７，９５，９６ ツェナーダイオード ３８，３９ コンデンサ ４２，６１，６２ スイッチング指令信号 ５２，６３，６４ 電動機巻線端子 ５３ ＰＷＭインバータ用出力回路 ５４ 第１の状態 ５５ 第２の状態 ５６ 第３の状態 ５７ 第４の状態 ５８ 周波数電圧設定手段 ５９ ＰＷＭ制御回路 ６０ 電動機 ６６，６７ オンディレイ回路 ６８，６９ ベースドライブ回路 ７０，７１ パワートランジスタ ７２，７３，１１５ ホトカプラ ９８，１３２ カレントミラー手段 １０６，１０７ 論理積否定手段 １０９ 信号処理手段 １２０，１３８ ＰチャンネルタイプのＭＯＳ−ＦＥＴ １２５，１２６，１２７，１３１，１６３ 電流制御手
段 １５７，１５８ 論理積手段
ード ９，１０，１１９，１３７，１５２ ＰＮＰタイプのト
ランジスタ １１，１２，３２，３３，３４，３５，４０，４１，８
３，８４，８５，８６，８７，８８，８９，９０，９
１，９２，１０５，１１６，１１７，１２１，１２２，
１３０，１３５，１３６，１４６，１４７，１５４ 抵
抗 １４ 直流主電源 １５，１６，１７，１８，９３，９４，１１８ 直流電
源 ２０，２１，２２，２３，２４，２５，６５，１１１，
１１２，１１３，１３９，１４０，１４１，１６１，１
６２ 論理反転手段 ２６，２７，１１４，１４２ 信号遅延手段 ２８，２９，７４，７５，７６，７７，１２８，１３
３，１３４ ＮＰＮタイプのトランジスタ ３０，３１ ＮチャンネルタイプのＭＯＳ−ＦＥＴ ３６，３７，９５，９６ ツェナーダイオード ３８，３９ コンデンサ ４２，６１，６２ スイッチング指令信号 ５２，６３，６４ 電動機巻線端子 ５３ ＰＷＭインバータ用出力回路 ５４ 第１の状態 ５５ 第２の状態 ５６ 第３の状態 ５７ 第４の状態 ５８ 周波数電圧設定手段 ５９ ＰＷＭ制御回路 ６０ 電動機 ６６，６７ オンディレイ回路 ６８，６９ ベースドライブ回路 ７０，７１ パワートランジスタ ７２，７３，１１５ ホトカプラ ９８，１３２ カレントミラー手段 １０６，１０７ 論理積否定手段 １０９ 信号処理手段 １２０，１３８ ＰチャンネルタイプのＭＯＳ−ＦＥＴ １２５，１２６，１２７，１３１，１６３ 電流制御手
段 １５７，１５８ 論理積手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−308778（ＪＰ，Ａ) 特開 平６−70549（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/537 H02M 7/48
Claims (11)
- 【請求項１】Ｎチャンネルタイプの第１の接合形ＦＥＴ
と、Ｐチャンネルタイプの第２の接合形ＦＥＴと、第
１，第２，第５および第６のダイオードと、 電流出力端子を有し前記電流出力端子より流出する電流
を制御する電流制御手段１と、 電流入力端子を有し前記電流入力端子より流入する電流
を制御する電流制御手段２と、 直流主電源と、 前記直流主電源のプラス端子にマイナス端子を接続した
第３の直流電源と、 前記直流主電源のマイナス端子にプラス端子を接続した
第４の直流電源を備え、 第１の接合形ＦＥＴのドレインと第１のダイオードのカ
ソードと前記直流主電源のプラス端子を接続し、 第２の接合形ＦＥＴのドレインと第２のダイオードのア
ノードと前記直流主電源のマイナス端子を接続し、 第１の接合形ＦＥＴのソースと第１のダイオードのアノ
ードと第２の接合形ＦＥＴのソースと第２のダイオード
のカソードを接続し、 第１の接合形ＦＥＴのゲートと第２の接合形ＦＥＴのゲ
ートと前記電流制御手段１の電流出力端子と前記電流制
御手段２の電流入力端子と第５のダイオードのアノード
と第６のダイオードのカソードを接続し、 第３の直流電源のプラス端子と第５のダイオードのカソ
ードを接続し、 第４の直流電源のマイナス端子と第６のダイオードのア
ノードを接続し、 第１または第２の接合形ＦＥＴのゲートとソース間に抵
抗を接続した構成を有し、 前記電流制御手段１および前記電流制御手段２が、 前記電流制御手段１の電流出力端子より流出する電流を
第１の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流を第７の電流値とする第１の状態と、 前記電流制御手段１の電流出力端子より流出する電流を
第２の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流を第８の電流値とする第２の状態と、 前記電流制御手段１の電流出力端子より流出する電流を
第５の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流を第３の電流値とする第３の状態と、 前記電流制御手段１の電流出力端子より流出する電流を
第６の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流を第４の電流値とする第４の状態と、 前記電流制御手段１の電流出力端子より流出する電流を
第９の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流も第９の電流値とする第５の状態を有
し、 前記第１の電流値は前記第７の電流値よりも大きな電流
値とし、 前記第２の電流値は前記第８の電流値よりも大きな電流
値とし、 前記第３の電流値は前記第５の電流値よりも大きな電流
値とし、 前記第４の電流値は前記第６の電流値よりも大きな電流
値とし、 前記第１の電流値と前記第７の電流値の差は前記第２の
電流値と前記第８の電流値の差より大きくし、 前記第３の電流値と前記第５の電流値の差は前記第４の
電流値と前記第６の電流値の差より大きくし、 第１の状態からは第２の状態と第５の状態へのみ移行可
能とし、 第２の状態からは第３の状態と第５の状態へのみ移行可
能とし、 第３の状態からは第４の状態と第５の状態へのみ移行可
能とし、 第４の状態からは第１の状態と第５の状態へのみ移行可
能とし、 第５の状態からは少なくとも第１の状態と第３の状態へ
移行可能なる構成としたＰＷＭインバータ用出力回路。 - 【請求項２】Ｎチャンネルタイプの第１の接合形ＦＥＴ
と、Ｐチャンネルタイプの第２の接合形ＦＥＴと、第
１，第２，第５および第６のダイオードと、 電流流入端子と第１および第２の電流流出端子をもち前
記第２の電流流出端子から流出する電流に対応した電流
を前記第１の電流流出端子から流出させる働きをするカ
レントミラー手段１と、 電流入力端子を有し前記電流入力端子より流入する電流
を制御する電流制御手段３と、 電流入力端子を有し前記電流入力端子より流入する電流
を制御する電流制御手段２と、 直流主電源と、 前記直流主電源のプラス端子にマイナス端子を接続した
第３の直流電源と、 前記直流主電源のマイナス端子にプラス端子を接続した
第４の直流電源と、 前記直流主電源のプラス端子にマイナス端子を接続し前
記第３の直流電源よりも高い電圧を有する第１の直流電
源を備え、 第１の接合形ＦＥＴのドレインと第１のダイオードのカ
ソードと前記直流主電源のプラス端子を接続し、 第２の接合形ＦＥＴのドレインと第２のダイオードのア
ノードと前記直流主電源のマイナス端子を接続し、 第１の接合形ＦＥＴのソースと第１のダイオードのアノ
ードと第２の接合形ＦＥＴのソースと第２のダイオード
のカソードを接続し、 第１の接合形ＦＥＴのゲートと第２の接合形ＦＥＴのゲ
ートと前記カレントミラー手段１の第１の電流流出端子
と前記電流制御手段２の電流入力端子と第５のダイオー
ドのアノードと第６のダイオードのカソードを接続し、 第３の直流電源のプラス端子と第５のダイオードのカソ
ードを接続し、 第４の直流電源のマイナス端子と第６のダイオードのア
ノードを接続し、 前記カレントミラー手段１の第２の電流流出端子と前記
電流制御手段３の電流入力端子を接続し、 第１の直流電源のプラス端子と前記カレントミラー手段
１の電流流入端子を接続し、 第１または第２の接合形ＦＥＴのゲートとソース間に抵
抗を接続した構成を有し、 前記カレントミラー手段１および前記電流制御手段２
が、 前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第１の電流値とし前記電流制御手段２の電
流入力端子より流入する電流を第７の電流値とする第１
の状態と、 前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第２の電流値とし前記電流制御手段２の電
流入力端子より流入する電流を第８の電流値とする第２
の状態と、 前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第５の電流値とし前記電流制御手段２の電
流入力端子より流入する電流を第３の電流値とする第３
の状態と、 前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第６の電流値とし前記電流制御手段２の電
流入力端子より流入する電流を第４の電流値とする第４
の状態と、 前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第９の電流値とし前記電流制御手段２の電
流入力端子より流入する電流も第９の電流値とする第５
の状態を有し、 前記第１の電流値は前記第７の電流値よりも大きな電流
値とし、 前記第２の電流値は前記第８の電流値よりも大きな電流
値とし、 前記第３の電流値は前記第５の電流値よりも大きな電流
値とし、 前記第４の電流値は前記第６の電流値よりも大きな電流
値とし、 前記第１の電流値と前記第７の電流値の差は前記第２の
電流値と前記第８の電流値の差より大きくし、 前記第３の電流値と前記第５の電流値の差は前記第４の
電流値と前記第６の電流値の差より大きくし、 第１の状態からは第２の状態と第５の状態へのみ移行可
能とし、 第２の状態からは第３の状態と第５の状態へのみ移行可
能とし、 第３の状態からは第４の状態と第５の状態へのみ移行可
能とし、 第４の状態からは第１の状態と第５の状態へのみ移行可
能とし、 第５の状態からは少なくとも第１の状態と第３の状態へ
移行可能なる構成としたＰＷＭインバータ用出力回路。 - 【請求項３】前記カレントミラー手段１が、 ＰＮＰタイプの第３および第４のトランジスタを有し、
前記第３のトランジスタのコレクタを第１の電流流出端
子とし、前記第４のトランジスタのベースとコレクタと
前記第３のトランジスタのベースを接続したものを第２
の電流流出端子とし、前記第３および第４のトランジス
タのエミッタにそれぞれ抵抗を介して接続したものを電
流流入端子とした請求項２記載のＰＷＭインバータ用出
力回路。 - 【請求項４】前記カレントミラー手段１が、 ＰＮＰタイプの第３のトランジスタを有し、前記第３の
トランジスタのコレクタを第１の電流流出端子とし、前
記第３のトランジスタのベースを第２の電流流出端子と
し、前記第３のトランジスタのベースとエミッタにそれ
ぞれ抵抗を介して接続したものを電流流入端子とした請
求項２記載のＰＷＭインバータ用出力回路。 - 【請求項５】前記カレントミラー手段１が、 ＰＮＰタイプの第３のトランジスタとＮＰＮタイプの第
５のトランジスタと第７のダイオードを有し、 前記第３のトランジスタのコレクタを第１の電流流出端
子とし、 前記第５のトランジスタのベースと前記第７のダイオー
ドのカソードを接続したものを第２の電流流出端子と
し、 前記第３のトランジスタのベースと前記第５のトランジ
スタのエミッタと前記第７のダイオードのアノードを接
続し、 前記第５のトランジスタのベースと前記第７のダイオー
ドのカソードを接続したものと、前記第３のトランジス
タのエミッタにそれぞれ抵抗を介して接続したものと、
前記第５のトランジスタのコレクタを接続したものを電
流流入端子とした請求項２記載のＰＷＭインバータ用出
力回路。 - 【請求項６】Ｎチャンネルタイプの第１の接合形ＦＥＴ
と、Ｐチャンネルタイプの第２の接合形ＦＥＴと、第
１，第２，第５および第６のダイオードと、 電流出力端子を有し前記電流出力端子より流出する電流
を制御する電流制御手段１と、 電流流出端子と第１および第２の電流流入端子をもち前
記第２の電流流入端子から流入する電流に対応した電流
を前記第１の電流流入端子から流入させる働きをするカ
レントミラー手段２と、 電流出力端子を有し前記電流出力端子より流出する電流
を制御する電流制御手段４と、 直流主電源と、 前記直流主電源のプラス端子にマイナス端子を接続した
第３の直流電源と、 前記直流主電源のマイナス端子にプラス端子を接続した
第４の直流電源と、 前記直流主電源のマイナス端子にプラス端子を接続し前
記第４の直流電源よりも高い電圧を有する第２の直流電
源を備え、 第１の接合形ＦＥＴのドレインと第１のダイオードのカ
ソードと前記直流主電源のプラス端子を接続し、 第２の接合形ＦＥＴのドレインと第２のダイオードのア
ノードと前記直流主電源のマイナス端子を接続し、 第１の接合形ＦＥＴのソースと第１のダイオードのアノ
ードと第２の接合形ＦＥＴのソースと第２のダイオード
のカソードを接続し、 第１の接合形ＦＥＴのゲートと第２の接合形ＦＥＴのゲ
ートと前記電流制御手段１の電流出力端子と前記カレン
トミラー手段２の第１の電流流入端子と第５のダイオー
ドのアノードと第６のダイオードのカソードを接続し、 第３の直流電源のプラス端子と第５のダイオードのカソ
ードを接続し、 第４の直流電源のマイナス端子と第６のダイオードのア
ノードを接続し、 前記電流制御手段４の電流出力端子と前記カレントミラ
ー手段２の第２の電流流入端子を接続し、 第２の直流電源のマイナス端子と前記カレントミラー手
段２の電流流出端子を接続し、 第１または第２の接合形ＦＥＴのゲートとソース間に抵
抗を接続した構成を有し、 前記電流制御手段１および前記カレントミラー手段２
が、 前記電流制御手段１の電流出力端子より流出する電流を
第１の電流値とし前記カレントミラー手段２の第１の電
流流入端子より流入する電流を第７の電流値とする第１
の状態と、 前記電流制御手段１の電流出力端子より流出する電流を
第２の電流値とし前記カレントミラー手段２の第１の電
流流入端子より流入する電流を第８の電流値とする第２
の状態と、 前記電流制御手段１の電流出力端子より流出する電流を
第５の電流値とし前記カレントミラー手段２の第１の電
流流入端子より流入する電流を第３の電流値とする第３
の状態と、 前記電流制御手段１の電流出力端子より流出する電流を
第６の電流値とし前記カレントミラー手段２の第１の電
流流入端子より流入する電流を第４の電流値とする第４
の状態と、 前記電流制御手段１の電流出力端子より流出する電流を
第９の電流値とし前記カレントミラー手段２の第１の電
流流入端子より流入する電流も第９の電流値とする第５
の状態を有し、 前記第１の電流値は前記第７の電流値よりも大きな電流
値とし、 前記第２の電流値は前記第８の電流値よりも大きな電流
値とし、 前記第３の電流値は前記第５の電流値よりも大きな電流
値とし、 前記第４の電流値は前記第６の電流値よりも大きな電流
値とし、 前記第１の電流値と前記第７の電流値の差は前記第２の
電流値と前記第８の電流値の差より大きくし、 前記第３の電流値と前記第５の電流値の差は前記第４の
電流値と前記第６の電流値の差より大きくし、 第１の状態からは第２の状態と第５の状態へのみ移行可
能とし、 第２の状態からは第３の状態と第５の状態へのみ移行可
能とし、 第３の状態からは第４の状態と第５の状態へのみ移行可
能とし、 第４の状態からは第１の状態と第５の状態へのみ移行可
能とし、 第５の状態からは少なくとも第１の状態と第３の状態へ
移行可能なる構成としたＰＷＭインバータ用出力回路。 - 【請求項７】前記カレントミラー手段２が、 ＮＰＮタイプの第６および第７のトランジスタを有し、
前記第６のトランジスタのコレクタを第１の電流流入端
子とし、前記第７のトランジスタのベースとコレクタと
前記第６のトランジスタのベースを接続したものを第２
の電流流入端子とし、前記第６および第７のトランジス
タのエミッタにそれぞれ抵抗を介して接続したものを電
流流出端子とした請求項６記載のＰＷＭインバータ用出
力回路。 - 【請求項８】前記カレントミラー手段２が、 ＮＰＮタイプの第６のトランジスタを有し、前記第６の
トランジスタのコレクタを第１の電流流入端子とし、前
記第６のトランジスタのベースを第２の電流流入端子と
し、前記第６のトランジスタのベースとエミッタにそれ
ぞれ抵抗を介して接続したものを電流流出端子とした請
求項６記載のＰＷＭインバータ用出力回路。 - 【請求項９】前記カレントミラー手段２が、 ＮＰＮタイプの第６のトランジスタとＰＮＰタイプの第
８のトランジスタと第８のダイオードを有し、 前記第６のトランジスタのコレクタを第１の電流流入端
子とし、 前記第８のトランジスタのベースと前記第８のダイオー
ドのアノードを接続したものを第２の電流流入端子と
し、 前記第６のトランジスタのベースと前記第８のトランジ
スタのエミッタと前記第８のダイオードのカソードを接
続し、 前記第８のトランジスタのベースと前記第８のダイオー
ドのアノードを接続したものと、前記第６のトランジス
タのエミッタにそれぞれ抵抗を介して接続したものと、
前記第８のトランジスタのコレクタを接続したものを電
流流出端子とした請求項６記載のＰＷＭインバータ用出
力回路。 - 【請求項１０】前記第５の電流値または前記第６の電流
値または前記第７の電流値または前記第８の電流値また
は前記第９の電流値を０とした請求項１または請求項２
または請求項３または請求項４または請求項５または請
求項６または請求項７または請求項８または請求項９記
載のＰＷＭインバータ用出力回路。 - 【請求項１１】第１または第２の接合形ＦＥＴのゲート
とソース間に、互いのアノードまたはカソードを共通に
かつ直列に接続したツェナーダイオードを接続する構成
とした請求項１または請求項２または請求項３または請
求項４または請求項５または請求項６または請求項７ま
たは請求項８または請求項９または請求項１０記載のＰ
ＷＭインバータ用出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09141994A JP3235337B2 (ja) | 1994-04-28 | 1994-04-28 | Ｐｗｍインバータ用出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09141994A JP3235337B2 (ja) | 1994-04-28 | 1994-04-28 | Ｐｗｍインバータ用出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07298638A JPH07298638A (ja) | 1995-11-10 |
| JP3235337B2 true JP3235337B2 (ja) | 2001-12-04 |
Family
ID=14025856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09141994A Expired - Fee Related JP3235337B2 (ja) | 1994-04-28 | 1994-04-28 | Ｐｗｍインバータ用出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235337B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7018361B2 (en) * | 2002-06-14 | 2006-03-28 | Baxter International Inc. | Infusion pump |
| FR2947973B1 (fr) * | 2009-07-07 | 2011-06-17 | Schneider Toshiba Inverter | Dispositif de commande d'un transistor de puissance |
-
1994
- 1994-04-28 JP JP09141994A patent/JP3235337B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07298638A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6351736B2 (ja) | 自己消弧型半導体素子の短絡保護回路 | |
| JP2006296119A (ja) | 半導体スイッチング素子の駆動回路 | |
| JPH05276761A (ja) | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 | |
| JP2019110431A (ja) | 半導体装置およびパワーモジュール | |
| US5535115A (en) | Output circuit of PWM inverter wherein floating time is reduced | |
| JPH11205112A (ja) | 高耐圧パワー集積回路 | |
| JP3235337B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| US6208541B1 (en) | PWM inverter apparatus | |
| JP3235336B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3235338B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP5810973B2 (ja) | スイッチング素子の駆動回路 | |
| JP3134582B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3119034B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3235339B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3228058B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3116652B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3228059B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3119033B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP3227989B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP2006187101A (ja) | 電圧駆動素子の駆動方法 | |
| JP2002153043A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| US5347444A (en) | Output circuit of PWM inverter | |
| JPH09233827A (ja) | Ｐｗｍインバータ用出力回路 | |
| JP4139893B2 (ja) | インバータ装置および多相インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |