JP3116652B2

JP3116652B2 - Ｐｗｍインバータ用出力回路

Info

Publication number: JP3116652B2
Application number: JP05097581A
Authority: JP
Inventors: 亨岸; 和幸高田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1993-03-03
Filing date: 1993-04-23
Publication date: 2000-12-11
Anticipated expiration: 2015-12-11
Also published as: JPH06315270A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電動機のコイル電圧をＰ
ＷＭ制御するＰＷＭインバータのパワー回路に関するも
のである。ＰＷＭは、ＰｕｌｓｅＷｉｄｔｈＭｏｄ
ｕｌａｔｉｏｎの略で、モータ制御の分野において広く
利用されている技術である。

【０００２】

【従来の技術】近年、ＰＷＭインバータが急速に普及し
広くモータ制御に利用されている。

【０００３】図１８は一般的なＰＷＭインバータの構成
を示す略線図で、三相ＰＷＭインバータを例にとって示
している。一般的にＰＷＭインバータでは使用する電動
機の相数に応じてＰＷＭインバータ用出力回路５３の数
が異なるが、その基本動作は同じである。

【０００４】図１８において一般的な三相ＰＷＭインバ
ータの構成を説明する。まず、周波数電圧設定手段５８
に電動機６０に供給する三相交流電圧波形の基本周波数
と実効電圧値がセットされる。次にＰＷＭ制御回路５９
は、周波数電圧設定手段５８に設定された情報をもとに
内部で三相ＰＷＭ信号を発生し、スイッチング指令信号
４２，６１および６２として出力する。このスイッチン
グ指令信号４２，６１および６２は、電動機巻線端子５
２，６３および６４をそれぞれ直流主電源１４のプラス
端子に接続するか、またはマイナス端子に接続するかを
指令する２値信号である。また、このスイッチング指令
信号４２または６１または６２の周波数はＰＷＭキャリ
ア周波数と呼ばれ、通常電動機６０に供給する三相交流
電圧波形の基本周波数の１０倍以上の値をとる。

【０００５】一般的に、電動機に供給する三相交流電圧
波形の基本周波数が０Hz〜２００Hz程度で、ＰＷＭキャ
リア周波数が２ｋHz〜２０ｋHz程度のものが多い。電動
機解放信号１５６は、電動機をフリーラン状態とするか
否かを指令する２値信号である。フリーラン状態とは電
動機巻線端子５２，６３および６４のすべてを直流主電
源１４のプラス端子にもマイナス端子にも接続しない状
態で、何らかのトラブルが発生した場合等においてこの
状態とし、電動機および制御装置を保護するのが一般的
である。

【０００６】ＰＷＭインバータ用出力回路５３は、スイ
ッチング指令信号４２または６１または６２にしたがっ
て電動機巻線端子５２または６３または６４を直流主電
源１４のプラス端子またはマイナス端子に接続制御する
半導体スイッチ回路である。また、電動機解放信号１５
６がフリーラン状態を指令している場合には、スイッチ
ング指令信号４２または６１または６２にかかわらず電
動機巻線端子５２または６３または６４を直流主電源１
４のプラス端子にもマイナス端子にも接続しないように
構成されている。一般的に直流主電源はＡＣ１００Ｖを
整流平滑したＤＣ１４０Ｖ程度のものや、ＡＣ２００Ｖ
を整流平滑したＤＣ２８０Ｖ程度のものが多い。

【０００７】以下に従来のＰＷＭインバータ用出力回路
について説明する。図１９は従来のＰＷＭインバータ用
出力回路の構成を示すものである。

【０００８】図１９において、６５は論理反転手段でス
イッチング指令信号４２の正負論理を反転し反転スイッ
チング信号８０を出力する。１５７と１５８は論理積手
段で、電動機解放信号１５６とスイッチング指令信号４
２の論理積をとった結果を上アームスイッチング信号１
５９として出力し、電動機解放信号１５６と反転スイッ
チング信号８０の論理積をとった結果を下アームスイッ
チング信号１６０として出力する。

【０００９】６６と６７はオンディレイ回路で、上アー
ムスイッチング信号１５９と下アームスイッチング信号
１６０の立ち上がりエッジをそれぞれオンディレイ時間
ＴＤだけ遅らせて上アーム制御信号８１または下アーム
制御信号８２を出力する。６８と６９はベースドライブ
回路で、６８は上アーム制御信号８１に対応してパワー
トランジスタ７０をＯＮまたはＯＦＦさせ、６９は下ア
ーム制御信号８２に対応してパワートランジスタ７１を
ＯＮまたはＯＦＦさせるように構成されている。

【００１０】すなわち、上アーム制御信号８１が‘Ｈ’
レベルになるとホトカプラ７２の出力トランジスタがＯ
Ｎし、これによりトランジスタ７４がＯＮし、これによ
りトランジスタ７６がＯＦＦすることによりパワートラ
ンジスタ７０がＯＮする。逆に上アーム制御信号８１が
‘Ｌ’レベルになるとホトカプラ７２の出力トランジス
タがＯＦＦし、これによりトランジスタ７４もＯＦＦ
し、これによりトランジスタ７６がＯＮすることにより
パワートランジスタ７０がＯＦＦする。

【００１１】このベースドライブ回路は、他に実開昭５
７−４２５８９号公報や特開昭５９−１７８９８０号公
報に記載されているもの等があるが、基本的に図１９記
載のベースドライブ回路６８および６９と同様の作用を
行い置換可能である。

【００１２】以上のように構成されたＰＷＭインバータ
用出力回路について、以下その動作について説明する。

【００１３】まず、電動機解放信号１５６が‘Ｌ’レベ
ル、つまりフリーラン状態を指令している場合について
考察すると、スイッチング指令信号４２が‘Ｌ’レベル
でも‘Ｈ’レベルでもパワートランジスタ７０およびパ
ワートランジスタ７１はＯＦＦ状態となることがわか
る。

【００１４】以下、電動機解放信号１５６が‘Ｈ’レベ
ル、つまりフリーランでない状態を指令している場合に
ついて説明する。

【００１５】図２０は、図１９のＰＷＭインバータ用出
力回路の内部の信号を示す図で、まずスイッチング指令
信号４２が‘Ｌ’レベルから‘Ｈ’レベルに変化する
と、オンディレイ回路６６はオンディレイ時間ＴＤだけ
遅れて上アーム制御信号８１を‘Ｌ’レベルから‘Ｈ’
レベルに変化させる。上アーム制御信号８１を‘Ｈ’レ
ベルにするとパワートランジスタ７０がＯＮするが、そ
の間にはベースドライブ回路６８とパワートランジスタ
７０の動作遅れ時間ＴＸ１が存在する。この動作遅れ時
間ＴＸ１はパワートランジスタ７０の温度やコレクタを
流れる電流値の変化により変動し、またベースドライブ
回路を構成する部品やパワートランジスタのバラツキや
経年変化によっても変化する。

【００１６】また、スイッチング指令信号４２が‘Ｌ’
レベルから‘Ｈ’レベルに変化すると、反転スイッチン
グ信号８０は‘Ｈ’レベルから‘Ｌ’レベルに変化し、
オンディレイ回路６７は下アーム制御信号８２をほとん
ど時間遅れなしに‘Ｌ’レベルにする。下アーム制御信
号８２を‘Ｌ’レベルにするとパワートランジスタ７１
がＯＦＦするが、その間にはベースドライブ回路６９と
パワートランジスタ７１の動作遅れ時間ＴＹ２が存在す
る。この動作遅れ時間ＴＹ２はパワートランジスタ７１
の温度やコレクタを流れる電流値の変化により変動し、
またベースドライブ回路を構成する部品やパワートラン
ジスタのバラツキや経年変化によっても変化する。

【００１７】次にスイッチング指令信号４２が‘Ｈ’レ
ベルから‘Ｌ’レベルに変化すると、オンディレイ回路
６６は上アーム制御信号８１をほとんど時間遅れなしに
‘Ｌ’レベルにし、パワートランジスタ７０はＯＦＦす
るが、その間にはベースドライブ回路６８とパワートラ
ンジスタ７０の動作遅れ時間ＴＹ１が存在する。

【００１８】また、スイッチング指令信号４２が‘Ｈ’
レベルから‘Ｌ’レベルに変化すると、反転スイッチン
グ信号８０は‘Ｌ’レベルから‘Ｈ’レベルに変化し、
オンディレイ回路６７はオンディレイ時間ＴＤだけ遅れ
て下アーム制御信号８２を‘Ｌ’レベルから‘Ｈ’レベ
ルに変化する。下アーム制御信号８２を‘Ｈ’レベルに
するとパワートランジスタ７１がＯＮするが、その間に
はベースドライブ回路６９とパワートランジスタ７１の
動作遅れ時間ＴＸ２が存在する。

【００１９】ここで、動作遅れ時間ＴＸ１または動作遅
れ時間ＴＸ２と、動作遅れ時間ＴＹ１または動作遅れ時
間ＴＹ２を比較すると、一般的に動作遅れ時間ＴＸ１ま
たはＴＸ２より動作遅れ時間ＴＹ１またはＴＹ２のほう
が長くなる傾向がある。動作遅れ時間ＴＸ１および動作
遅れ時間ＴＸ２の最悪条件を考慮した上での最短の値を
ＴＸＷとし、動作遅れ時間ＴＹ１および動作遅れ時間Ｔ
Ｙ２の最悪条件を考慮した上での最長の値をＴＹＷとす
ると、通常オンディレイ時間ＴＤはＴＹＷからＴＸＷを
差し引いた値に多少の余裕を加えた時間に設定される。

【００２０】通常、オンディレイ時間ＴＤはバイポーラ
タイプのパワートランジスタを使用したもので１０〜５
０マイクロ秒程度に設定され、ＩＧＢＴを使用したもの
で５〜３０マイクロ秒程度に設定され、ＭＯＳタイプの
パワーＭＯＳ−ＦＥＴを使用したもので２〜１０マイク
ロ秒程度に設定される。これにより、スイッチング指令
信号４２が‘Ｈ’レベルから‘Ｌ’レベルに変化した時
や‘Ｌ’レベルから‘Ｈ’レベルに変化したときに、パ
ワートランジスタ７０とパワートランジスタ７１が同時
にＯＮ状態となり直流主電源１４のプラス端子とマイナ
ス端子が短絡状態となることを防止している。

【００２１】以上より、スイッチング指令信号４２と電
動機巻線端子電圧５１の状態とに着目して考察すると、
まずスイッチング指令信号４２が‘Ｌ’レベルに固定し
ている時はパワートランジスタ７０がＯＦＦ状態でパワ
ートランジスタ７１がＯＮ状態となっているため電動機
巻線端子５２は直流主電源１４のマイナス端子に接続さ
れることになり、またスイッチング指令信号４２が
‘Ｈ’レベルに固定している時はパワートランジスタ７
０がＯＮ状態でパワートランジスタ７１がＯＦＦ状態と
なっているため電動機巻線端子５２は直流主電源１４の
プラス端子に接続されることになる。

【００２２】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、電動機解放信号１５６が‘Ｈ’レベル、つ
まりフリーランでない状態を指令している際に、スイッ
チング指令信号４２が‘Ｌ’レベルから‘Ｈ’レベルに
変化した時や‘Ｈ’レベルから‘Ｌ’レベルに変化した
時に、ある時間パワートランジスタ７０とパワートラン
ジスタ７１が両方ＯＦＦした状態となり、これが電動機
巻線端子５２を電圧制御する上での制御誤差となる。こ
の制御誤差は、電動機の発生トルクや回転速度の変動を
招き、また電動機の騒音振動も大きくするという問題点
を有していた。

【００２３】これをさらに詳しく説明する。図１９およ
び図２０において、スイッチング指令信号４２が‘Ｌ’
レベルから‘Ｈ’レベルに変化した時や‘Ｈ’レベルか
ら‘Ｌ’レベルに変化した時には、ＯＮしていたパワー
トランジスタをまずＯＦＦさせた後ＯＦＦしていたパワ
ートランジスタをＯＮさせる。したがって、ある時間パ
ワートランジスタ７０とパワートランジスタ７１が両方
ＯＦＦした状態となる。この状態をフローティング状態
と呼び、この時間をフローティング時間ＴＺと呼んでい
る。一般的にフローティング時間ＴＺはオンディレイ時
間ＴＤの１／２〜２／３程度である場合が多い。

【００２４】一般的に電動機のＰＷＭ制御は本来、電動
機巻線端子を直流主電源のプラス端子とマイナス端子に
交互に接続し、そのプラス端子に接続する時間とマイナ
ス端子に接続する時間の比率に応じて電動機巻線端子の
平均電圧を制御しようとするものである。したがって、
直流主電源１４の電圧を一定とした場合において、スイ
ッチング指令信号４２の‘Ｈ’レベルと‘Ｌ’レベルの
時間の比率に応じて電動機巻線端子５２の平均電圧を一
義的に制御できることが理想である。

【００２５】しかしながら従来のＰＷＭインバータ用出
力回路においては、フローティング状態が存在するため
電動機巻線端子を流れる電流の方向により電動機巻線端
子の平均電圧が変動する。すなわち、電動機巻線端子５
２よりＰＷＭインバータ用出力回路５３に電流が流入す
る方向に電流が流れている状態でフローティング状態に
なるとダイオード７８が導通し、電動機巻線端子５２は
直流主電源１４のプラス端子に接続された状態となる。
この状態を図２０の電動機巻線端子電圧５１Ａに示す。

【００２６】逆に、フローティング状態においてＰＷＭ
インバータ用出力回路５３より電動機巻線端子５２に電
流が流出する方向に電流が流れると、ダイオード７９が
導通し電動機巻線端子５２は直流主電源１４のマイナス
端子に接続された状態となる。この状態を図２０の電動
機巻線端子電圧５１Ｂに示す。またフローティング状態
において、電動機巻線端子５２に電流が流れていない状
態では、電動機巻線端子５２の電圧は電動機６０の内部
で発生する誘起電圧等より定まる電圧となる。

【００２７】以上のように、フローティング状態がある
ためにスイッチング指令信号４２と電動機巻線端子５２
の平均電圧が一義的に定まらず制御誤差を生じる。通
常、電動機巻線端子５２を流れる電流は交流で電流の方
向が変化するため、それに応じて制御誤差も変化し、電
動機６０の発生トルクや回転速度の変動が生じる。フロ
ーティング状態をなくし、フローティング時間を０にす
ることによりこの問題は解決できるが、従来のＰＷＭイ
ンバータ用出力回路においては直流主電源１４のプラス
端子とマイナス端子の短絡状態が生じ実際には不可能で
ある。

【００２８】さらに、パワートランジスタがＯＮまたは
ＯＦＦする際に電気ノイズが発生するが、特にこれを小
さくしたい用途においてはパワートランジスタのベース
とエミッタ間にコンデンサを接続する等の方法でスイッ
チングスピードを遅くする場合がある。しかし、これに
より動作遅れ時間ＴＸ１，ＴＸ２，ＴＹ１およびＴＹ２
のバラツキが非常に大きくなり、フローティング時間を
さらに大きくせざるをえない。したがって制御誤差が大
きくなり、結果としてスイッチングスピードをあまり遅
くできない。

【００２９】また、図１９のパワートランジスタ７０と
パワートランジスタ７１をそれぞれＩＧＢＴに置き換え
たタイプの従来のＰＷＭインバータ用出力回路や図１９
のパワートランジスタ７０とパワートランジスタ７１を
それぞれパワーＭＯＳ−ＦＥＴに置き換えたタイプの従
来のＰＷＭインバータ用出力回路もあるが、動作は全く
図１９に示すＰＷＭインバータ用出力回路と同じであり
フローティング状態を有する。

【００３０】本発明は上記の問題点を解決することを目
的とするもので、フローティング状態を本質的になくし
フローティング時間が０で、スイッチング指令信号と電
動機巻線端子の平均電圧が一義的に定まることにより制
御誤差を生じず、かつ消費電力の少ないＰＷＭインバー
タ用出力回路を安価に提供することを目的とする。

【００３１】

【課題を解決するための手段】この目的を達成するため
に本発明のＰＷＭインバータ用出力回路は、Ｎチャンネ
ルタイプの第１のＩＧＢＴと、Ｐチャンネルタイプの第
２のＩＧＢＴと、第１および第２のダイオードと、電流
出力端子を有し前記電流出力端子より流出する電流を制
御する電流制御手段１と、電流入力端子を有し前記電流
入力端子より流入する電流を制御する電流制御手段２
と、直流主電源とを備え、第１のＩＧＢＴのコレクタと
第１のダイオードのカソードと前記直流主電源のプラス
端子を接続し、第２のＩＧＢＴのコレクタと第２のダイ
オードのアノードと前記直流主電源のマイナス端子を接
続し、第１のＩＧＢＴのエミッタと第１のダイオードの
アノードと第２のＩＧＢＴのエミッタと第２のダイオー
ドのカソードを接続し、第１のＩＧＢＴのゲートと第２
のＩＧＢＴのゲートと前記電流制御手段１の電流出力端
子と前記電流制御手段２の電流入力端子を接続し、第１
または第２のＩＧＢＴのゲートとエミッタ間に抵抗と正
および負の双方向の電圧に対してツェナー現象を有する
電圧リミット手段を並列に接続した構成としている。

【００３２】

【作用】この構成によって、本質的に第１および第２の
ＩＧＢＴが同時にＯＮ状態となることがなく安全で、か
つフローティング時間も本質的に０であるため非常に制
御誤差が小さく、かつ消費電力の少ないＰＷＭインバー
タ用出力回路が実現できる。

【００３３】

【実施例】

（実施例１）以下本発明の一実施例について、図面を参
照しながら説明する。

【００３４】図１において、１はＮチャンネルタイプの
ＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５およ
び６はダイオード、１２５および１２６は電流制御手
段、１０９は信号処理手段、１４は直流主電源、１５お
よび１６は直流電源、１０５は抵抗、９７は電圧リミッ
ト手段でツェナーダイオード９５および９６で構成され
ている。

【００３５】以上のように構成されたＰＷＭインバータ
用出力回路について、その動作を説明する。

【００３６】６５は論理反転手段で、スイッチング指令
信号４２を論理反転した結果を反転スイッチング信号８
０として出力する。１０６と１０７は論理積否定手段
で、１０６は電動機解放信号１５６と反転スイッチング
信号８０の論理積否定をとった結果を出力し、１０７は
電動機解放信号１５６とスイッチング指令信号４２の論
理積否定をとった結果を出力する。

【００３７】ここで説明を簡単にするために、まず電動
機解放信号１５６が‘Ｈ’レベル、つまりフリーランで
ない状態を指令している場合についてすべて説明し、最
後に電動機解放信号１５６が‘Ｌ’レベル、つまりフリ
ーラン状態を指令している場合についての説明をつけ加
えることにする。

【００３８】まず、電流制御手段１２５および電流制御
手段１２６の動作を図２（ａ）を用いて詳しく説明す
る。

【００３９】ＰＮＰタイプのトランジスタ１１９のベー
ス信号１２３はスイッチング指令信号４２を論理積否定
手段１０７とホトカプラ１１５と論理反転手段１１１を
通して発生させる。このベース信号１２３は、スイッチ
ング指令信号４２が‘Ｌ’レベルの場合に例えば直流電
源１５のプラス端子と同電位、‘Ｈ’レベルの場合に例
えば直流電源１５のプラス端子より５Ｖ低い電位とす
る。

【００４０】次に、ＰチャンネルタイプのＭＯＳ−ＦＥ
Ｔ１２０のゲート信号１２４はスイッチング指令信号４
２を論理積否定手段１０７とホトカプラ１１５と論理反
転手段１１２および１１３と信号遅延手段１１４を通し
て発生させる。このゲート信号１２４はスイッチング指
令信号４２を遅延時間ＴＡだけ遅らせたもので、‘Ｌ’
レベルをＭＯＳ−ＦＥＴ１２０を十分にＯＮさせること
のできる電圧とし、‘Ｈ’レベルをＭＯＳ−ＦＥＴ１２
０を十分にＯＦＦさせることのできる電圧とする。

【００４１】トランジスタ１１９はエミッタホロワ型の
回路構成をとり、ベース信号１２３の電位が直流電源１
５のプラス端子の電位に比べ約０．７Ｖ以上低くなると
エミッタに接続された抵抗の値とそれに印加される電圧
で定まる電流がほぼコレクタ電流４９として流れ、ベー
ス信号１２３の電位と直流電源１５のプラス端子の電位
との差が約０．７Ｖ以下の場合にはコレクタ電流４９は
０となる。

【００４２】ＭＯＳ−ＦＥＴ１２０はトランジスタ１１
９のエミッタに接続された抵抗の値を切り換える働きを
しており、トランジスタ１１９のベース信号の電位が直
流電源１５のプラス端子の電位に比べ約０．７Ｖ以上低
い状態でＭＯＳ−ＦＥＴ１２０がＯＮするとトランジス
タ１１９のコレクタ電流４９を大きくする作用がある。

【００４３】ここで、スイッチング指令信号４２とコレ
クタ電流４９の関係を考察すると、スイッチング指令信
号４２が‘Ｌ’レベルの時にはコレクタ電流４９は０
で、次に、スイッチング指令信号４２が‘Ｈ’レベルに
変化してから遅延時間ＴＡが経過するまでコレクタ電流
４９は比較的大きな電流値となり、次に比較的小さな電
流値となり、スイッチング指令信号４２が‘Ｌ’レベル
になるとコレクタ電流４９は０となる。

【００４４】また、ＮＰＮタイプのトランジスタ２９の
ベース信号４５はスイッチング指令信号４２を論理反転
手段６５および２３と論理積否定手段１０６を通して発
生させる。このベース信号４５はスイッチング指令信号
４２を論理反転した信号とほぼ同じで、‘Ｌ’レベルが
例えば０Ｖ、‘Ｈ’レベルが例えば５Ｖの値をとるもの
とする。

【００４５】次に、ＮチャンネルタイプのＭＯＳ−ＦＥ
Ｔ３１のゲート信号４６はスイッチング指令信号４２を
論理反転手段６５，２４および２５と論理積否定手段１
０６と信号遅延手段２７を通して発生させる。

【００４６】このゲート信号４６はスイッチング指令信
号４２を遅延時間ＴＢだけ遅らせたもので、‘Ｌ’レベ
ルをＭＯＳ−ＦＥＴ３１を十分にＯＦＦさせることので
きる電圧とし、‘Ｈ’レベルをＭＯＳ−ＦＥＴ３１を十
分にＯＮさせることのできる電圧とする。

【００４７】トランジスタ２９はエミッタホロワ型の回
路構成をとり、ベース信号４５が約０．７Ｖ以上になる
とベース信号４５の電圧とエミッタに接続された抵抗の
値で定まるコレクタ電流４８が流れ、ベース信号４５が
約０．７Ｖ以下の場合にはコレクタ電流４８は０とな
る。ＭＯＳ−ＦＥＴ３１はトランジスタ２９のエミッタ
に接続された抵抗の値を切り換える働きをしており、ト
ランジスタ２９のベース信号が約０．７Ｖ以上でＭＯＳ
−ＦＥＴ３１がＯＮするとトランジスタ２９のコレクタ
電流４８を大きくする作用がある。

【００４８】ここで、スイッチング指令信号４２とコレ
クタ電流４８の関係を考察すると、スイッチング指令信
号４２が‘Ｈ’レベルの時にはコレクタ電流４８は０
で、次にスイッチング指令信号４２が‘Ｌ’レベルに変
化してから遅延時間ＴＢが経過するまでコレクタ電流４
８は比較的大きな電流値となり、次に比較的小さな電流
値となり、スイッチング指令信号４２が‘Ｈ’レベルに
なるとコレクタ電流４８は０となる。

【００４９】これらを整理すると、スイッチング指令信
号４２にしたがって、コレクタ電流４９が第１の電流値
１６４としコレクタ電流４８が第７の電流値１７０とす
る第１の状態と、コレクタ電流４９が第２の電流値１６
５としコレクタ電流４８が第８の電流値１７１とする第
２の状態と、コレクタ電流４９が第５の電流値１６８と
しコレクタ電流４８が第３の電流値１６６とする第３の
状態と、コレクタ電流４９が第６の電流値１６９としコ
レクタ電流４８が第４の電流値１６７とする第４の状態
を有し、第１の状態から順に第４の状態を繰り返し実現
していることがわかる。ただし、本実施例においては、
第５の電流値１６８，第６の電流値１６９，第７の電流
値１７０，第８の電流値１７１を０としている。

【００５０】以上が電流制御手段１２５および１２６の
動作についての説明である。次に、電圧リミット手段９
７の働きについて述べる。

【００５１】ツェナーダイオード９５および９６で構成
された電圧リミット手段９７は、電流制御手段１２５の
トランジスタ１１９が飽和しないようにトランジスタ１
１９のコレクタ電圧の上限を制限する働きをしていると
同時にＩＧＢＴ１および２のゲート電圧の上限を制限す
る働きをしている。また、ツェナーダイオード９５およ
び９６で構成された電圧リミット手段９７は、電流制御
手段１２６のトランジスタ２９が飽和しないようにトラ
ンジスタ２９のコレクタ電圧の下限を制限する働きをし
ていると同時にＩＧＢＴ１および２のゲート電圧の下限
を制限する働きをしている。

【００５２】ここで、ＩＧＢＴ１および２のゲート電圧
の上限はＩＧＢＴ１が十分にＯＮできえる電圧で、かつ
ＩＧＢＴ２が十分にＯＦＦできえる電圧で、かつＩＧＢ
Ｔ１および２のゲートとエミッタ間の耐圧を越えない値
とする必要がある。また、ＩＧＢＴ１および２のゲート
電圧の下限はＩＧＢＴ２が十分にＯＮできえる電圧で、
かつＩＧＢＴ１が十分にＯＦＦできえる電圧で、かつＩ
ＧＢＴ１および２のゲートとエミッタ間の耐圧を越えな
い値とする必要がある。

【００５３】一般的にＮチャンネルタイプのＩＧＢＴの
ゲートとエミッタ間の耐圧は±２０Ｖ〜±３０Ｖ程度の
ものが多く、またコレクタとエミッタ間の導通を開始す
るゲート電圧しきい値はエミッタ電圧を基準に＋１Ｖ〜
＋５Ｖ程度のものが多い。一方ＰチャンネルタイプのＩ
ＧＢＴのゲートとエミッタ間の耐圧は±２０Ｖ〜±３０
Ｖ程度のものが多く、またコレクタとエミッタ間の導通
を開始するゲート電圧しきい値はエミッタ電圧を基準に
−１Ｖ〜−５Ｖ程度のものが多い。

【００５４】ここで、スイッチング指令信号４２と直流
主電源１４のマイナス端子を基準にしたゲート信号電圧
５０の関係を図３に示す。

【００５５】まず、スイッチング指令信号４２が‘Ｌ’
レベルから‘Ｈ’レベルに変化すると、トランジスタ１
１９のコレクタ電流４９が流れ、ゲート信号電圧５０は
急上昇しツェナーダイオード９５および９６が導通した
時点で電圧が固定される。このゲート信号電圧５０が上
昇するに必要な上昇時間ＴＲは、ＩＧＢＴ１および２や
ツェナーダイオード９５および９６等に含まれる静電容
量とコレクタ電流４９との関係より定まる。またツェナ
ーダイオード９５および９６が導通している状態におい
ては、ゲート信号電圧５０が大きく変化しないため、コ
レクタ電流４９を非常に小さな電流としてもその電圧を
維持でき、実際には抵抗１０５を流れる電流値以上に設
定すれば十分である。したがって、信号遅延手段１１４
の遅延時間ＴＡを上昇時間ＴＲよりやや大きい程度に設
定しておけば上昇時間ＴＲを小さくでき、かつトランジ
スタ１１９や抵抗１２２等の電力損失も最小限にでき
る。

【００５６】次に、スイッチング指令信号４２が‘Ｈ’
レベルから‘Ｌ’レベルに変化すると、トランジスタ２
９のコレクタ電流４８が流れゲート信号電圧５０は急下
降し、ツェナーダイオード９５および９６が導通した時
点で電圧が固定される。このゲート信号電圧５０が下降
するのに必要な時間ＴＦは、ＩＧＢＴ１および２やツェ
ナーダイオード９５および９６等に含まれる静電容量と
コレクタ電流４８との関係より定まる。

【００５７】また、ツェナーダイオード９５および９６
が導通している状態においてはゲート信号電圧５０が大
きく変化しないため、コレクタ電流４８を非常に小さな
電流としてもその電圧を維持でき、実際には抵抗１０５
を流れる電流値以上に設定すれば十分である。したがっ
て、信号遅延手段２７の遅延時間ＴＢを下降時間ＴＦよ
りやや大きい程度に設定しておけば下降時間ＴＦを小さ
くでき、かつトランジスタ２９や抵抗３５等の電力損失
も最小限にできる。

【００５８】次に、ＩＧＢＴ１および２の動作を説明す
る。ＩＧＢＴ１および２はゲートとエミッタがそれぞれ
共通接続しているため、ゲート信号電圧５０が電動機巻
線端子電圧５１よりもＩＧＢＴ１のゲート電圧しきい値
以上高くなるとＩＧＢＴ１はコレクタからエミッタに向
かって電流を流し始め、逆にゲート信号電圧５０が電動
機巻線端子電圧５１よりもＩＧＢＴ２のゲート電圧しき
い値以上低くなるとＩＧＢＴ２はエミッタからコレクタ
に向かって電流を流し始める。したがって、ゲート信号
電圧５０と電動機巻線端子電圧５１の電位差は常に一定
の範囲内に入り、かつＩＧＢＴ１および２が同時に電流
を流して直流主電源１４のプラス端子とマイナス端子が
短絡状態となることが本質的にありえない。

【００５９】次に、ダイオード５および６の働きについ
て述べる。一般的に電動機巻線の簡易等価回路は抵抗と
インダクタンスと誘起電圧に相当する電圧源が直列に接
続したものとして表される。したがって、純抵抗負荷と
は異なり電動機巻線端子５２に印加した電圧により一義
的に電動機巻線端子５２を流れる電流の方向が定まら
ず、ＩＧＢＴ１がＯＮでかつＩＧＢＴ２がＯＦＦでかつ
電動機巻線端子５２から電動機に電流が流出しているＡ
の状態と、ＩＧＢＴ１がＯＮでかつＩＧＢＴ２がＯＦＦ
でかつ電動機巻線端子５２に電動機から電流が流入して
いるＢの状態と、ＩＧＢＴ１がＯＦＦでかつＩＧＢＴ２
がＯＮでかつ電動機巻線端子５２に電動機から電流が流
入しているＣの状態と、ＩＧＢＴ１がＯＦＦでかつＩＧ
ＢＴ２がＯＮでかつ電動機巻線端子５２から電動機に電
流が流出しているＤの状態の４つの状態を有する。

【００６０】まずＡの状態においては、電動機巻線端子
５２を流れる電流はＩＧＢＴ１を流れることがわかる。
またＣの状態においては、電動機巻線端子５２を流れる
電流はＩＧＢＴ２を流れることがわかる。またＢの状態
とＤの状態については、電動機巻線端子５２を流れる電
流はダイオード５およびダイオード６をそれぞれ流れる
ことがわかる。

【００６１】ここでＢの状態における電動機巻線端子電
圧５１は、電動機巻線端子５２を流れる電流により上昇
し、ダイオード５が導通した時点で固定されることがわ
かる。このダイオード５の逆回復時間ｔｒｒが長いとス
イッチング損失が増大するため、なるべくダイオード５
は逆回復時間の短いものを選定することが好ましい。

【００６２】同様に、Ｄの状態における電動機巻線端子
電圧５１は、電動機巻線端子５２を流れる電流により下
降し、ダイオード６が導通した時点で固定される。この
ダイオード６の逆回復時間ｔｒｒが長いとスイッチング
損失が増大するため、なるべくダイオード６は逆回復時
間の短いものを選定することが好ましい。

【００６３】以上の説明によりスイッチング指令信号４
２を‘Ｈ’レベルにすると電動機巻線端子５２が直流主
電源１４のプラス端子に接続されることがわかる。ま
た、スイッチング指令信号４２を‘Ｌ’レベルにすると
電動機巻線端子５２が直流主電源１４のマイナス端子に
接続され、スイッチング指令信号４２を‘Ｈ’レベルか
ら‘Ｌ’レベルに変化させた時や‘Ｌ’レベルから
‘Ｈ’レベルに変化させた時においてもフローティング
時間が本質的に０である構成であることがわかる。

【００６４】さらに、トランジスタ１１９のコレクタ電
流４９とトランジスタ２９のコレクタ電流４８の電流値
を変えることにより、ゲート信号電圧５０の上昇時間Ｔ
Ｒおよび下降時間ＴＦをある程度の範囲内で自由に設定
でき、これにともなって電動機巻線端子電圧５１の上昇
時間および下降時間もある程度の範囲内で自由に設定で
きるという長所を有する。通常、電動機巻線端子電圧５
１の上昇時間および下降時間は小さくするほどＩＧＢＴ
１およびＩＧＢＴ２等の電力損失が小さくできるため好
ましいが、電気雑音が大きくなるという欠点がある。し
たがって、電気雑音を特に小さくしたい用途ではあえて
電動機巻線端子電圧５１の上昇時間および下降時間を大
きくすることが必要であり、これに容易に対応できる構
成である。

【００６５】また、図１におけるＩＧＢＴ１および２の
ゲートとエミッタ間にコンデンサを接続することによ
り、さらに電動機巻線端子電圧５１の上昇時間および下
降時間を大幅に長くできることはいうまでもない。

【００６６】以上が電動機解放信号１５６が‘Ｈ’レベ
ル、つまりフリーランでない状態を指令している場合に
おける電流制御手段１２５および１２６の動作について
の説明であるが、最後に電動機解放信号１５６が‘Ｌ’
レベル、つまりフリーラン状態を指令している場合にお
ける電流制御手段１２５および１２６の動作についての
説明をつけ加える。

【００６７】電動機解放信号１５６が‘Ｌ’レベル、つ
まりフリーラン状態を指令している場合には、スイッチ
ング指令信号４２にかかわらず論理積否定手段１０６お
よび１０７の出力信号はともに‘Ｈ’レベルとなり、し
たがってＰＮＰタイプのトランジスタ１１９のベース信
号１２３は‘Ｈ’レベル、トランジスタ２９のベース信
号４５は‘Ｌ’レベルとなる。

【００６８】この状態はいわゆる第５の状態で、第９の
電流値であるコレクタ電流４９およびコレクタ電流４８
はともに０である。

【００６９】第５の状態となると、ＩＧＢＴ１および２
のゲート信号電圧５０は抵抗１０５により電動機巻線端
子電圧５１とほぼ同電位となる。したがって、ＩＧＢＴ
１および２はともにＯＦＦ状態となりフリーラン状態が
実現できる。第５の状態は、主に何らかのトラブルが発
生した場合等において、電動機の運転を中断して電動機
および制御装置を保護するために用いられる。

【００７０】第５の状態への移行は、前記第１の状態，
第２の状態，第３の状態および第４の状態のいずれの状
態からも可能で、電動機解放信号１５６が‘Ｌ’レベル
に変化した瞬間に移行する。逆に第５の状態からは、電
動機解放信号１５６が‘Ｈ’レベルに変化した瞬間に第
１の状態または第３の状態へ移行するように構成してい
る。これは、第５の状態から第２の状態または第４の状
態に移行するとゲート信号電圧５０の上昇または下降に
要する時間が非常に長くなり、ＩＧＢＴ１および２に過
大な発熱を生じるための防止策である。

【００７１】しかしながら第５の状態から他の状態への
移行は、中断していた電動機の運転を再開することを目
的とする場合が主であり、この場合においては頻度が多
くても数秒に１回程度と低いため、ＩＧＢＴ１および２
の耐量が十分あれば、第５の状態から他のすべての状態
へ移行できるような構成とすることもできる。

【００７２】なお、本実施例の電流制御手段１２５およ
び１２６は、第５の電流値１６８，第６の電流値１６
９，第７の電流値１７０および第８の電流値１７１を０
としているが、第１の電流値１６４が第７の電流値１７
０よりも大きな電流値とし、第２の電流値１６５が第８
の電流値１７１よりも大きな電流値とし、第３の電流値
１６６が第５の電流値１６８よりも大きな電流値とし、
第４の電流値１６７が第６の電流値１６９よりも大きな
電流値とし、第１の電流値１６４と第７の電流値１７０
の差が第２の電流値１６５と第８の電流値１７１の差よ
り大きくし、第３の電流値１６６と第５の電流値１６８
の差が第４の電流値１６７と第６の電流値１６９の差よ
り大きくすれば、第５の電流値１６８，第６の電流値１
６９，第７の電流値１７０および第８の電流値１７１を
０以外の値とできることはいうまでもない。図２（ｂ）
にその一例を示す。

【００７３】また本実施例の電流制御手段１２５および
１２６は、第５の状態における第９の電流値も０として
いるが、第９の電流値も０以外の値とできることはいう
までもない。つまり、トランジスタ１１９のコレクタ電
流４９とトランジスタ２９のコレクタ電流４８を同一の
電流値とすれば０以外の値とすることができる。

【００７４】（実施例２）以下本発明の第２の実施例に
ついて、図面を参照しながら説明する。

【００７５】図４において、１はＮチャンネルタイプの
ＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５およ
び６はダイオード、１２６は電流制御手段、１０９は信
号処理手段、１４は直流主電源、１５および１６は直流
電源、１０５は抵抗、９７はツェナーダイオード９５お
よび９６で構成された電圧リミット手段で、以上は図１
の構成と同様なものである。図１の構成と異なるのは、
電流制御手段１２５をカレントミラー手段９８と電流制
御手段１２７で構成した点である。

【００７６】以上のように構成されたＰＷＭインバータ
用出力回路について、図１の構成と異なるカレントミラ
ー手段９８と電流制御手段１２７の動作を説明する。

【００７７】ここでも説明を簡単にするために、まず電
動機解放信号１５６が‘Ｈ’レベル、つまりフリーラン
でない状態を指令している場合についてすべて説明し、
最後に電動機解放信号１５６が‘Ｌ’レベル、つまりフ
リーラン状態を指令している場合についての説明をつけ
加えることにする。

【００７８】まず、電流制御手段１２７の動作を図５を
用いて詳しく説明する。ＮＰＮタイプのトランジスタ２
８のベース信号４３はスイッチング指令信号４２を論理
積否定手段１０７と論理反転手段２０を通して発生させ
る。このベース信号４３はスイッチング指令信号４２と
ほぼ同じで、‘Ｌ’レベルが例えば０Ｖ、‘Ｈ’レベル
が例えば５Ｖの値をとるものとする。

【００７９】次に、ＮチャンネルタイプのＭＯＳ−ＦＥ
Ｔ３０のゲート信号４４はスイッチング指令信号４２を
論理反転手段２１および２２と論理積否定手段１０７と
信号遅延手段２６を通して発生させる。このゲート信号
４４は、スイッチング指令信号４２を論理反転した信号
を遅延時間ＴＡだけ遅らせたもので、‘Ｌ’レベルをＭ
ＯＳ−ＦＥＴ３０を十分にＯＦＦさせることのできる電
圧とし、‘Ｈ’レベルをＭＯＳ−ＦＥＴ３０を十分にＯ
Ｎさせることのできる電圧とする。

【００８０】トランジスタ２８はエミッタホロワ型の回
路構成をとり、ベース信号４３が約０．７Ｖ以上になる
とベース信号４３の電圧とエミッタに接続された抵抗の
値で定まるコレクタ電流４７が流れ、ベース信号４３が
約０．７Ｖ以下の場合にはコレクタ電流４７は０とな
る。

【００８１】ＭＯＳ−ＦＥＴ３０はトランジスタ２８の
エミッタに接続された抵抗の値を切り換える働きをして
おり、トランジスタ２８のベース信号が約０．７Ｖ以上
でＭＯＳ−ＦＥＴ３０がＯＮするとトランジスタ２８の
コレクタ電流４７を大きくする作用がある。

【００８２】ここで、スイッチング指令信号４２とコレ
クタ電流４７の関係を考察すると、スイッチング指令信
号４２が‘Ｌ’レベルの時にはコレクタ電流４７は０
で、次にスイッチング指令信号４２が‘Ｈ’レベルに変
化してから遅延時間ＴＡが経過するまでコレクタ電流４
７は比較的大きな電流値となり、次に比較的小さな電流
値となり、スイッチング指令信号４２が‘Ｌ’レベルに
なるとコレクタ電流４７は０となる。

【００８３】以上が電流制御手段１２７の動作について
の説明である。次に、カレントミラー手段９８の働きに
ついて述べる。

【００８４】抵抗１１および１２とトランジスタ９およ
び１０は互いにカレントミラー構成をとり、トランジス
タ９が飽和しない範囲において、トランジスタ９のコレ
クタ電流４９をトランジスタ２８のコレクタ電流４７に
対応した電流とする働きをする。ここで、トランジスタ
９のコレクタ電圧が上昇し過ぎてトランジスタ９が飽和
してＯＮ状態となると、コレクタ電流４７とコレクタ電
流４９の比例関係がくずれ、さらにトランジスタ９の次
のＯＦＦ動作が遅くなってしまうため、トランジスタ９
を飽和させずに動作させることが必要である。そこで、
ツェナーダイオード９５および９６で構成された電圧リ
ミット手段９７により、トランジスタ９が飽和しないよ
うにトランジスタ９のコレクタ電圧の上限を制限してい
る。

【００８５】ここで、スイッチング指令信号４２とトラ
ンジスタ９のコレクタ電流４９の関係を考察すると、ス
イッチング指令信号４２が‘Ｌ’レベルの時にはコレク
タ電流４９は０で、次にスイッチング指令信号４２が
‘Ｈ’レベルに変化してから遅延時間ＴＡが経過するま
でコレクタ電流４９は比較的大きな電流値となり、次に
比較的小さな電流値となり、スイッチング指令信号４２
が‘Ｌ’レベルになるとコレクタ電流４９は０となる。

【００８６】以上が電動機解放信号１５６が‘Ｈ’レベ
ル、つまりフリーランでない状態を指令している場合に
おける電流制御手段１２７とカレントミラー手段９８の
動作についての説明であるが、最後に電動機解放信号１
５６が‘Ｌ’レベル、つまりフリーラン状態を指令して
いる場合における電流制御手段１２７とカレントミラー
手段９８の動作についての説明をつけ加える。

【００８７】電動機解放信号１５６が‘Ｌ’レベル、つ
まりフリーラン状態を指令している場合には、スイッチ
ング指令信号４２にかかわらず論理積否定手段１０７の
出力信号は‘Ｈ’レベルとなり、したがってＮＰＮタイ
プのトランジスタ２８のベース信号４３は‘Ｌ’レベル
となる。この状態は、コレクタ電流４７は０でありトラ
ンジスタ９のコレクタ電流４９も０となる。いわゆる第
５の状態となる。

【００８８】以上のように、カレントミラー手段９８と
電流制御手段１２７は、電流制御手段１２５と同等の動
作を行うことがわかる。

【００８９】また、図４，図６および図７においてもＩ
ＧＢＴ１および２のゲートとエミッタ間にコンデンサを
接続することにより、さらに電動機巻線端子電圧５１の
上昇時間および下降時間を大幅に長くできることはいう
までもない。

【００９０】なお、図４におけるＰＮＰタイプのトラン
ジスタ１０をダイオードとして表現しても良いことはい
うまでもない。

【００９１】（実施例３）以下本発明の第３の実施例に
ついて、図面を参照しながら説明する。

【００９２】図６において、１はＮチャンネルタイプの
ＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５およ
び６はダイオード、１２６および１２７は電流制御手
段、１０９は信号処理手段、１４は直流主電源、１５お
よび１６は直流電源、１０５は抵抗、９７はツェナーダ
イオード９５および９６で構成された電圧リミット手段
で、以上は図４の構成と同様なものである。

【００９３】図４の構成と異なるのは、ＰＮＰタイプの
トランジスタ９および１０と抵抗１１および１２で構成
していたカレントミラー手段９８をＰＮＰタイプのトラ
ンジスタ９と抵抗１１および１２で簡易的にカレントミ
ラー手段を構成した点である。

【００９４】図６におけるカレントミラー手段は図４に
おけるカレントミラー手段に比べ精度や温度特性が劣る
ために直流電源１５の電圧を高くする必要があるが、そ
れが許容される場合では実用上問題はない。

【００９５】（実施例４）以下本発明の第４の実施例に
ついて、図面を参照しながら説明する。

【００９６】図７において、１はＮチャンネルタイプの
ＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５およ
び６はダイオード、１２６および１２７は電流制御手
段、１０９は信号処理手段、１４は直流主電源、１５お
よび１６は直流電源、１０５は抵抗、９７はツェナーダ
イオード９５および９６で構成された電圧リミット手段
で、以上は図４の構成と同様なものである。

【００９７】図４の構成と異なるのは、ＰＮＰタイプの
トランジスタ９および１０と抵抗１１および１２で構成
していたカレントミラー手段９８をＰＮＰタイプのトラ
ンジスタ９とＮＰＮタイプのトランジスタ１２８とダイ
オード１２９と抵抗１１および１３０でカレントミラー
手段を構成した点である。

【００９８】図４におけるカレントミラー手段では、Ｐ
ＮＰトランジスタ９のコレクタ電圧が下降する際、ＰＮ
Ｐトランジスタ９のベース電圧がコレクタ出力容量Ｃｏ
ｂを流れる電流によって低下しＰＮＰトランジスタ９を
ＯＮしてしまう。このため、ＰＮＰトランジスタ９のコ
レクタに電流を漏洩する結果となり、ゲート信号電圧５
０の下降時間が長くなりＩＧＢＴのスイッチング損失を
増大してしまう。したがってこれを防ぐためには、ＰＮ
Ｐタイプのトランジスタ９をコレクタ出力容量Ｃｏｂが
非常に小さいものを選択する必要がある。

【００９９】これに対して図７におけるカレントミラー
手段では、ＰＮＰトランジスタ９のコレクタ電圧が下降
する際に、コレクタ出力容量Ｃｏｂを流れる電流がＮＰ
Ｎトランジスタ１２８のエミッタ電流によって補われる
ため、ＰＮＰトランジスタ９のベース電圧の低下を防止
でき、ＰＮＰタイプのトランジスタ９をコレクタ出力容
量Ｃｏｂが比較的大きなものを選択してもスイッチング
損失の少ない構成とすることができる。

【０１００】（実施例５）以下本発明の第５の実施例に
ついて、図面を参照しながら説明する。

【０１０１】図８において、１はＮチャンネルタイプの
ＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５およ
び６はダイオード、１０９は信号処理手段、１４は直流
主電源、１５および１６は直流電源、１０５は抵抗、９
７はツェナーダイオード９５および９６で構成された電
圧リミット手段で、以上は図１の構成と同様なものであ
る。

【０１０２】図１の構成と異なるのは、電流制御手段１
２６をカレントミラー手段１３２と電流制御手段１３１
で構成した点と電流制御手段１２５を電流制御手段１６
３とした点である。

【０１０３】以上のように構成されたＰＷＭインバータ
用出力回路について、図１の構成と異なるカレントミラ
ー手段１３２と電流制御手段１３１の動作を説明する。
ここでも説明を簡単にするために、まず電動機解放信号
１５６が‘Ｈ’レベル、つまりフリーランでない状態を
指令している場合についてすべて説明し、最後に電動機
解放信号１５６が‘Ｌ’レベル、つまりフリーラン状態
を指令している場合についての説明をつけ加えることに
する。

【０１０４】まず、電流制御手段１３１の動作を図９を
用いて詳しく説明する。ＰＮＰタイプのトランジスタ１
３７のベース信号１４８はスイッチング指令信号４２を
論理積否定手段１０６と論理反転手段６５，１６１およ
び１３９を通して発生させる。このベース信号１４８は
スイッチング指令信号４２が‘Ｈ’レベルの場合に例え
ば直流電源１５のプラス端子と同電位、‘Ｌ’レベルの
場合に例えば直流電源１５のプラス端子より５Ｖ低い電
位とする。

【０１０５】次に、ＰチャンネルタイプのＭＯＳ−ＦＥ
Ｔ１３８のゲート信号１４９はスイッチング指令信号４
２を論理反転手段６５，１６１，１４０および１４１と
論理積否定手段１０６と信号遅延手段１４２を通して発
生させる。このゲート信号１４９は、スイッチング指令
信号４２を論理反転し遅延時間ＴＢだけ遅らせたもの
で、‘Ｌ’レベルをＭＯＳ−ＦＥＴ１３８を十分にＯＮ
させることのできる電圧とし、‘Ｈ’レベルをＭＯＳ−
ＦＥＴ１３８を十分にＯＦＦさせることのできる電圧と
する。

【０１０６】トランジスタ１３７はエミッタホロワ型の
回路構成をとり、ベース信号１４８の電位が直流電源１
５のプラス端子の電位に比べ約０．７Ｖ以上低くなると
エミッタに接続された抵抗の値とそれに印加される電圧
で定まる電流がほぼコレクタ電流１５０として流れ、ベ
ース信号１４８の電位と直流電源１５のプラス端子の電
位との差が約０．７Ｖ以下の場合にはコレクタ電流１５
０は０となる。

【０１０７】ＭＯＳ−ＦＥＴ１３８はトランジスタ１３
７のエミッタに接続された抵抗の値を切り換える働きを
しており、トランジスタ１３７のベース信号の電位が直
流電源１５のプラス端子の電位に比べ約０．７Ｖ以上低
い状態でＭＯＳ−ＦＥＴ１３８がＯＮするとトランジス
タ１３７のコレクタ電流１５０を大きくする作用があ
る。

【０１０８】ここで、スイッチング指令信号４２とコレ
クタ電流１５０の関係を考察すると、スイッチング指令
信号４２が‘Ｈ’レベルの時にはコレクタ電流１５０は
０で、次に、スイッチング指令信号４２が‘Ｌ’レベル
に変化してから遅延時間ＴＢが経過するまでコレクタ電
流１５０は比較的大きな電流値となり、次に比較的小さ
な電流値となり、スイッチング指令信号４２が‘Ｈ’レ
ベルになるとコレクタ電流１５０は０となる。

【０１０９】以上が電流制御手段１３１の動作について
の説明である。次に、カレントミラー手段１３２の働き
について述べる。

【０１１０】抵抗１３５および１３６とトランジスタ１
３３および１３４は互いにカレントミラー構成をとり、
トランジスタ１３３が飽和しない範囲において、トラン
ジスタ１３３のコレクタ電流４８をトランジスタ１３７
のコレクタ電流１５０に対応した電流とする働きをす
る。ここで、トランジスタ１３３のコレクタ電圧が下降
し過ぎてトランジスタ１３３が飽和してＯＮ状態となる
と、コレクタ電流１５０とコレクタ電流４８の比例関係
がくずれ、さらにトランジスタ１３３の次のＯＦＦ動作
が遅くなってしまうため、トランジスタ１３３を飽和さ
せずに動作させることが必要である。そこで、ツェナー
ダイオード９５および９６で構成された電圧リミット手
段９７により、トランジスタ１３３が飽和しないように
トランジスタ１３３のコレクタ電圧の下限を制限してい
る。

【０１１１】ここで、スイッチング指令信号４２とトラ
ンジスタ１３３のコレクタ電流４８の関係を考察する
と、スイッチング指令信号４２が‘Ｈ’レベルの時には
コレクタ電流４８は０で、次にスイッチング指令信号４
２が‘Ｌ’レベルに変化してから遅延時間ＴＢが経過す
るまでコレクタ電流４８は比較的大きな電流値となり、
次に比較的小さな電流値となり、スイッチング指令信号
４２が‘Ｈ’レベルになるとコレクタ電流４８は０とな
る。

【０１１２】以上が電動機解放信号１５６が‘Ｈ’レベ
ル、つまりフリーランでない状態を指令している場合に
おける電流制御手段１３１とカレントミラー手段１３２
の動作についての説明であるが、最後に電動機解放信号
１５６が‘Ｌ’レベル、つまりフリーラン状態を指令し
ている場合における電流制御手段１３１とカレントミラ
ー手段１３２の動作についての説明をつけ加える。

【０１１３】電動機解放信号１５６が‘Ｌ’レベル、つ
まりフリーラン状態を指令している場合には、スイッチ
ング指令信号４２にかかわらず論理積否定手段１０６の
出力信号は‘Ｈ’レベルとなり、したがってＰＮＰタイ
プのトランジスタ１３７のベース信号１４８は‘Ｈ’レ
ベルとなる。この状態は、コレクタ電流１５０は０であ
りトランジスタ１３３のコレクタ電流４８も０となる。
いわゆる第５の状態となる。

【０１１４】以上のように、カレントミラー手段１３２
と電流制御手段１３１は、電流制御手段１２６と同等の
動作を行うことがわかる。

【０１１５】また、図１の構成と異なる電流制御手段１
６３は、電流制御手段１２５のホトカプラ１１５を論理
反転手段１６２とした点である。これは、電流制御手段
１６３および１３１と信号処理手段１０９の論理素子を
共通電源により動作させることにより絶縁を考慮する必
要がなく、電流制御手段１６２の構成により電流制御手
段１２５と同等の動作をえることができる。

【０１１６】また、図８，図１０および図１１において
もＩＧＢＴ１および２のゲートとエミッタ間にコンデン
サを接続することにより、さらに電動機巻線端子電圧５
１の上昇時間および下降時間を大幅に長くできることは
いうまでもない。

【０１１７】なお、図８におけるＮＰＮタイプのトラン
ジスタ１３４をダイオードとして表現しても良いことは
いうまでもない。

【０１１８】（実施例６）以下本発明の第６の実施例に
ついて、図面を参照しながら説明する。

【０１１９】図１０において、１はＮチャンネルタイプ
のＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５お
よび６はダイオード、１３１および１６３は電流制御手
段、１０９は信号処理手段、１４は直流主電源、１５お
よび１６は直流電源、１０５は抵抗、９７はツェナーダ
イオード９５および９６で構成された電圧リミット手段
で、以上は図８の構成と同様なものである。

【０１２０】図８の構成と異なるのは、ＮＰＮタイプの
トランジスタ１３３および１３４と抵抗１３５および１
３６で構成していたカレントミラー手段１３２をＮＰＮ
タイプのトランジスタ１３３と抵抗１３５および１３６
で簡易的にカレントミラー手段を構成した点である。図
１０におけるカレントミラー手段は図８におけるカレン
トミラー手段に比べ精度や温度特性が劣るために直流電
源１６の電圧を高くする必要があるが、それが許容され
る場合では実用上問題はない。

【０１２１】（実施例７）以下本発明の第７の実施例に
ついて、図面を参照しながら説明する。

【０１２２】図１１において、１はＮチャンネルタイプ
のＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５お
よび６はダイオード、１３１および１６３は電流制御手
段、１０９は信号処理手段、１４は直流主電源、１５お
よび１６は直流電源、１０５は抵抗、９７はツェナーダ
イオード９５および９６で構成された電圧リミット手段
で、以上は図８の構成と同様なものである。

【０１２３】図８の構成と異なるのは、ＮＰＮタイプの
トランジスタ１３３および１３４と抵抗１３５および１
３６で構成していたカレントミラー手段１３２をＮＰＮ
タイプのトランジスタ１３３とＰＮＰタイプのトランジ
スタ１５２とダイオード１５３と抵抗１３５および１５
４でカレントミラー手段を構成した点である。

【０１２４】図８におけるカレントミラー手段では、Ｎ
ＰＮトランジスタ１３３のコレクタ電圧が上昇する際、
ＮＰＮトランジスタ１３３のベース電圧がコレクタ出力
容量Ｃｏｂを流れる電流によって上昇しＮＰＮトランジ
スタ１３３をＯＮしてしまう。このため、ＮＰＮトラン
ジスタ１３３のコレクタに電流を漏洩する結果となり、
ゲート信号電圧５０の上昇時間が長くなりＩＧＢＴのス
イッチング損失を増大してしまう。したがってこれを防
ぐためには、ＮＰＮタイプのトランジスタ１３３をコレ
クタ出力容量Ｃｏｂが非常に小さいものを選択する必要
がある。

【０１２５】これに対して図１１におけるカレントミラ
ー手段では、ＮＰＮトランジスタ１３３のコレクタ電圧
が上昇する際に、コレクタ出力容量Ｃｏｂを流れる電流
をＰＮＰトランジスタ１５２のエミッタ電流によって除
去することができ、ＮＰＮトランジスタ１３３のベース
電圧の上昇を防止でき、ＮＰＮタイプのトランジスタ１
３３をコレクタ出力容量Ｃｏｂが比較的大きなものを選
択してもスイッチング損失の少ない構成とすることがで
きる。

【０１２６】なお、図１８に示すように三相ＰＷＭイン
バータを構成する場合においては、一般的に直流主電源
を共通接続して３個のＰＷＭインバータ用出力回路を配
置するが、本発明によるＰＷＭインバータ用出力回路に
おいてはさらに第１，第２，第３，第４，第５，第６お
よび第７の実施例における直流電源１５および１６も共
通接続できることはいうまでもない。

【０１２７】（実施例８）以下本発明の第８の実施例に
ついて、図面を参照しながら説明する。

【０１２８】図１２において、１はＮチャンネルタイプ
のＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５お
よび６はダイオード、９８はカレントミラー手段、１４
は直流主電源、１５および１６は直流電源、９７は電圧
リミット手段でツェナーダイオード９５および９６で構
成されている。

【０１２９】図４の構成と異なるのは、抵抗１０５を省
き電流制御手段１２６および１２７と信号処理手段１０
９を電流制御手段１３で構成した点である。

【０１３０】電動機をフリーラン状態にする必要がない
場合においては図１２の構成をとることができる。

【０１３１】また、図１２，図１３および図１４におい
てもＩＧＢＴ１および２のゲートとエミッタ間にコンデ
ンサを接続することにより、さらに電動機巻線端子電圧
５１の上昇時間および下降時間を大幅に長くできること
はいうまでもない。

【０１３２】なお、図１２におけるＰＮＰタイプのトラ
ンジスタ１０をダイオードとして表現しても良いことは
いうまでもない。

【０１３３】（実施例９）以下本発明の第９の実施例に
ついて、図面を参照しながら説明する。

【０１３４】図１３において、１はＮチャンネルタイプ
のＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５お
よび６はダイオード、１３は電流制御手段、１４は直流
主電源、１５および１６は直流電源、９７はツェナーダ
イオード９５および９６で構成された電圧リミット手段
で、以上は図１２の構成と同様なものである。

【０１３５】図１２の構成と異なるのは、ＰＮＰタイプ
のトランジスタ９および１０と抵抗１１および１２で構
成していたカレントミラー手段９８をＰＮＰタイプのト
ランジスタ９と抵抗１１および１２で簡易的にカレント
ミラー手段を構成した点である。図１３におけるカレン
トミラー手段は図１２におけるカレントミラー手段に比
べ精度や温度特性が劣るために直流電源１５の電圧を高
くする必要があるが、それが許容される場合では実用上
問題はない。

【０１３６】（実施例１０）以下本発明の第１０の実施
例について、図面を参照しながら説明する。

【０１３７】図１４において、１はＮチャンネルタイプ
のＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５お
よび６はダイオード、１３は電流制御手段、１４は直流
主電源、１５および１６は直流電源、９７はツェナーダ
イオード９５および９６で構成された電圧リミット手段
で、以上は図１２の構成と同様なものである。

【０１３８】図１２の構成と異なるのは、ＰＮＰタイプ
のトランジスタ９および１０と抵抗１１および１２で構
成していたカレントミラー手段９８をＰＮＰタイプのト
ランジスタ９とＮＰＮタイプのトランジスタ１２８とダ
イオード１２９と抵抗１１および１３０でカレントミラ
ー手段を構成した点である。

【０１３９】図１２におけるカレントミラー手段では、
ＰＮＰトランジスタ９のコレクタ電圧が下降する際、Ｐ
ＮＰトランジスタ９のベース電圧がコレクタ出力容量Ｃ
ｏｂを流れる電流によって低下しＰＮＰトランジスタ９
をＯＮしてしまう。このため、ＰＮＰトランジスタ９の
コレクタに電流を漏洩する結果となり、ゲート信号電圧
５０の下降時間が長くなりＩＧＢＴのスイッチング損失
を増大してしまう。したがってこれを防ぐためには、Ｐ
ＮＰタイプのトランジスタ９をコレクタ出力容量Ｃｏｂ
が非常に小さいものを選択する必要がある。

【０１４０】これに対して図１４におけるカレントミラ
ー手段では、ＰＮＰトランジスタ９のコレクタ電圧が下
降する際に、コレクタ出力容量Ｃｏｂを流れる電流がＮ
ＰＮトランジスタ１２８のエミッタ電流によって補われ
るため、ＰＮＰトランジスタ９のベース電圧の低下を防
止でき、ＰＮＰタイプのトランジスタ９をコレクタ出力
容量Ｃｏｂが比較的大きなものを選択してもスイッチン
グ損失の少ない構成とすることができる。

【０１４１】（実施例１１）以下本発明の第１１の実施
例について、図面を参照しながら説明する。

【０１４２】図１５において、１はＮチャンネルタイプ
のＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５お
よび６はダイオード、１３２はカレントミラー手段、１
４は直流主電源、１５および１６は直流電源、９７は電
圧リミット手段でツェナーダイオード９５および９６で
構成されている。

【０１４３】図８の構成と異なるのは、抵抗１０５を省
き電流制御手段１３１および１６３と信号処理手段１０
９を信号処理手段１５５で構成した点である。

【０１４４】電動機をフリーラン状態にする必要がない
場合においては図１５の構成をとることができる。

【０１４５】また、図１５，図１６および図１７におい
てもＩＧＢＴ１および２のゲートとエミッタ間にコンデ
ンサを接続することにより、さらに電動機巻線端子電圧
５１の上昇時間および下降時間を大幅に長くできること
はいうまでもない。

【０１４６】なお、図１５におけるＮＰＮタイプのトラ
ンジスタ１３４をダイオードとして表現しても良いこと
はいうまでもない。

【０１４７】（実施例１２）以下本発明の第１２の実施
例について、図面を参照しながら説明する。

【０１４８】図１６において、１はＮチャンネルタイプ
のＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５お
よび６はダイオード、１５５は電流制御手段、１４は直
流主電源、１５および１６は直流電源、９７はツェナー
ダイオード９５および９６で構成された電圧リミット手
段で、以上は図１５の構成と同様なものである。

【０１４９】図１５の構成と異なるのは、ＮＰＮタイプ
のトランジスタ１３３および１３４と抵抗１３５および
１３６で構成していたカレントミラー手段１３２をＮＰ
Ｎタイプのトランジスタ１３３と抵抗１３５および１３
６で簡易的にカレントミラー手段を構成した点である。
図１６におけるカレントミラー手段は図１５におけるカ
レントミラー手段に比べ精度や温度特性が劣るために直
流電源１６の電圧を高くする必要があるが、それが許容
される場合では実用上問題はない。

【０１５０】（実施例１３）以下本発明の第１３の実施
例について、図面を参照しながら説明する。

【０１５１】図１７において、１はＮチャンネルタイプ
のＩＧＢＴ、２はＰチャンネルタイプのＩＧＢＴ、５お
よび６はダイオード、１５５は電流制御手段、１４は直
流主電源、１５および１６は直流電源、９７はツェナー
ダイオード９５および９６で構成された電圧リミット手
段で、以上は図１５の構成と同様なものである。

【０１５２】図１５の構成と異なるのは、ＮＰＮタイプ
のトランジスタ１３３および１３４と抵抗１３５および
１３６で構成していたカレントミラー手段１３２をＮＰ
Ｎタイプのトランジスタ１３３とＰＮＰタイプのトラン
ジスタ１５２とダイオード１５３と抵抗１３５および１
５４でカレントミラー手段を構成した点である。

【０１５３】図１５におけるカレントミラー手段では、
ＮＰＮトランジスタ１３３のコレクタ電圧が上昇する
際、ＮＰＮトランジスタ１３３のベース電圧がコレクタ
出力容量Ｃｏｂを流れる電流によって上昇しＮＰＮトラ
ンジスタ１３３をＯＮしてしまう。このため、ＮＰＮト
ランジスタ１３３のコレクタに電流を漏洩する結果とな
り、ゲート信号電圧５０の上昇時間が長くなりＩＧＢＴ
のスイッチング損失を増大してしまう。したがってこれ
を防ぐためには、ＮＰＮタイプのトランジスタ１３３を
コレクタ出力容量Ｃｏｂが非常に小さいものを選択する
必要がある。

【０１５４】これに対して図１７におけるカレントミラ
ー手段では、ＮＰＮトランジスタ１３３のコレクタ電圧
が上昇する際に、コレクタ出力容量Ｃｏｂを流れる電流
をＰＮＰトランジスタ１５２のエミッタ電流によって除
去することができ、ＮＰＮトランジスタ１３３のベース
電圧の上昇を防止でき、ＮＰＮタイプのトランジスタ１
３３をコレクタ出力容量Ｃｏｂが比較的大きなものを選
択してもスイッチング損失の少ない構成とすることがで
きる。

【０１５５】なお、図１８に示すように三相ＰＷＭイン
バータを構成する場合においては、一般的に直流主電源
を共通接続して３個のＰＷＭインバータ用出力回路を配
置するが、本発明によるＰＷＭインバータ用出力回路に
おいてはさらに第８，第９，第１０，第１１，第１２お
よび第１３の実施例における直流電源１５および１６も
共通接続できることはいうまでもない。

【０１５６】

【発明の効果】以上のように本発明は、Ｎチャンネルタ
イプの第１のＩＧＢＴと、Ｐチャンネルタイプの第２の
ＩＧＢＴと、第１および第２のダイオードと、電流出力
端子を有し前記電流出力端子より流出する電流を制御す
る電流制御手段１と、電流入力端子を有し前記電流入力
端子より流入する電流を制御する電流制御手段２と、直
流主電源とを備え、第１のＩＧＢＴのコレクタと第１の
ダイオードのカソードと前記直流主電源のプラス端子を
接続し、第２のＩＧＢＴのコレクタと第２のダイオード
のアノードと前記直流主電源のマイナス端子を接続し、
第１のＩＧＢＴのエミッタと第１のダイオードのアノー
ドと第２のＩＧＢＴのエミッタと第２のダイオードのカ
ソードを接続し、第１のＩＧＢＴのゲートと第２のＩＧ
ＢＴのゲートと前記電流制御手段１の電流出力端子と前
記電流制御手段２の電流入力端子を接続し、第１または
第２のＩＧＢＴのゲートとエミッタ間に抵抗と正および
負の双方向の電圧に対してツェナー現象を有する電圧リ
ミット手段を並列に接続した構成とすることにより、フ
ローティング状態が本質的になくフローティング時間が
０でスイッチング指令信号と電動機巻線端子の平均電圧
が一義的に定まることにより制御誤差が非常に小さく、
かつ消費電力も少ない優れたＰＷＭインバータ用出力回
路を安価に提供することができるものである。さらに必
要に応じて、電気雑音の発生が非常に小さな優れたＰＷ
Ｍインバータ用出力回路を安価に提供することができる
ものである。

【図面の簡単な説明】

【図１】本発明の第一の実施例におけるＰＷＭインバー
タ用出力回路の構成図

【図２】（ａ）本発明の第一の実施例におけるＰＷＭイ
ンバータ用出力回路の電流制御手段の動作を示す図（ｂ）本発明の第一の実施例におけるＰＷＭインバータ
用出力回路の電流制御手段の他の動作を示す図

【図３】本発明の第一の実施例におけるＰＷＭインバー
タ用出力回路の動作を示す図

【図４】本発明の第２の実施例におけるＰＷＭインバー
タ用出力回路の構成図

【図５】本発明の第２の実施例におけるＰＷＭインバー
タ用出力回路の電流制御手段の動作を示す図

【図６】本発明の第３の実施例におけるＰＷＭインバー
タ用出力回路の構成図

【図７】本発明の第４の実施例におけるＰＷＭインバー
タ用出力回路の構成図

【図８】本発明の第５の実施例におけるＰＷＭインバー
タ用出力回路の構成図

【図９】本発明の第５の実施例におけるＰＷＭインバー
タ用出力回路の電流制御手段の動作を示す図

【図１０】本発明の第６の実施例におけるＰＷＭインバ
ータ用出力回路の構成図

【図１１】本発明の第７の実施例におけるＰＷＭインバ
ータ用出力回路の構成図

【図１２】本発明の第８の実施例におけるＰＷＭインバ
ータ用出力回路の構成図

【図１３】本発明の第９の実施例におけるＰＷＭインバ
ータ用出力回路の構成図

【図１４】本発明の第１０の実施例におけるＰＷＭイン
バータ用出力回路の構成図

【図１５】本発明の第１１の実施例におけるＰＷＭイン
バータ用出力回路の構成図

【図１６】本発明の第１２の実施例におけるＰＷＭイン
バータ用出力回路の構成図

【図１７】本発明の第１３の実施例におけるＰＷＭイン
バータ用出力回路の構成図

【図１８】一般的なＰＷＭインバータの構成を示す略線
図

【図１９】従来のＰＷＭインバータ用出力回路の構成図

【図２０】従来のＰＷＭインバータ用出力回路の動作を
示す図

【符号の説明】

１ＮチャンネルタイプのＩＧＢＴ２ＰチャンネルタイプのＩＧＢＴ５，６，７８，７９，１２９，１５３ダイオード９，１０，１１９，１３７，１５２ＰＮＰタイプのト
ランジスタ１１，１２，３２，３３，３４，３５，８３，８４，８
５，８６，８７，８８，８９，９０，９１，９２，１０
５，１１６，１１７，１２１，１２２，１３０，１３
５，１３６，１４６，１４７，１５４抵抗１３，１２５，１２６，１２７，１３１，１５５，１６
３電流制御手段１４直流主電源１５，１６，９３，９４，１１８直流電源２０，２１，２２，２３，２４，２５，６５，１１１，
１１２，１１３，１３９，１４０，１４１，１６１，１
６２論理反転手段２６，２７，１１４，１４２信号遅延手段２８，２９，７４，７５，７６，７７，１２８，１３
３，１３４ＮＰＮタイプのトランジスタ３０，３１ＮチャンネルタイプのＭＯＳ−ＦＥＴ４２，６１，６２スイッチング指令信号５２，６３，６４電動機巻線端子５３ＰＷＭインバータ用出力回路５４第１の状態５５第２の状態５６第３の状態５７第４の状態５８周波数電圧設定手段５９ＰＷＭ制御回路６０電動機６６，６７オンディレイ回路６８，６９ベースドライブ回路７０，７１パワートランジスタ７２，７３，１１５ホトカプラ９５，９６ツェナーダイオード９７電圧リミット手段９８，１３２カレントミラー手段１０６，１０７論理積否定手段１０９信号処理手段１２０，１３８ＰチャンネルタイプのＭＯＳ−ＦＥＴ１５７，１５８論理積手段

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/48 H02M 7/537 H02M 7/5387

Claims

(57)【特許請求の範囲】

【請求項１】Ｎチャンネルタイプの第１のＩＧＢＴと、
Ｐチャンネルタイプの第２のＩＧＢＴと、第１および第
２のダイオードと、電流出力端子を有し前記電流出力端子より流出する電流
を制御する電流制御手段１と、電流入力端子を有し前記電流入力端子より流入する電流
を制御する電流制御手段２と、直流主電源とを備え、第１のＩＧＢＴのコレクタと第１のダイオードのカソー
ドと前記直流主電源のプラス端子を接続し、第２のＩＧＢＴのコレクタと第２のダイオードのアノー
ドと前記直流主電源のマイナス端子を接続し、第１のＩＧＢＴのエミッタと第１のダイオードのアノー
ドと第２のＩＧＢＴのエミッタと第２のダイオードのカ
ソードを接続し、第１のＩＧＢＴのゲートと第２のＩＧＢＴのゲートと前
記電流制御手段１の電流出力端子と前記電流制御手段２
の電流入力端子を接続し、第１または第２のＩＧＢＴのゲートとエミッタ間に抵抗
と正および負の双方向の電圧に対してツェナー現象を有
する電圧リミット手段を並列に接続した構成を有し、前記電流制御手段１および前記電流制御手段２が、前記電流制御手段１の電流出力端子より流出する電流を
第１の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流を第７の電流値とする第１の状態と、前記電流制御手段１の電流出力端子より流出する電流を
第２の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流を第８の電流値とする第２の状態と、前記電流制御手段１の電流出力端子より流出する電流を
第５の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流を第３の電流値とする第３の状態と、前記電流制御手段１の電流出力端子より流出する電流を
第６の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流を第４の電流値とする第４の状態と、前記電流制御手段１の電流出力端子より流出する電流を
第９の電流値とし前記電流制御手段２の電流入力端子よ
り流入する電流も第９の電流値とする第５の状態を有
し、前記第１の電流値は前記第７の電流値よりも大きな電流
値とし、前記第２の電流値は前記第８の電流値よりも大きな電流
値とし、前記第３の電流値は前記第５の電流値よりも大きな電流
値とし、前記第４の電流値は前記第６の電流値よりも大きな電流
値とし、前記第１の電流値と前記第７の電流値の差は前記第２の
電流値と前記第８の電流値の差より大きくし、前記第３の電流値と前記第５の電流値の差は前記第４の
電流値と前記第６の電流値の差より大きくし、第１の状態からは第２の状態と第５の状態へのみ移行可
能とし、第２の状態からは第３の状態と第５の状態へのみ移行可
能とし、第３の状態からは第４の状態と第５の状態へのみ移行可
能とし、第４の状態からは第１の状態と第５の状態へのみ移行可
能とし、第５の状態からは少なくとも第１の状態と第３の状態へ
移行可能なる構成としたＰＷＭインバータ用出力回路。
【請求項２】Ｎチャンネルタイプの第１のＩＧＢＴと、
Ｐチャンネルタイプの第２のＩＧＢＴと、第１および第
２のダイオードと、電流流入端子と第１および第２の電流流出端子を持ち前
記第２の電流流出端子から流出する電流に対応した電流
を前記第１の電流流出端子から流出させる働きをするカ
レントミラー手段１と、電流入力端子を有し前記電流入力端子より流入する電流
を制御する電流制御手段３と、電流入力端子を有し前記電流入力端子より流入する電流
を制御する電流制御手段２と、直流主電源と、前記直流主電源のプラス端子にマイナス
端子を接続した第１の直流電源とを備え、第１のＩＧＢＴのコレクタと第１のダイオードのカソー
ドと前記直流主電源のプラス端子を接続し、第２のＩＧＢＴのコレクタと第２のダイオードのアノー
ドと前記直流主電源のマイナス端子を接続し、第１のＩＧＢＴのエミッタと第１のダイオードのアノー
ドと第２のＩＧＢＴのエミッタと第２のダイオードのカ
ソードを接続し、第１のＩＧＢＴのゲートと第２のＩＧＢＴのゲートと前
記カレントミラー手段１の第１の電流流出端子と前記電
流制御手段２の電流入力端子を接続し、前記カレントミ
ラー手段１の第２の電流流出端子と前記電流制御手段３
の電流入力端子を接続し、第１の直流電源のプラス端子と前記カレントミラー手段
１の電流流入端子を接続し、第１または第２のＩＧＢＴのゲートとエミッタ間に抵抗
と正および負の双方向の電圧に対してツェナー現象を有
する電圧リミット手段を並列に接続した構成を有し、前記カレントミラー手段１および前記電流制御手段２
が、前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第１の電流値とし前記電流制御手段２の電
流入力端子より流入する電流を第７の電流値とする第１
の状態と、前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第２の電流値とし前記電流制御手段２の電
流入力端子より流入する電流を第８の電流値とする第２
の状態と、前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第５の電流値とし前記電流制御手段２の電
流入力端子より流入する電流を第３の電流値とする第３
の状態と、前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第６の電流値とし前記電流制御手段２の電
流入力端子より流入する電流を第４の電流値とする第４
の状態と、前記カレントミラー手段１の第１の電流流出端子より流
出する電流を第９の電流値とし前記電流制御手段２の電
流入力端子より流入する電流も第９の電流値とする第５
の状態を有し、前記第１の電流値は前記第７の電流値よりも大きな電流
値とし、前記第２の電流値は前記第８の電流値よりも大きな電流
値とし、前記第３の電流値は前記第５の電流値よりも大きな電流
値とし、前記第４の電流値は前記第６の電流値よりも大きな電流
値とし、前記第１の電流値と前記第７の電流値の差は前記第２の
電流値と前記第８の電流値の差より大きくし、前記第３の電流値と前記第５の電流値の差は前記第４の
電流値と前記第６の電流値の差より大きくし、第１の状態からは第２の状態と第５の状態へのみ移行可
能とし、第２の状態からは第３の状態と第５の状態へのみ移行可
能とし、第３の状態からは第４の状態と第５の状態へのみ移行可
能とし、第４の状態からは第１の状態と第５の状態へのみ移行可
能とし、第５の状態からは少なくとも第１の状態と第３の状態へ
移行可能なる構成としたＰＷＭインバータ用出力回路。
【請求項３】前記カレントミラー手段１が、ＰＮＰタイ
プの第３および第４のトランジスタを有し、前記第３の
トランジスタのコレクタを第１の電流流出端子とし、前
記第４のトランジスタのベースとコレクタと前記第３の
トランジスタのベースを接続したものを第２の電流流出
端子とし、前記第３および第４のトランジスタのエミッ
タにそれぞれ抵抗を介して接続したものを電流流入端子
とした請求項２記載のＰＷＭインバータ用出力回路。
【請求項４】前記カレントミラー手段１が、ＰＮＰタイ
プの第３のトランジスタを有し、前記第３のトランジス
タのコレクタを第１の電流流出端子とし、前記第３のト
ランジスタのベースを第２の電流流出端子とし、前記第
３のトランジスタのベースとエミッタにそれぞれ抵抗を
介して接続したものを電流流入端子とした請求項２記載
のＰＷＭインバータ用出力回路。
【請求項５】前記カレントミラー手段１が、ＰＮＰタイプの第３のトランジスタとＮＰＮタイプの第
５のトランジスタと第５のダイオードを有し、前記第３のトランジスタのコレクタを第１の電流流出端
子とし、前記第５のトランジスタのベースと前記第５のダイオー
ドのカソードを接続したものを第２の電流流出端子と
し、前記第３のトランジスタのベースと前記第５のトランジ
スタのエミッタと前記第５のダイオードのアノードを接
続し、前記第５のトランジスタのベースと前記第５のダイオー
ドのカソードを接続したものと、前記第３のトランジス
タのエミッタにそれぞれ抵抗を介して接続したものと、
前記第５のトランジスタのコレクタを接続したものを電
流流入端子とした請求項２記載のＰＷＭインバータ用出
力回路。
【請求項６】Ｎチャンネルタイプの第１のＩＧＢＴと、
Ｐチャンネルタイプの第２のＩＧＢＴと、第１および第
２のダイオードと、電流出力端子を有し前記電流出力端子より流出する電流
を制御する電流制御手段１と、電流流出端子と第１および第２の電流流入端子を持ち前
記第２の電流流入端子から流入する電流に対応した電流
を前記第１の電流流入端子から流入させる働きをするカ
レントミラー手段２と、電流出力端子を有し前記電流出力端子より流出する電流
を制御する電流制御手段４と、直流主電源と、前記直流主電源のマイナス端子にプラス端子を接続した
第２の直流電源とを備え、第１のＩＧＢＴのコレクタと第１のダイオードのカソー
ドと前記直流主電源のプラス端子を接続し、第２のＩＧＢＴのコレクタと第２のダイオードのアノー
ドと前記直流主電源のマイナス端子を接続し、第１のＩＧＢＴのエミッタと第１のダイオードのアノー
ドと第２のＩＧＢＴのエミッタと第２のダイオードのカ
ソードを接続し、第１のＩＧＢＴのゲートと第２のＩＧＢＴのゲートと前
記電流制御手段１の電流出力端子と前記カレントミラー
手段２の第１の電流流入端子を接続し、前記電流制御手
段４の電流出力端子と前記カレントミラー手段２の第２
の電流流入端子を接続し、第２の直流電源のマイナス端子と前記カレントミラー手
段２の電流流出端子を接続し、第１または第２のＩＧＢＴのゲートとエミッタ間に抵抗
と正および負の双方向の電圧に対してツェナー現象を有
する電圧リミット手段を並列に接続した構成を有し、前記電流制御手段１および前記カレントミラー手段２
が、前記電流制御手段１の電流出力端子より流出する電流を
第１の電流値とし前記カレントミラー手段２の第１の電
流流入端子より流入する電流を第７の電流値とする第１
の状態と、前記電流制御手段１の電流出力端子より流出する電流を
第２の電流値とし前記カレントミラー手段２の第１の電
流流入端子より流入する電流を第８の電流値とする第２
の状態と、前記電流制御手段１の電流出力端子より流出する電流を
第５の電流値とし前記カレントミラー手段２の第１の電
流流入端子より流入する電流を第３の電流値とする第３
の状態と、前記電流制御手段１の電流出力端子より流出する電流を
第６の電流値とし前記カレントミラー手段２の第１の電
流流入端子に流入する電流を第４の電流値とする第４の
状態と、前記電流制御手段１の電流出力端子より流出する電流を
第９の電流値とし前記カレントミラー手段２の第１の電
流流入端子より流入する電流も第９の電流値とする第５
の状態を有し、前記第１の電流値は前記第７の電流値よりも大きな電流
値とし、前記第２の電流値は前記第８の電流値よりも大きな電流
値とし、前記第３の電流値は前記第５の電流値よりも大きな電流
値とし、前記第４の電流値は前記第６の電流値よりも大きな電流
値とし、前記第１の電流値と前記第７の電流値の差は前記第２の
電流値と前記第８の電流値の差より大きくし、前記第３の電流値と前記第５の電流値の差は前記第４の
電流値と前記第６の電流値の差より大きくし、第１の状態からは第２の状態と第５の状態へのみ移行可
能とし、第２の状態からは第３の状態と第５の状態へのみ移行可
能とし、第３の状態からは第４の状態と第５の状態へのみ移行可
能とし、第４の状態からは第１の状態と第５の状態へのみ移行可
能とし、第５の状態からは少なくとも第１の状態と第３の状態へ
移行可能なる構成としたＰＷＭインバータ用出力回路。
【請求項７】前記カレントミラー手段２が、ＮＰＮタイ
プの第６および第７のトランジスタを有し、前記第６の
トランジスタのコレクタを第１の電流流入端子とし、前
記第７のトランジスタのベースとコレクタと前記第６の
トランジスタのベースを接続したものを第２の電流流入
端子とし、前記第６および第７のトランジスタのエミッ
タにそれぞれ抵抗を介して接続したものを電流流出端子
とした請求項６記載のＰＷＭインバータ用出力回路。
【請求項８】前記カレントミラー手段２が、ＮＰＮタイ
プの第６のトランジスタを有し、前記第６のトランジス
タのコレクタを第１の電流流入端子とし、前記第６のト
ランジスタのベースを第２の電流流入端子とし、前記第
６のトランジスタのベースとエミッタにそれぞれ抵抗を
介して接続したものを電流流出端子とした請求項６記載
のＰＷＭインバータ用出力回路。
【請求項９】前記カレントミラー手段２が、ＮＰＮタイプの第６のトランジスタとＰＮＰタイプの第
８のトランジスタと第６のダイオードを有し、前記第６のトランジスタのコレクタを第１の電流流入端
子とし、前記第８のトランジスタのベースと前記第６のダイオー
ドのアノードを接続したものを第２の電流流入端子と
し、前記第６のトランジスタのベースと前記第８のトランジ
スタのエミッタと前記第６のダイオードのカソードを接
続し、前記第８のトランジスタのベースと前記第６のダイオー
ドのアノードを接続したものと、前記第６のトランジス
タのエミッタにそれぞれ抵抗を介して接続したものと、
前記第８のトランジスタのコレクタを接続したものを電
流流出端子とした請求項６記載のＰＷＭインバータ用出
力回路。
【請求項１０】前記第５の電流値または前記第６の電流
値または前記第７の電流値または前記第８の電流値また
は前記第９の電流値を０とした請求項１から９のいずれ
かに記載のＰＷＭインバータ用出力回路。
【請求項１１】正および負の双方向の電圧に対してツェ
ナー現象を有する電圧リミット手段が、互いのアノード
またはカソードを共通にかつ直列に接続したツェナーダ
イオードとした請求項１から１０のいずれかに記載のＰ
ＷＭインバータ用出力回路。
【請求項１２】Ｎチャンネルタイプの第１のＩＧＢＴ
と、Ｐチャンネルタイプの第２のＩＧＢＴと、第１およ
び第２のダイオードと、電流流入端子と第１および第２
の電流流出端子を持ち前記第２の電流流出端子から流出
する電流に比例した電流を前記第１の電流流出端子から
流出させる働きをするカレントミラー手段１と、電流出
力端子と第１および第２の電流入力端子を持ち、前記第
１および第２の電流入力端子に流入する電流値を０を含
む３段階にそれぞれ独立して可変できる電流制御手段５
と、直流主電源と、前記直流主電源のプラス端子にマイ
ナス端子を接続した第１の直流電源と、前記直流主電源
のマイナス端子にプラス端子を接続した第２の直流電源
とを備え、第１のＩＧＢＴのコレクタと第１のダイオードのカソー
ドと前記直流主電源のプラス端子を接続し、第２のＩＧ
ＢＴのコレクタと第２のダイオードのアノードと前記直
流主電源のマイナス端子を接続し、第１のＩＧＢＴのエ
ミッタと第１のダイオードのアノードと第２のＩＧＢＴ
のエミッタと第２のダイオードのカソードを接続し、第
１のＩＧＢＴのゲートと第２のＩＧＢＴのゲートと前記
カレントミラー手段１の第１の電流流出端子と前記電流
制御手段５の第１の電流入力端子を接続し、第１の直流
電源のプラス端子と前記カレントミラー手段１の電流流
入端子を接続し、前記カレントミラー手段１の第２の電
流流出端子と前記電流制御手段５の第２の電流入力端子
を接続し、前記電流制御手段５の電流出力端子を第２の
直流電源のマイナス端子に接続し、第１または第２のＩ
ＧＢＴのゲートとエミッタ間に正および負の双方向の電
圧に対してツェナー現象を有する電圧リミット手段を接
続した構成を有し、前記電流制御手段５が、第１の電流入力端子に流入する
電流を０とし第２の電流入力端子に流入する電流を第１
の電流値とする第１の状態と、第１の電流入力端子に流
入する電流を０とし第２の電流入力端子に流入する電流
を前記第１の電流値よりも小さな第２の電流値とする第
２の状態と、第２の電流入力端子に流入する電流を０と
し第１の電流入力端子に流入する電流を第３の電流値と
する第３の状態と、第２の電流入力端子に流入する電流
を０とし第１の電流入力端子に流入する電流を前記第３
の電流値よりも小さな第４の電流値とする第４の状態を
有し、第１の状態から順に第４の状態まで移行し第４の
状態の次に第１の状態に移行して第１の状態から第４の
状態を順に繰り返し移行していく構成としたＰＷＭイン
バータ用出力回路。
【請求項１３】前記カレントミラー手段１が、ＰＮＰタ
イプの第３および第４のトランジスタを有し、前記第３
のトランジスタのコレクタを第１の電流流出端子とし、
前記第４のトランジスタのベースとコレクタと前記第３
のトランジスタのベースを接続したものを第２の電流流
出端子とし、前記第３および第４のトランジスタのエミ
ッタにそれぞれ抵抗を介して接続したものを電流流入端
子とした請求項１２記載のＰＷＭインバータ用出力回
路。
【請求項１４】前記カレントミラー手段１が、ＰＮＰタ
イプの第３のトランジスタを有し、前記第３のトランジ
スタのコレクタを第１の電流流出端子とし、前記第３の
トランジスタのベースを第２の電流流出端子とし、前記
第３のトランジスタのベースとエミッタにそれぞれ抵抗
を介して接続したものを電流流入端子とした請求項１２
記載のＰＷＭインバータ用出力回路。
【請求項１５】前記カレントミラー手段１が、ＰＮＰタイプの第３のトランジスタとＮＰＮタイプの第
５のトランジスタと第５のダイオードを有し、前記第３のトランジスタのコレクタを第１の電流流出端
子とし、前記第５のトランジスタのベースと前記第５のダイオー
ドのカソードを接続したものを第２の電流流出端子と
し、前記第３のトランジスタのベースと前記第５のトランジ
スタのエミッタと前記第５のダイオードのアノードを接
続し、前記第５のトランジスタのベースと前記第５のダイオー
ドのカソードを接続したものと、前記第３のトランジス
タのエミッタにそれぞれ抵抗を介して接続したものと、
前記第５のトランジスタのコレクタを接続したものを電
流流入端子とした請求項１２記載のＰＷＭインバータ用
出力回路。
【請求項１６】Ｎチャンネルタイプの第１のＩＧＢＴ
と、Ｐチャンネルタイプの第２のＩＧＢＴと、第１およ
び第２のダイオードと、電流流出端子と第１および第２
の電流流入端子を持ち前記第２の電流流入端子から流入
する電流に比例した電流を前記第１の電流流入端子から
流入させる働きをするカレントミラー手段２と、電流入
力端子と第１および第２の電流出力端子を持ち前記第１
および第２の電流出力端子より流出する電流値を０を含
む３段階にそれぞれ独立して可変できる電流制御手段６
と、直流主電源と、前記直流主電源のプラス端子にマイ
ナス端子を接続した第１の直流電源と、前記直流主電源
のマイナス端子にプラス端子を接続した第２の直流電源
とを備え、第１のＩＧＢＴのコレクタと第１のダイオードのカソー
ドと前記直流主電源のプラス端子を接続し、第２のＩＧ
ＢＴのコレクタと第２のダイオードのアノードと前記直
流主電源のマイナス端子を接続し、第１のＩＧＢＴのエ
ミッタと第１のダイオードのアノードと第２のＩＧＢＴ
のエミッタと第２のダイオードのカソードを接続し、第
１のＩＧＢＴのゲートと第２のＩＧＢＴのゲートと前記
カレントミラー手段２の第１の電流流入端子と前記電流
制御手段６の第１の電流出力端子を接続し、第１の直流
電源のプラス端子と前記電流制御手段６の電流入力端子
を接続し、前記カレントミラー手段２の第２の電流流入
端子と前記電流制御手段６の第２の電流出力端子を接続
し、前記カレントミラー手段２の電流流出端子を第２の
直流電源のマイナス端子に接続し、第１または第２のＩ
ＧＢＴのゲートとエミッタ間に正および負の双方向の電
圧に対してツェナー現象を有する電圧リミット手段を接
続した構成を有し、前記電流制御手段６が、第１の電流出力端子より流出す
る電流を０とし第２の電流出力端子より流出する電流を
第１の電流値とする第１の状態と、第１の電流出力端子
より流出する電流を０とし第２の電流出力端子より流出
する電流を前記第１の電流値よりも小さな第２の電流値
とする第２の状態と、第２の電流出力端子より流出する
電流を０とし第１の電流出力端子より流出する電流を第
３の電流値とする第３の状態と、第２の電流出力端子よ
り流出する電流を０とし第１の電流出力端子より流出す
る電流を前記第３の電流値よりも小さな第４の電流値と
する第４の状態を有し、第１の状態から順に第４の状態
まで移行し第４の状態の次に第１の状態に移行して第１
の状態から第４の状態を順に繰り返し移行していく構成
としたＰＷＭインバータ用出力回路。
【請求項１７】前記カレントミラー手段２が、ＮＰＮタ
イプの第６および第７のトランジスタを有し、前記第６
のトランジスタのコレクタを第１の電流流入端子とし、
前記第７のトランジスタのベースとコレクタと前記第６
のトランジスタのベースを接続したものを第２の電流流
入端子とし、前記第６および第７のトランジスタのエミ
ッタにそれぞれ抵抗を介して接続したものを電流流出端
子とした請求項１６記載のＰＷＭインバータ用出力回
路。
【請求項１８】前記カレントミラー手段２が、ＮＰＮタ
イプの第６のトランジスタを有し、前記第６のトランジ
スタのコレクタを第１の電流流入端子とし、前記第６の
トランジスタのベースを第２の電流流入端子とし、前記
第６のトランジスタのベースとエミッタにそれぞれ抵抗
を介して接続したものを電流流出端子とした請求項１６
記載のＰＷＭインバータ用出力回路。
【請求項１９】前記カレントミラー手段２が、ＮＰＮタイプの第６のトランジスタとＰＮＰタイプの第
８のトランジスタと第６のダイオードを有し、前記第６のトランジスタのコレクタを第１の電流流入端
子とし、前記第８のトランジスタのベースと前記第６のダイオー
ドのアノードを接続したものを第２の電流流入端子と
し、前記第６のトランジスタのベースと前記第８のトランジ
スタのエミッタと前記第６のダイオードのカソードを接
続し、前記第８のトランジスタのベースと前記第６のダイオー
ドのアノードを接続したものと、前記第６のトランジス
タのエミッタにそれぞれ抵抗を介して接続したものと、
前記第８のトランジスタのコレクタを接続したものを電
流流出端子とした請求項１６記載のＰＷＭインバータ用
出力回路。
【請求項２０】正および負の双方向の電圧に対してツェ
ナー現象を有する電圧リミット手段が、互いのアノード
またはカソードを共通にかつ直列に接続した２個のツェ
ナーダイオードとした請求項１２から１９のいずれかに
記載のＰＷＭインバータ用出力回路。
【請求項２１】Ｎチャンネルタイプの第１のＩＧＢＴ
と、Ｐチャンネルタイプの第２のＩＧＢＴと、第１およ
び第２のダイオードと、ＰＮＰタイプの第３および第４
のトランジスタと、電流出力端子と第１および第２の電
流入力端子を持ち前記第１および第２の電流入力端子に
流入する電流値を０を含む３段階にそれぞれ独立して可
変できる電流制御手段５と、直流主電源と、前記直流主
電源のプラス端子にマイナス端子を接続した第１の直流
電源と、前記直流主電源のマイナス端子にプラス端子を
接続した第２の直流電源とを備え、第１のＩＧＢＴのコレクタと第１のダイオードのカソー
ドと前記直流主電源のプラス端子を接続し、第２のＩＧＢＴのコレクタと第２のダイオードのアノー
ドと前記直流主電源のマイナス端子を接続し、第１のＩＧＢＴのエミッタと第１のダイオードのアノー
ドと第２のＩＧＢＴのエミッタと第２のダイオードのカ
ソードを接続し、第１のＩＧＢＴのゲートと第２のＩＧＢＴのゲートと第
３のトランジスタのコレクタと前記電流制御手段５の第
１の電流入力端子を接続し、第１の直流電源のプラス端子と第３および第４のトラン
ジスタのエミッタをそれぞれ抵抗を介して接続し、第４のトランジスタのベースとコレクタと第３のトラン
ジスタのベースと前記電流制御手段５の第２の電流入力
端子を接続し、前記電流制御手段５の電流出力端子を第２の直流電源の
マイナス端子に接続し、第１または第２のＩＧＢＴのゲ
ートとエミッタ間に正および負の双方向の電圧に対して
ツェナー現象を有する電圧リミット手段を接続した構成
を有し、前記電流制御手段５が、第１の電流入力端子に流入する
電流を０とし第２の電流入力端子に流入する電流を第１
の電流値とする第１の状態と、第１の電流入力端子に流
入する電流を０とし第２の電流入力端子に流入する電流
を前記第１の電流値よりも小さな第２の電流値とする第
２の状態と、第２の電流入力端子に流入する電流を０と
し第１の電流入力端子に流入する電流を第３の電流値と
する第３の状態と、第２の電流入力端子に流入する電流
を０とし第１の電流入力端子に流入する電流を前記第３
の電流値よりも小さな第４の電流値とする第４の状態を
有し、第１の状態から順に第４の状態まで移行し第４の
状態の次に第１の状態に移行して第１の状態から第４の
状態を順に繰り返し移行していく構成としたＰＷＭイン
バータ用出力回路。
【請求項２２】Ｎチャンネルタイプの第１のＩＧＢＴ
と、Ｐチャンネルタイプの第２のＩＧＢＴと、第１およ
び第２のダイオードと、ＰＮＰタイプの第３のトランジ
スタと、電流出力端子と第１および第２の電流入力端子
を持ち前記第１および第２の電流入力端子に流入する電
流値を０を含む３段階にそれぞれ独立して可変できる電
流制御手段５と、直流主電源と、前記直流主電源のプラ
ス端子にマイナス端子を接続した第１の直流電源と、前
記直流主電源のマイナス端子にプラス端子を接続した第
２の直流電源とを備え、第１のＩＧＢＴのコレクタと第１のダイオードのカソー
ドと前記直流主電源のプラス端子を接続し、第２のＩＧＢＴのコレクタと第２のダイオードのアノー
ドと前記直流主電源のマイナス端子を接続し、第１のＩＧＢＴのエミッタと第１のダイオードのアノー
ドと第２のＩＧＢＴのエミッタと第２のダイオードのカ
ソードを接続し、第１のＩＧＢＴのゲートと第２のＩＧＢＴのゲートと第
３のトランジスタのコレクタと前記電流制御手段５の第
１の電流入力端子を接続し、第１の直流電源のプラス端子と第３のトランジスタのエ
ミッタおよびベースをそれぞれ抵抗を介して接続し、第３のトランジスタのベースと前記電流制御手段５の第
２の電流入力端子を接続し、前記電流制御手段５の電流出力端子を第２の直流電源の
マイナス端子に接続し、第１または第２のＩＧＢＴのゲートとエミッタ間に正お
よび負の双方向の電圧に対してツェナー現象を有する電
圧リミット手段を接続した構成を有し、前記電流制御手段５が、第１の電流入力端子に流入する
電流を０とし第２の電流入力端子に流入する電流を第１
の電流値とする第１の状態と、第１の電流入力端子に流
入する電流を０とし第２の電流入力端子に流入する電流
を前記第１の電流値よりも小さな第２の電流値とする第
２の状態と、第２の電流入力端子に流入する電流を０と
し第１の電流入力端子に流入する電流を第３の電流値と
する第３の状態と、第２の電流入力端子に流入する電流
を０とし第１の電流入力端子に流入する電流を前記第３
の電流値よりも小さな第４の電流値とする第４の状態を
有し、第１の状態から順に第４の状態まで移行し第４の
状態の次に第１の状態に移行して第１の状態から第４の
状態を順に繰り返し移行していく構成としたＰＷＭイン
バータ用出力回路。
【請求項２３】正および負の双方向の電圧に対してツェ
ナー現象を有する電圧リミット手段が、互いのアノード
またはカソードを共通にかつ直列に接続した２個のツェ
ナーダイオードとした請求項２１または２２記載のＰＷ
Ｍインバータ用出力回路。
【請求項２４】Ｎチャンネルタイプの第１のＩＧＢＴ
と、Ｐチャンネルタイプの第２のＩＧＢＴと、第１およ
び第２のダイオードと、ＮＰＮタイプの第６および第７
のトランジスタと、電流入力端子と第１および第２の電
流出力端子を持ち前記第１および第２の電流出力端子よ
り流出する電流値を０を含む３段階にそれぞれ独立して
可変できる電流制御手段６と、直流主電源と、前記直流
主電源のプラス端子にマイナス端子を接続した第１の直
流電源と、前記直流主電源のマイナス端子にプラス端子
を接続した第２の直流電源とを備え、第１のＩＧＢＴのコレクタと第１のダイオードのカソー
ドと前記直流主電源のプラス端子を接続し、第２のＩＧＢＴのコレクタと第２のダイオードのアノー
ドと前記直流主電源のマイナス端子を接続し、第１のＩＧＢＴのエミッタと第１のダイオードのアノー
ドと第２のＩＧＢＴのエミッタと第２のダイオードのカ
ソードを接続し、第１のＩＧＢＴのゲートと第２のＩＧＢＴのゲートと第
６のトランジスタのコレクタと前記電流制御手段６の第
１の電流出力端子を接続し、第２の直流電源のマイナス端子と第６および第７のトラ
ンジスタのエミッタをそれぞれ抵抗を介して接続し、第７のトランジスタのベースとコレクタと第６のトラン
ジスタのベースと前記電流制御手段６の第２の電流出力
端子を接続し、前記電流制御手段６の電流入力端子を第１の直流電源の
プラス端子に接続し、第１または第２のＩＧＢＴのゲートとエミッタ間に正お
よび負の双方向の電圧に対してツェナー現象を有する電
圧リミット手段を接続した構成を有し、前記電流制御手段６が、第１の電流出力端子より流出す
る電流を０とし第２の電流出力端子より流出する電流を
第１の電流値とする第１の状態と、第１の電流出力端子
より流出する電流を０とし第２の電流出力端子より流出
する電流を前記第１の電流値よりも小さな第２の電流値
とする第２の状態と、第２の電流出力端子より流出する
電流を０とし第１の電流出力端子より流出する電流を第
３の電流値とする第３の状態と、第２の電流出力端子よ
り流出する電流を０とし第１の電流出力端子より流出す
る電流を前記第３の電流値よりも小さな第４の電流値と
する第４の状態を有し、第１の状態から順に第４の状態
まで移行し第４の状態の次に第１の状態に移行して第１
の状態から第４の状態を順に繰り返し移行していく構成
としたＰＷＭインバータ用出力回路。
【請求項２５】Ｎチャンネルタイプの第１のＩＧＢＴ
と、Ｐチャンネルタイプの第２のＩＧＢＴと、第１およ
び第２のダイオードと、ＮＰＮタイプの第６のトランジ
スタと、電流入力端子と第１および第２の電流出力端子
を持ち前記第１および第２の電流出力端子より流出する
電流値を０を含む３段階にそれぞれ独立して可変できる
電流制御手段６と、直流主電源と、前記直流主電源のプ
ラス端子にマイナス端子を接続した第１の直流電源と、
前記直流主電源のマイナス端子にプラス端子を接続した
第２の直流電源とを備え、第１のＩＧＢＴのコレクタと第１のダイオードのカソー
ドと前記直流主電源のプラス端子を接続し、第２のＩＧＢＴのコレクタと第２のダイオードのアノー
ドと前記直流主電源のマイナス端子を接続し、第１のＩＧＢＴのエミッタと第１のダイオードのアノー
ドと第２のＩＧＢＴのエミッタと第２のダイオードのカ
ソードを接続し、第１のＩＧＢＴのゲートと第２のＩＧＢＴのゲートと第
６のトランジスタのコレクタと前記電流制御手段６の第
１の電流出力端子を接続し、第２の直流電源のマイナス端子と第６のトランジスタの
エミッタおよびベースをそれぞれ抵抗を介して接続し、
第６のトランジスタのベースと前記電流制御手段６の第
２の電流出力端子を接続し、前記電流制御手段６の電流入力端子を第１の直流電源の
プラス端子に接続し、第１または第２のＩＧＢＴのゲートとエミッタ間に正お
よび負の双方向の電圧に対してツェナー現象を有する電
圧リミット手段を接続した構成を有し、前記電流制御手段６が、第１の電流出力端子より流出す
る電流を０とし第２の電流出力端子より流出する電流を
第１の電流値とする第１の状態と、第１の電流出力端子
より流出する電流を０とし第２の電流出力端子より流出
する電流を前記第１の電流値よりも小さな第２の電流値
とする第２の状態と、第２の電流出力端子より流出する
電流を０とし第１の電流出力端子より流出する電流を第
３の電流値とする第３の状態と、第２の電流出力端子よ
り流出する電流を０とし第１の電流出力端子より流出す
る電流を前記第３の電流値よりも小さな第４の電流値と
する第４の状態を有し、第１の状態から順に第４の状態
まで移行し第４の状態の次に第１の状態に移行して第１
の状態から第４の状態を順に繰り返し移行していく構成
としたＰＷＭインバータ用出力回路。
【請求項２６】正および負の双方向の電圧に対してツェ
ナー現象を有する電圧リミット手段が、互いのアノード
またはカソードを共通にかつ直列に接続した２個のツェ
ナーダイオードとした請求項２４または２５記載のＰＷ
Ｍインバータ用出力回路。