JPS6142706A - 磁気記憶装置の書込読出回路 - Google Patents
磁気記憶装置の書込読出回路Info
- Publication number
- JPS6142706A JPS6142706A JP16526284A JP16526284A JPS6142706A JP S6142706 A JPS6142706 A JP S6142706A JP 16526284 A JP16526284 A JP 16526284A JP 16526284 A JP16526284 A JP 16526284A JP S6142706 A JPS6142706 A JP S6142706A
- Authority
- JP
- Japan
- Prior art keywords
- head
- diode
- voltage
- transistor
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分子）
本発明は、情報処理装置に使用されるデジタル磁気記憶
装置の磁気ヘッドに接続される書込読出回路に関する。
装置の磁気ヘッドに接続される書込読出回路に関する。
（従来技術）
従来、第１図に示すように書込回路と続出回路が同一の
磁気ヘッドに接続されていると、磁気ヘッドが断線等で
オープン状態になりた場合（は、読出回路の入力差動段
の２つの入力トランジスタのベース間に大きな差電圧が
加わる。これは、第１図において例えばトランジスタ１
０６，１０９ がオンしトランジスタ１０７，１０８
がオフしていて、磁気ヘッド１２０が断線している
場合を考えると、トランジスタ１０９が飽和してヘッド
端子１２２の電位が正常書込時よシ下がり、一方トラン
ジスタ１０６には電流が流れないのでヘッド端子１２１
の電位はほぼ接地電位に等しくなるからである。
磁気ヘッドに接続されていると、磁気ヘッドが断線等で
オープン状態になりた場合（は、読出回路の入力差動段
の２つの入力トランジスタのベース間に大きな差電圧が
加わる。これは、第１図において例えばトランジスタ１
０６，１０９ がオンしトランジスタ１０７，１０８
がオフしていて、磁気ヘッド１２０が断線している
場合を考えると、トランジスタ１０９が飽和してヘッド
端子１２２の電位が正常書込時よシ下がり、一方トラン
ジスタ１０６には電流が流れないのでヘッド端子１２１
の電位はほぼ接地電位に等しくなるからである。
また正常動作時にも、書込電流の切換によるフライバッ
クパルスが発生し、これが同様にして読出回路の２つの
入力トランジスタのペース間に印加される。これらの差
電圧が、トランジスタのエミッタ接合の降伏電圧ＢＶｇ
ａとエミッタ接合の１狐方向電圧Ｖｐの和に達すると入
力トランジスタのエミッタ接合が降伏し、電流増幅率ｈ
７’ｅの低下や雑音電圧の増加等の性能低下を招いた。
クパルスが発生し、これが同様にして読出回路の２つの
入力トランジスタのペース間に印加される。これらの差
電圧が、トランジスタのエミッタ接合の降伏電圧ＢＶｇ
ａとエミッタ接合の１狐方向電圧Ｖｐの和に達すると入
力トランジスタのエミッタ接合が降伏し、電流増幅率ｈ
７’ｅの低下や雑音電圧の増加等の性能低下を招いた。
（発明の目的）
本発明の目的は、磁気ヘッドの断線等によって誤ってヘ
ッド端子がオープン状態になりた場合と、正常書込時の
フライバックパルスの発生によ）、大きな差電圧がヘッ
ド端子間に発生する場合に、この差電圧を一定値以下に
クランプして、読出回路の入力トランジスタの破壊及び
劣化を防ぐととにある。すなわち、本発明は、読出回路
の入力トランジスタのエミッタ接合に印加される逆バイ
アス電圧をその降伏電圧より低く抑えることによシ、入
力トランジスタの劣化を防ぐ保護機能を有する書込読出
回路を提供するものである。
ッド端子がオープン状態になりた場合と、正常書込時の
フライバックパルスの発生によ）、大きな差電圧がヘッ
ド端子間に発生する場合に、この差電圧を一定値以下に
クランプして、読出回路の入力トランジスタの破壊及び
劣化を防ぐととにある。すなわち、本発明は、読出回路
の入力トランジスタのエミッタ接合に印加される逆バイ
アス電圧をその降伏電圧より低く抑えることによシ、入
力トランジスタの劣化を防ぐ保護機能を有する書込読出
回路を提供するものである。
（発明の構成）
本発明の特徴は、共通の磁気ヘッドで書込と読出を行な
う磁気記憶装置の書込読出回路において、各々のヘッド
端子と電源との間に順方向のダイオード１個とトランジ
スタのエミッタ接合と同じ降伏電圧を持つツェナーダイ
オード１個を直列にして接続し、両ヘッド端子間および
各々のヘッド端子と電源との間に抵抗を接続したことで
ある。
う磁気記憶装置の書込読出回路において、各々のヘッド
端子と電源との間に順方向のダイオード１個とトランジ
スタのエミッタ接合と同じ降伏電圧を持つツェナーダイ
オード１個を直列にして接続し、両ヘッド端子間および
各々のヘッド端子と電源との間に抵抗を接続したことで
ある。
′（実施例）
次に本発明の一実施例について図面を参照して説明する
。第２図のように本発明の一実施例は、アノードが接地
されたダイオード２２３と、カソードがダイオード２２
３のカソードに接続されアノードがヘッド端子２２１に
接続されトランジスタのエミッタ接合と同じ降伏電圧を
持つツェナーダイオード２２４と、アノードが接地され
たダイオード２２６と、カソードがダイオード２２６の
カソードに接続され７ノードがヘッド端子２２２に接続
されトランジスタのエミッタ接合と同じ降伏電圧を持つ
ツェナーダイオード２２５と、一端がヘッド端子２２１
に接続され他端がヘッド端子２２２に接続された抵抗２
２７と、一端が接地され他端がヘッド端子２２１に接続
された抵抗２１丁５と、一端が接地され他端がヘッド端
子２２２に接続された抵抗２１６とを含む。トランジス
タ２１７と２１８、抵抗２１３と２１４、及び電流源２
１９は読出回路の初段を構成する。一方、トランジスタ
２０３ 、２０４．２０６ 、２０７ 、２０８および
２０９、抵抗２０１と２０２、電流源２０５と２１０は
書込回路を構成する。
。第２図のように本発明の一実施例は、アノードが接地
されたダイオード２２３と、カソードがダイオード２２
３のカソードに接続されアノードがヘッド端子２２１に
接続されトランジスタのエミッタ接合と同じ降伏電圧を
持つツェナーダイオード２２４と、アノードが接地され
たダイオード２２６と、カソードがダイオード２２６の
カソードに接続され７ノードがヘッド端子２２２に接続
されトランジスタのエミッタ接合と同じ降伏電圧を持つ
ツェナーダイオード２２５と、一端がヘッド端子２２１
に接続され他端がヘッド端子２２２に接続された抵抗２
２７と、一端が接地され他端がヘッド端子２２１に接続
された抵抗２１丁５と、一端が接地され他端がヘッド端
子２２２に接続された抵抗２１６とを含む。トランジス
タ２１７と２１８、抵抗２１３と２１４、及び電流源２
１９は読出回路の初段を構成する。一方、トランジスタ
２０３ 、２０４．２０６ 、２０７ 、２０８および
２０９、抵抗２０１と２０２、電流源２０５と２１０は
書込回路を構成する。
ここで、磁気ヘッド２２０が断線していて、トランジス
タ２０６と２０９がオンしてトランジスタ２０７と２０
８がオフしている書込状態を考える。トランジスタ２０
９は飽和して、ヘッド端子２２２の電位が下がる。ダイ
オード１個の順方向電圧をＶＦ として、トランジス
タのエミッタ接合の降伏電圧をＢＶＩＢとすると、ヘッ
ド端子２２２の電圧Ｖｌ が−ＶＦ−ＢＶＢＢに達する
と、ツェナーダイオード２２５が降伏して電位ｖ１はＶ
ｌ±−ＭｙＢＶｇａ にクランプされる。一方、ヘッ
ド端子２２１の電位Ｖｘは、トランジスタ２０６から電
流が流れない場合には、 となる。読出回路の入力トランジスタ２１８は、ヘット
端子２２１と２２２ Ｏ電位差７ｊ）ｘＶｐ＋ＢＶｖａ
に達すると降伏するが本発明の実施例では、ヘッド端子
２２１と２２２の差電圧は、 ｘ（Ｖｐ＋ＢＶｇｉ＋） （（Ｖｐ＋ＢＶｇｇ）となシ
、入力トランジスタ２１８は降伏しない。
タ２０６と２０９がオンしてトランジスタ２０７と２０
８がオフしている書込状態を考える。トランジスタ２０
９は飽和して、ヘッド端子２２２の電位が下がる。ダイ
オード１個の順方向電圧をＶＦ として、トランジス
タのエミッタ接合の降伏電圧をＢＶＩＢとすると、ヘッ
ド端子２２２の電圧Ｖｌ が−ＶＦ−ＢＶＢＢに達する
と、ツェナーダイオード２２５が降伏して電位ｖ１はＶ
ｌ±−ＭｙＢＶｇａ にクランプされる。一方、ヘッ
ド端子２２１の電位Ｖｘは、トランジスタ２０６から電
流が流れない場合には、 となる。読出回路の入力トランジスタ２１８は、ヘット
端子２２１と２２２ Ｏ電位差７ｊ）ｘＶｐ＋ＢＶｖａ
に達すると降伏するが本発明の実施例では、ヘッド端子
２２１と２２２の差電圧は、 ｘ（Ｖｐ＋ＢＶｇｉ＋） （（Ｖｐ＋ＢＶｇｇ）となシ
、入力トランジスタ２１８は降伏しない。
本実施例の回路を集積回路化すると、読出回路の入力ト
ランジスタのエミッタ接合の降伏電圧と、ツェナーダイ
オードの降伏電圧の差が小さいので、確実に入力トラン
ジスタを保護することができる。
ランジスタのエミッタ接合の降伏電圧と、ツェナーダイ
オードの降伏電圧の差が小さいので、確実に入力トラン
ジスタを保護することができる。
従って本発明の回路は集積回路化に適している。
同様にして、トランジスタ２０６と２０９がオフしトラ
ンジスタ２０７と２０８がオンしている場合にはツェナ
ダイオード２２４が降伏してヘッド端子２２１ Ｏｔ電
位ｚ ヲＶ２ ＝−Ｖｐ−ＢＶｓｍ Ｋ り２ンプする
。ヘッド端子２２２の電位Ｖｌは、Ｘ （ＶＦ ＋ Ｂ
ＶＩＢ ） とな少、ヘッド端子２２２と２２１の差電圧はＸ（ＶＦ
＋ＢＶＢＩｌ）＜ＣＶＰ十ＢＶＥＲ）となシ、トランジ
スタ２１７は降伏しない。
ンジスタ２０７と２０８がオンしている場合にはツェナ
ダイオード２２４が降伏してヘッド端子２２１ Ｏｔ電
位ｚ ヲＶ２ ＝−Ｖｐ−ＢＶｓｍ Ｋ り２ンプする
。ヘッド端子２２２の電位Ｖｌは、Ｘ （ＶＦ ＋ Ｂ
ＶＩＢ ） とな少、ヘッド端子２２２と２２１の差電圧はＸ（ＶＦ
＋ＢＶＢＩｌ）＜ＣＶＰ十ＢＶＥＲ）となシ、トランジ
スタ２１７は降伏しない。
磁気ヘッドが接続された正常書込時に発生する７２イバ
ツクパルスに対しても、本実施例の回路の入力トランジ
スタの降伏を防ぐ働きをする。これは例えば、トランジ
スタ２０６と２０９がオンしトランジスタ２０７と２０
８がオフした瞬間を考えると、この場合ヘッド端子２２
２には負のフライバックパルスが印加されるが、ツェナ
ーダイオード２２５によりクランプされるので、ヘッド
端子２２２の電位■１は Ｍｌ ≧−ＶＦ −ＢＶＥＢ となる。一方ヘッド端子２２１の電位ｖ２は、抵抗２０
１の電圧降下をαとすると、 ７２士−■？−α となり、ヘッド端子２２２と２２１の電位差はＶ２−Ｖ
ｌ≦ＢＶｍａ −ａ （ＶＦ ＋ＢＹＢＢとなシ、トラ
ンジスタ２１８は降伏しない。
ツクパルスに対しても、本実施例の回路の入力トランジ
スタの降伏を防ぐ働きをする。これは例えば、トランジ
スタ２０６と２０９がオンしトランジスタ２０７と２０
８がオフした瞬間を考えると、この場合ヘッド端子２２
２には負のフライバックパルスが印加されるが、ツェナ
ーダイオード２２５によりクランプされるので、ヘッド
端子２２２の電位■１は Ｍｌ ≧−ＶＦ −ＢＶＥＢ となる。一方ヘッド端子２２１の電位ｖ２は、抵抗２０
１の電圧降下をαとすると、 ７２士−■？−α となり、ヘッド端子２２２と２２１の電位差はＶ２−Ｖ
ｌ≦ＢＶｍａ −ａ （ＶＦ ＋ＢＹＢＢとなシ、トラ
ンジスタ２１８は降伏しない。
また本発明は、第２図においてダイオード２２６を削除
してツェナーダイオード２２５のカソードをダイオード
２２３のカソードに接続した場合にも適用され、以上述
べてきたことと同等の効果を持つ。
してツェナーダイオード２２５のカソードをダイオード
２２３のカソードに接続した場合にも適用され、以上述
べてきたことと同等の効果を持つ。
（発明の効果）
本発明は以上説明したように、電源と各々のヘッド端子
間に順方向のダイオードとツェナーダイオードの直列に
したものを接続し、電源と各々のヘッド端子間および両
ヘッド端子間に抵抗を接続することにより、読出回路の
トランジスタの降伏を防止し、特性劣化を有効に回避す
ることができる。
間に順方向のダイオードとツェナーダイオードの直列に
したものを接続し、電源と各々のヘッド端子間および両
ヘッド端子間に抵抗を接続することにより、読出回路の
トランジスタの降伏を防止し、特性劣化を有効に回避す
ることができる。
第１図は従来の書込読出回路図、第２図は本発明の一実
施例の書込続出回路図である。 ２２３．２２６・・・・・・ダイオード、２２４，２２
５・・・・・・トランジスタのエミッタ接合と同じ降伏
電圧を持つツェナーダイオード、２１５，２１６・・・
・・・電源と各々のヘッド端子間の抵抗、２２７・・・
・・・両ヘッド端子間の抵抗。 梁１ 図
施例の書込続出回路図である。 ２２３．２２６・・・・・・ダイオード、２２４，２２
５・・・・・・トランジスタのエミッタ接合と同じ降伏
電圧を持つツェナーダイオード、２１５，２１６・・・
・・・電源と各々のヘッド端子間の抵抗、２２７・・・
・・・両ヘッド端子間の抵抗。 梁１ 図
Claims (1)
- 磁気記憶媒体に対して磁気情報の書込読出を行なう磁気
記憶装置の書込読出回路において、ヘッド端子と電源と
の間にダイオードとツェナーダイオードを直列にして接
続し、ヘッド端子と電源との間に抵抗を接続したことを
特徴とする書込読出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16526284A JPS6142706A (ja) | 1984-08-07 | 1984-08-07 | 磁気記憶装置の書込読出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16526284A JPS6142706A (ja) | 1984-08-07 | 1984-08-07 | 磁気記憶装置の書込読出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6142706A true JPS6142706A (ja) | 1986-03-01 |
Family
ID=15808983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16526284A Pending JPS6142706A (ja) | 1984-08-07 | 1984-08-07 | 磁気記憶装置の書込読出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142706A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392172A (en) * | 1992-01-30 | 1995-02-21 | Hitachi, Ltd. | Magnetic head circuit having a write current changeover circuit with a clamp voltage depending on write current for high-speed data transfer |
| US5434717A (en) * | 1993-03-19 | 1995-07-18 | Hitachi, Ltd. | Read and/or write integrated circuit having an operation timing adjusting circuit and constant current elements |
-
1984
- 1984-08-07 JP JP16526284A patent/JPS6142706A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392172A (en) * | 1992-01-30 | 1995-02-21 | Hitachi, Ltd. | Magnetic head circuit having a write current changeover circuit with a clamp voltage depending on write current for high-speed data transfer |
| US5434717A (en) * | 1993-03-19 | 1995-07-18 | Hitachi, Ltd. | Read and/or write integrated circuit having an operation timing adjusting circuit and constant current elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631419A (en) | Transistor switch and driver circuit | |
| US7046706B2 (en) | Laser diode driving device | |
| JPS6059807A (ja) | トランジスタ保護回路 | |
| JPH0446009B2 (ja) | ||
| JPS6142706A (ja) | 磁気記憶装置の書込読出回路 | |
| US5739706A (en) | Magnetically recording apparatus | |
| JP2591301B2 (ja) | 折れ線特性回路 | |
| EP0435335B1 (en) | Transistor circuit and level converting circuit | |
| JPH0554072B2 (ja) | ||
| EP0473352B1 (en) | Emitter follower output circuit | |
| JP2994114B2 (ja) | プログラム回路 | |
| JPH0152834B2 (ja) | ||
| US4577296A (en) | Compensation current generator | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| EP0031681B1 (en) | Decoder circuit | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JP2698266B2 (ja) | ホールド回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS595746A (ja) | コイル駆動回路 | |
| JPH024078B2 (ja) | ||
| JP2785568B2 (ja) | 過電圧保護回路 | |
| JP2733843B2 (ja) | 定電流源回路 | |
| JPS62140295A (ja) | バイポーラｒａｍセル | |
| JP3843481B2 (ja) | サンプルホールド回路 | |
| JP3172310B2 (ja) | バッファ回路 |