JP2785568B2 - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JP2785568B2 JP2785568B2 JP4054587A JP5458792A JP2785568B2 JP 2785568 B2 JP2785568 B2 JP 2785568B2 JP 4054587 A JP4054587 A JP 4054587A JP 5458792 A JP5458792 A JP 5458792A JP 2785568 B2 JP2785568 B2 JP 2785568B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diode
- input terminal
- terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は過電圧保護回路に関し、
特に増幅回路の入力端子を過電圧印加から保護する過電
圧保護回路に関する。
特に増幅回路の入力端子を過電圧印加から保護する過電
圧保護回路に関する。
【０００２】
【従来の技術】従来のこの種の過電圧保護回路は、図２
に示すように、入力端子１１が高電圧電源端子１０を介
して供給される高電圧電源よりも高くなると電流が流れ
るダイオード８と、入力端子１１が低電圧電源端子１３
を介して供給される低電圧電源よりも低くなると電流が
流れるダイオード９とを有している。
に示すように、入力端子１１が高電圧電源端子１０を介
して供給される高電圧電源よりも高くなると電流が流れ
るダイオード８と、入力端子１１が低電圧電源端子１３
を介して供給される低電圧電源よりも低くなると電流が
流れるダイオード９とを有している。
【０００３】入力端子１１に、高電圧電源を超える過電
圧が印加されて増幅回路７に供給されるときには、ダイ
オード８から高電圧電源端子１０の方に電流が流れ、増
幅回路７の入力端子１１を電源電圧よりダイオード端子
電圧の１段分だけ高い電圧に抑える。
圧が印加されて増幅回路７に供給されるときには、ダイ
オード８から高電圧電源端子１０の方に電流が流れ、増
幅回路７の入力端子１１を電源電圧よりダイオード端子
電圧の１段分だけ高い電圧に抑える。
【０００４】又、増幅回路７の低電圧電源より低い過電
圧が入力端子１１に印加されると、低電圧電源端子１３
からダイオード９を通して電流が流れ、増幅回路７の入
力端子１１を低電圧電源よりダイオード１段分だけ低い
電圧に抑えることによって過電圧からの保護を行なって
いる。
圧が入力端子１１に印加されると、低電圧電源端子１３
からダイオード９を通して電流が流れ、増幅回路７の入
力端子１１を低電圧電源よりダイオード１段分だけ低い
電圧に抑えることによって過電圧からの保護を行なって
いる。
【０００５】
【発明が解決しようとする課題】この従来の過電圧保護
回路は、増幅回路の入力端子が電源電圧よりもダイオー
ド１段分大きな電圧になるため、ダイオード１段分の電
圧を少しでも少なくするためにダイオードを特別に選択
したり、特別過電圧に弱い増幅回路は破壊するというよ
うな問題点があった。
回路は、増幅回路の入力端子が電源電圧よりもダイオー
ド１段分大きな電圧になるため、ダイオード１段分の電
圧を少しでも少なくするためにダイオードを特別に選択
したり、特別過電圧に弱い増幅回路は破壊するというよ
うな問題点があった。
【０００６】本発明の目的は上述した問題点を解決し、
ダイオードの特別選択を不要とし、かつ増幅回路に対す
る過電圧印加を排除した過電圧保護回路を提供すること
にある。
ダイオードの特別選択を不要とし、かつ増幅回路に対す
る過電圧印加を排除した過電圧保護回路を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明の加減圧保護回路
は、正電圧源と負電圧源とを電源とし入力端子に正負両
極性の信号を入力する増幅回路の前記入力端子側を加減
圧から保護する過電圧保護回路に置いて、前記正電圧源
に第１の抵抗器を介しカソードを接続しアノードをグラ
ンドに接続したツエナー電圧が前記正電圧源の電圧より
ダイオードの順方向電圧だけ低い第１の定電圧ダイオー
ドと、前記負電圧源に第２の抵抗器を介しアノードを接
続しカソードをグランドに接続したツエナー電圧が前記
負電圧源の電圧よりダイオードの順方向電圧だけ低い第
２の定電圧ダイオードと、エミッタを前記入力端子にベ
ースを前記第１の定電圧ダイオードのカソードにコレク
タをグランドに接続したＰＮＰトランジスタと、エミッ
タを前記入力端子にベースを前記第２の定電圧ダイオー
ドのアノードにコレクタをグランドに接続したＮＰＮト
ランジスタとを備える構成を有する。
は、正電圧源と負電圧源とを電源とし入力端子に正負両
極性の信号を入力する増幅回路の前記入力端子側を加減
圧から保護する過電圧保護回路に置いて、前記正電圧源
に第１の抵抗器を介しカソードを接続しアノードをグラ
ンドに接続したツエナー電圧が前記正電圧源の電圧より
ダイオードの順方向電圧だけ低い第１の定電圧ダイオー
ドと、前記負電圧源に第２の抵抗器を介しアノードを接
続しカソードをグランドに接続したツエナー電圧が前記
負電圧源の電圧よりダイオードの順方向電圧だけ低い第
２の定電圧ダイオードと、エミッタを前記入力端子にベ
ースを前記第１の定電圧ダイオードのカソードにコレク
タをグランドに接続したＰＮＰトランジスタと、エミッ
タを前記入力端子にベースを前記第２の定電圧ダイオー
ドのアノードにコレクタをグランドに接続したＮＰＮト
ランジスタとを備える構成を有する。
【０００８】また本発明の過電圧保護回路は、前記増幅
回路の入力端子と前記第１の電圧および前記第２の電圧
間にそれぞれＰＮＰおよびＮＰＮトランジスタを配置
し、これらトランジスタのエミッタ端子と前記入力端子
とを接続し、コレクタ端子とグランドとを接続し、かつ
ベース端子はそれぞれ前記第１の電圧および第２の電圧
に接続して、前記入力端子に印加する過電圧から保護す
るものとした構成を有する。
回路の入力端子と前記第１の電圧および前記第２の電圧
間にそれぞれＰＮＰおよびＮＰＮトランジスタを配置
し、これらトランジスタのエミッタ端子と前記入力端子
とを接続し、コレクタ端子とグランドとを接続し、かつ
ベース端子はそれぞれ前記第１の電圧および第２の電圧
に接続して、前記入力端子に印加する過電圧から保護す
るものとした構成を有する。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例の過電圧保護回路の回路
図である。
る。図１は、本発明の一実施例の過電圧保護回路の回路
図である。
【００１０】図１において、増幅回路７の正電圧電源端
子１０とグランド端子１２との間に、抵抗５と定電圧ダ
イオード３から成る直列回路を接続し、かつ定電圧ダイ
オード３の端子間に正電圧電源端子１０を介して受ける
電圧よりもダイオード１段分の順方向電圧（約１Ｖ）低
い第１の電圧を発生させる。
子１０とグランド端子１２との間に、抵抗５と定電圧ダ
イオード３から成る直列回路を接続し、かつ定電圧ダイ
オード３の端子間に正電圧電源端子１０を介して受ける
電圧よりもダイオード１段分の順方向電圧（約１Ｖ）低
い第１の電圧を発生させる。
【００１１】また、増幅回路７の負電圧電源端子１３と
グランド端子１２との間に抵抗６と定電圧ダイオード４
から成る直列回路を接続し、定電圧ダイオード４の端子
間に負電圧電源端子１３を介して受ける電圧よりもダイ
オード１段分の順方向電圧だけ低い第２の電圧を発生さ
せる。
グランド端子１２との間に抵抗６と定電圧ダイオード４
から成る直列回路を接続し、定電圧ダイオード４の端子
間に負電圧電源端子１３を介して受ける電圧よりもダイ
オード１段分の順方向電圧だけ低い第２の電圧を発生さ
せる。
【００１２】さらに、ＰＮＰトランジスタ１を、エミッ
タ端子は増幅回路７の入力端子１１に接続し、ベース端
子は定電圧ダイオード３のカソード側に接続し、コレク
タ端子を定電圧ダイオード３のアノード側に接続すると
ともに、グランド端子１２に接続するようにして配置す
る。
タ端子は増幅回路７の入力端子１１に接続し、ベース端
子は定電圧ダイオード３のカソード側に接続し、コレク
タ端子を定電圧ダイオード３のアノード側に接続すると
ともに、グランド端子１２に接続するようにして配置す
る。
【００１３】一方、ＮＰＮトランジスタ２を、エミッタ
端子は増幅回路７の入力端子１１に接続し、ベース端子
は定電圧ダイオード４のアノード側に接続し、コレクタ
端子は定電圧ダイオード４のカソード側に接続するとと
もにグランド端子１２に接続するようにして配置する。
端子は増幅回路７の入力端子１１に接続し、ベース端子
は定電圧ダイオード４のアノード側に接続し、コレクタ
端子は定電圧ダイオード４のカソード側に接続するとと
もにグランド端子１２に接続するようにして配置する。
【００１４】上述したように接続することにより、入力
端子１１に正電圧電源端子１０に加わる電圧よりも高い
電圧が印加するとＰＮＰトランジスタ１が動作し、入力
端子１１からＰＮＰトランジスタ１のエミッタを通り、
コレクタに電流が流れ、増幅回路７の入力端子１１を正
電圧電源端子１０に加わる電圧以内に制限する。尚、定
電圧ダイオード３のツエナー電圧は正電圧電源１４に加
わる電圧よりＰＮＰトランジスタのエミッタ・ベース間
電圧Ｖ LE\NM\ （即ち、ダイオードの順方向電圧に相当す
る電圧、約０．７Ｖ）を差し引いた電圧に設定したい
が、一般には１Ｖ程度低目に設定される。これは過電圧
の制限電圧を電源電圧以下でかつ入力信号の振幅に余裕
を見て電源電圧に近づけたいためである。入力端子１１
に正極性の信号あるいはノイズが入力され、その振幅が
定電圧ダイオード３のツエナー電圧＋Ｖ LE\NM\ 、即ち電
源電圧を超えるとＰＮＰトランジスタが動作して入力信
号の振幅を電源電圧以下に制限するようになっている。
端子１１に正電圧電源端子１０に加わる電圧よりも高い
電圧が印加するとＰＮＰトランジスタ１が動作し、入力
端子１１からＰＮＰトランジスタ１のエミッタを通り、
コレクタに電流が流れ、増幅回路７の入力端子１１を正
電圧電源端子１０に加わる電圧以内に制限する。尚、定
電圧ダイオード３のツエナー電圧は正電圧電源１４に加
わる電圧よりＰＮＰトランジスタのエミッタ・ベース間
電圧Ｖ LE\NM\ （即ち、ダイオードの順方向電圧に相当す
る電圧、約０．７Ｖ）を差し引いた電圧に設定したい
が、一般には１Ｖ程度低目に設定される。これは過電圧
の制限電圧を電源電圧以下でかつ入力信号の振幅に余裕
を見て電源電圧に近づけたいためである。入力端子１１
に正極性の信号あるいはノイズが入力され、その振幅が
定電圧ダイオード３のツエナー電圧＋Ｖ LE\NM\ 、即ち電
源電圧を超えるとＰＮＰトランジスタが動作して入力信
号の振幅を電源電圧以下に制限するようになっている。
【００１５】同様にして、入力端子１１に負電圧電源端
子１３に加わる電圧よりも高い電圧が印加されると、Ｎ
ＰＮトランジスタ２が動作し、グランド端子１２からト
ランジスタ２のコレクタを通りエミッタ２を流れ、増幅
回路７の入力端子１１を負電圧電源端子１０に加わる電
圧以内に制限する。
子１３に加わる電圧よりも高い電圧が印加されると、Ｎ
ＰＮトランジスタ２が動作し、グランド端子１２からト
ランジスタ２のコレクタを通りエミッタ２を流れ、増幅
回路７の入力端子１１を負電圧電源端子１０に加わる電
圧以内に制限する。
【００１６】このようにして、ダイオードの特別選択を
不要として増幅回路の入力端子の印加電圧を正電圧電源
および負電圧電源の電圧範囲内に制限し、増幅回路に対
する過電圧印加を根本的に排除することができる。
不要として増幅回路の入力端子の印加電圧を正電圧電源
および負電圧電源の電圧範囲内に制限し、増幅回路に対
する過電圧印加を根本的に排除することができる。
【００１７】
【発明の効果】以上説明したように本発明は、増幅回路
に使用する電源電圧より低目の電圧を作り、この電圧を
基準にして入力端子電圧が規定電圧以内か比較し、規定
電圧以上の場合には電源電圧以内に入力端子電圧を抑圧
することにより、ダイオードの特別選択を要することな
く増幅回路を外部から引加する過大電圧を確実に電源電
圧以下に制限して保護することができるという効果を有
する。
に使用する電源電圧より低目の電圧を作り、この電圧を
基準にして入力端子電圧が規定電圧以内か比較し、規定
電圧以上の場合には電源電圧以内に入力端子電圧を抑圧
することにより、ダイオードの特別選択を要することな
く増幅回路を外部から引加する過大電圧を確実に電源電
圧以下に制限して保護することができるという効果を有
する。
【図１】本発明の一実施例の過電圧保護回路の回路図で
ある。
ある。
【図２】従来の過電圧保護回路の回路図である。
１ ＰＮＰトランジスタ ２ ＮＰＮトランジスタ ３，４ 定電圧ダイオード ５，６ 抵抗 ７ 増幅回路 ８，９ ダイオード １０ 高電圧電源端子 １１ 入力端子 １２ グランド端子 １３ 低電圧電源端子
Claims (1)
- 【請求項１】 正電圧源と負電圧源とを電源とし入力端
子に正負両極性の信号を入力する増幅回路の前記入力端
子側を過電圧から保護する過電圧保護回路において、前
記正電圧源に第１の抵抗器を介しカソードを接続しアノ
ードをグランドに接続したツエナー電圧が前記正電圧源
の電圧よりダイオードの順方向電圧だけ低い第１の定電
圧ダイオードと、前記負電圧源に第２の抵抗器を介しア
ノードを接続しカソードをグランドに接続したツエナー
電圧が前記負電圧源の電圧よりダイオードの順方向電圧
だけ低い第２の定電圧ダイオードと、エミッタを前記入
力端子にベースを前記第１の定電圧ダイオードのカソー
ドにコレクタをグランドに接続したＰＮＰトランジスタ
と、エミッタを前記入力端子にベースを前記第２の定電
圧ダイオードのアノードにコレクタをグランドに接続し
たＮＰＮトランジスタとを備えることを特徴とした過電
圧保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054587A JP2785568B2 (ja) | 1992-03-13 | 1992-03-13 | 過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054587A JP2785568B2 (ja) | 1992-03-13 | 1992-03-13 | 過電圧保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259750A JPH05259750A (ja) | 1993-10-08 |
| JP2785568B2 true JP2785568B2 (ja) | 1998-08-13 |
Family
ID=12974854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4054587A Expired - Lifetime JP2785568B2 (ja) | 1992-03-13 | 1992-03-13 | 過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785568B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4692084B2 (ja) * | 2005-06-06 | 2011-06-01 | 富士電機システムズ株式会社 | アナログ入力の過電圧保護回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49106246U (ja) * | 1972-12-28 | 1974-09-11 |
-
1992
- 1992-03-13 JP JP4054587A patent/JP2785568B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259750A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100310797B1 (ko) | 차동 증폭 회로 | |
| GB2030808A (en) | Protecting transistors | |
| JP2785568B2 (ja) | 過電圧保護回路 | |
| US4599578A (en) | Protection circuit | |
| EP1181773B1 (en) | Overvoltage protection | |
| US4368436A (en) | Overload protection device for power output circuits | |
| JPH05502357A (ja) | 電流制限手段を有する電力増幅器 | |
| US4644294A (en) | Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply | |
| JPS60204225A (ja) | 保護装置 | |
| US5929709A (en) | Protective circuit | |
| JPH0635537Y2 (ja) | 演算増幅器の保護回路 | |
| JP3338274B2 (ja) | 電力増幅回路 | |
| JP3383490B2 (ja) | 過電流検出回路 | |
| JP2716159B2 (ja) | 過電圧保護回路 | |
| JPS6119536Y2 (ja) | ||
| JPH0714130B2 (ja) | 信号線路に生じる障害電圧に対するモノリシック集積化された保護回路装置 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JP2004062491A (ja) | 直流安定化電源回路 | |
| JPH0533066Y2 (ja) | ||
| JP2593523Y2 (ja) | 帰還形定電流源回路 | |
| JPS6333367Y2 (ja) | ||
| JPS60121759A (ja) | 半導体スイツチのサ−ジ保護回路 | |
| JPH0513064Y2 (ja) | ||
| JPS60160710A (ja) | 双方向電流制御増幅器 | |
| JPS60114007A (ja) | 電流制限回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |