JPH05259750A - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JPH05259750A JPH05259750A JP4054587A JP5458792A JPH05259750A JP H05259750 A JPH05259750 A JP H05259750A JP 4054587 A JP4054587 A JP 4054587A JP 5458792 A JP5458792 A JP 5458792A JP H05259750 A JPH05259750 A JP H05259750A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- input terminal
- amplifier circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】増幅回路の入力端子に印加される過電圧を電源
電圧以内にクランプして、増幅回路を過電圧から保護す
る。 【構成】増幅回路７に使用している正の高電圧および負
の低電圧電源よりもダイオード端子電圧段分以上動作範
囲内になるようにした２つの基準電圧を作成する定電圧
ダイオード３および抵抗５の直列回路、定電圧ダイオー
ド４および抵抗６の直列回路と、増幅回路７の入力端子
１１に印加する電圧が２つの基準電圧から逸脱した過電
圧となる場合にグランド端子１２に電流を流し、増幅回
路７の入力端子電圧が電源範囲を超えないようにするＰ
ＮＰトランジスタ１およびＮＰＮトランジスタ２を含ん
で構成される。
電圧以内にクランプして、増幅回路を過電圧から保護す
る。 【構成】増幅回路７に使用している正の高電圧および負
の低電圧電源よりもダイオード端子電圧段分以上動作範
囲内になるようにした２つの基準電圧を作成する定電圧
ダイオード３および抵抗５の直列回路、定電圧ダイオー
ド４および抵抗６の直列回路と、増幅回路７の入力端子
１１に印加する電圧が２つの基準電圧から逸脱した過電
圧となる場合にグランド端子１２に電流を流し、増幅回
路７の入力端子電圧が電源範囲を超えないようにするＰ
ＮＰトランジスタ１およびＮＰＮトランジスタ２を含ん
で構成される。
Description
【０００１】
【産業上の利用分野】本発明は過電圧保護回路に関し、
特に増幅回路の入力端子を過電圧印加から保護する過電
圧保護回路に関する。
特に増幅回路の入力端子を過電圧印加から保護する過電
圧保護回路に関する。
【０００２】
【従来の技術】従来のこの種の過電圧保護回路は、図２
に示すように、入力端子１１が高電圧電源端子１０を介
して供給される高電圧電源よりも高くなると電流が流れ
るダイオード８と、入力端子１１が低電圧電源端子１３
を介して供給される低電圧電源よりも低くなると電流が
流れるダイオード９とを有している。
に示すように、入力端子１１が高電圧電源端子１０を介
して供給される高電圧電源よりも高くなると電流が流れ
るダイオード８と、入力端子１１が低電圧電源端子１３
を介して供給される低電圧電源よりも低くなると電流が
流れるダイオード９とを有している。
【０００３】入力端子１１に、高電圧電源を超える過電
圧が印加されて増幅回路７に供給されるときには、ダイ
オード８から高電圧電源端子１０の方に電流が流れ、増
幅回路７の入力端子１１を電源電圧よりダイオード端子
電圧の１段分だけ高い電圧に抑える。
圧が印加されて増幅回路７に供給されるときには、ダイ
オード８から高電圧電源端子１０の方に電流が流れ、増
幅回路７の入力端子１１を電源電圧よりダイオード端子
電圧の１段分だけ高い電圧に抑える。
【０００４】又、増幅回路７の低電圧電源より低い過電
圧が入力端子１１に印加されると、低電圧電源端子１３
からダイオード９を通して電流が流れ、増幅回路７の入
力端子１１を低電圧電源よりダイオード１段分だけ低い
電圧に抑えることによって過電圧からの保護を行なって
いる。
圧が入力端子１１に印加されると、低電圧電源端子１３
からダイオード９を通して電流が流れ、増幅回路７の入
力端子１１を低電圧電源よりダイオード１段分だけ低い
電圧に抑えることによって過電圧からの保護を行なって
いる。
【０００５】
【発明が解決しようとする課題】この従来の過電圧保護
回路は、増幅回路の入力端子が電源電圧よりもダイオー
ド１段分大きな電圧になるため、ダイオード１段分の電
圧を少しでも少なくするためにダイオードを特別に選択
したり、特別過電圧に弱い増幅回路は破壊するというよ
うな問題点があった。
回路は、増幅回路の入力端子が電源電圧よりもダイオー
ド１段分大きな電圧になるため、ダイオード１段分の電
圧を少しでも少なくするためにダイオードを特別に選択
したり、特別過電圧に弱い増幅回路は破壊するというよ
うな問題点があった。
【０００６】本発明の目的は上述した問題点を解決し、
ダイオードの特別選択を不要とし、かつ増幅回路に対す
る過電圧印加を排除した過電圧保護回路を提供すること
にある。
ダイオードの特別選択を不要とし、かつ増幅回路に対す
る過電圧印加を排除した過電圧保護回路を提供すること
にある。
【０００７】
【課題を解決するための手段】本発明の過電圧保護回路
は、正の高電圧および負の低電圧を電源とする増幅回路
の入力端子を過電圧から保護する過電圧保護回路におい
て、前記増幅回路に使用する高電圧電源よりも少なくと
もダイオード１段分の端子電圧だけ低い第１の電圧を生
成するとともに前記増幅回路に使用する低電圧電源より
も少なくともダイオード１段分の端子電圧だけ高い第２
の電圧を生成し、前記増幅回路の入力端子に前記第１の
電圧より高いかもしくは前記第２の電圧よりも低い電圧
が印加したときに、前記増幅回路の入力端子からグラン
ドに前記第１の電圧による電流を流すかもしくは前記増
幅回路の入力端子へグランドから前記第２の電圧による
電流を流すようにして前記増幅回路の入力端子の電圧を
前記高電圧および低電圧以内に保持して過電圧から保護
する構成を有する。
は、正の高電圧および負の低電圧を電源とする増幅回路
の入力端子を過電圧から保護する過電圧保護回路におい
て、前記増幅回路に使用する高電圧電源よりも少なくと
もダイオード１段分の端子電圧だけ低い第１の電圧を生
成するとともに前記増幅回路に使用する低電圧電源より
も少なくともダイオード１段分の端子電圧だけ高い第２
の電圧を生成し、前記増幅回路の入力端子に前記第１の
電圧より高いかもしくは前記第２の電圧よりも低い電圧
が印加したときに、前記増幅回路の入力端子からグラン
ドに前記第１の電圧による電流を流すかもしくは前記増
幅回路の入力端子へグランドから前記第２の電圧による
電流を流すようにして前記増幅回路の入力端子の電圧を
前記高電圧および低電圧以内に保持して過電圧から保護
する構成を有する。
【０００８】また本発明の過電圧保護回路は、前記増幅
回路の入力端子と前記第１の電圧および前記第２の電圧
間にそれぞれＰＮＰおよびＮＰＮトランジスタを配置
し、これらトランジスタのエミッタ端子と前記入力端子
とを接続し、コレクタ端子とグランドとを接続し、かつ
ベース端子はそれぞれ前記第１の電圧および第２の電圧
に接続して、前記入力端子に印加する過電圧から保護す
るものとした構成を有する。
回路の入力端子と前記第１の電圧および前記第２の電圧
間にそれぞれＰＮＰおよびＮＰＮトランジスタを配置
し、これらトランジスタのエミッタ端子と前記入力端子
とを接続し、コレクタ端子とグランドとを接続し、かつ
ベース端子はそれぞれ前記第１の電圧および第２の電圧
に接続して、前記入力端子に印加する過電圧から保護す
るものとした構成を有する。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例の過電圧保護回路の回路
図である。
る。図１は、本発明の一実施例の過電圧保護回路の回路
図である。
【００１０】図１において、増幅回路７の高電圧電源端
子１０とグランド端子１２との間に、抵抗５と定電圧ダ
イオード３から成る直列回路を接続し、かつ定電圧ダイ
オード３の端子間に高電圧電源端子１０を介して受ける
高電圧よりもダイオード１段分低い第１の電圧を発生さ
せる。
子１０とグランド端子１２との間に、抵抗５と定電圧ダ
イオード３から成る直列回路を接続し、かつ定電圧ダイ
オード３の端子間に高電圧電源端子１０を介して受ける
高電圧よりもダイオード１段分低い第１の電圧を発生さ
せる。
【００１１】また、増幅回路７の低電圧電源端子１３と
グランド端子１２との間に抵抗６と定電圧ダイオード４
から成る直列回路を接続し、定電圧ダイオード４の端子
間に低電圧電源端子１３を介して受ける低電圧よりもダ
イオード１段分高い第２の電圧を発生させる。
グランド端子１２との間に抵抗６と定電圧ダイオード４
から成る直列回路を接続し、定電圧ダイオード４の端子
間に低電圧電源端子１３を介して受ける低電圧よりもダ
イオード１段分高い第２の電圧を発生させる。
【００１２】さらに、ＰＮＰトランジスタ１を、エミッ
タ端子は増幅回路７の入力端子１１に接続し、ベース端
子は定電圧ダイオード３のカソード側に接続し、コレク
タ端子を定電圧ダイオード３のアノード側に接続すると
ともに、グランド端子１２に接続するようにして配置す
る。
タ端子は増幅回路７の入力端子１１に接続し、ベース端
子は定電圧ダイオード３のカソード側に接続し、コレク
タ端子を定電圧ダイオード３のアノード側に接続すると
ともに、グランド端子１２に接続するようにして配置す
る。
【００１３】一方、ＮＰＮトランジスタ２を、エミッタ
端子は増幅回路７の入力端子１１に接続し、ベース端子
は定電圧ダイオード４のアノード側に接続し、コレクタ
端子は定電圧ダイオード４のカソード側に接続するとと
もにグランド端子１２に接続するようにして配置する。
端子は増幅回路７の入力端子１１に接続し、ベース端子
は定電圧ダイオード４のアノード側に接続し、コレクタ
端子は定電圧ダイオード４のカソード側に接続するとと
もにグランド端子１２に接続するようにして配置する。
【００１４】上述したように接続することにより、入力
端子１１に高電圧電源端子１０に加わる高電圧よりも高
い電圧が印加するとＰＮＰトランジスタ１が動作し、入
力端子１１からＰＮＰトランジスタ１のエミッタを通
り、コレクタに電流が流れ、増幅回路７の入力端子１１
を高電圧電源端子１０に加わる高電圧以内に制限する。
端子１１に高電圧電源端子１０に加わる高電圧よりも高
い電圧が印加するとＰＮＰトランジスタ１が動作し、入
力端子１１からＰＮＰトランジスタ１のエミッタを通
り、コレクタに電流が流れ、増幅回路７の入力端子１１
を高電圧電源端子１０に加わる高電圧以内に制限する。
【００１５】同様にして、入力端子１１に低電圧電源端
子１３に加わる低電圧よりも低い電圧が印加されると、
ＮＰＮトランジスタ２が動作し、グランド端子１２から
トランジスタ２のコレクタを通りエミッタを流れ、増幅
回路７の入力端子１１を低電圧電源端子１０に加わる低
電圧以内に制限する。
子１３に加わる低電圧よりも低い電圧が印加されると、
ＮＰＮトランジスタ２が動作し、グランド端子１２から
トランジスタ２のコレクタを通りエミッタを流れ、増幅
回路７の入力端子１１を低電圧電源端子１０に加わる低
電圧以内に制限する。
【００１６】このようにして、ダイオードの特別選択を
不要として増幅回路の入力端子の印加電圧を高電圧電源
および低電圧電源の電圧範囲内に制限し、増幅回路に対
する過電圧印加を根本的に排除することができる。
不要として増幅回路の入力端子の印加電圧を高電圧電源
および低電圧電源の電圧範囲内に制限し、増幅回路に対
する過電圧印加を根本的に排除することができる。
【００１７】
【発明の効果】以上説明したように本発明は、増幅回路
に使用する電源電圧よりも少なくともダイオード１段分
低目の電圧を作り、この電圧を基準にして入力端子電圧
が規定電圧以内か比較し、固定をはずれていた場合には
電源電圧以内に入力端子電圧を抑圧することにより、ダ
イオードの特別選択を要することなく増幅回路を外部か
ら印加する過大電圧から保護することができるという効
果を有する。
に使用する電源電圧よりも少なくともダイオード１段分
低目の電圧を作り、この電圧を基準にして入力端子電圧
が規定電圧以内か比較し、固定をはずれていた場合には
電源電圧以内に入力端子電圧を抑圧することにより、ダ
イオードの特別選択を要することなく増幅回路を外部か
ら印加する過大電圧から保護することができるという効
果を有する。
【図１】本発明の一実施例の過電圧保護回路の回路図で
ある。
ある。
【図２】従来の過電圧保護回路の回路図である。
１ ＰＮＰトランジスタ ２ ＮＰＮトランジスタ ３，４ 定電圧ダイオード ５，６ 抵抗 ７ 増幅回路 ８，９ ダイオード １０ 高電圧電源端子 １１ 入力端子 １２ グランド端子 １３ 低電圧電源端子
Claims (2)
- 【請求項１】 正の高電圧および負の低電圧を電源とす
る増幅回路の入力端子を過電圧から保護する過電圧保護
回路において、前記増幅回路に使用する高電圧電源より
も少なくともダイオード１段分の端子電圧だけ低い第１
の電圧を生成するとともに前記増幅回路に使用する低電
圧電源よりも少なくともダイオード１段分の端子電圧だ
け高い第２の電圧を生成し、前記増幅回路の入力端子に
前記第１の電圧より高いかもしくは前記第２の電圧より
も低い電圧が印加したときに、前記増幅回路の入力端子
からグランドに前記第１の電圧による電流を流すかもし
くは前記増幅回路の入力端子へグランドから前記第２の
電圧による電流を流すようにして前記増幅回路の入力端
子の電圧を前記高電圧および低電圧以内に保持して過電
圧から保護することを特徴とする過電圧保護回路。 - 【請求項２】 前記増幅回路の入力端子と前記第１の電
圧および前記第２の電圧間にそれぞれＰＮＰおよびＮＰ
Ｎトランジスタを配置し、これらトランジスタのエミッ
タ端子と前記入力端子とを接続し、コレクタ端子とグラ
ンドとを接続し、かつベース端子はそれぞれ前記第１の
電圧および第２の電圧に接続して、前記入力端子に印加
する過電圧から保護するものとしたことを特徴とする請
求項１記載の過電圧保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054587A JP2785568B2 (ja) | 1992-03-13 | 1992-03-13 | 過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054587A JP2785568B2 (ja) | 1992-03-13 | 1992-03-13 | 過電圧保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259750A true JPH05259750A (ja) | 1993-10-08 |
| JP2785568B2 JP2785568B2 (ja) | 1998-08-13 |
Family
ID=12974854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4054587A Expired - Lifetime JP2785568B2 (ja) | 1992-03-13 | 1992-03-13 | 過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2785568B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006340253A (ja) * | 2005-06-06 | 2006-12-14 | Fuji Electric Fa Components & Systems Co Ltd | アナログ入力の過電圧保護回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49106246U (ja) * | 1972-12-28 | 1974-09-11 |
-
1992
- 1992-03-13 JP JP4054587A patent/JP2785568B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49106246U (ja) * | 1972-12-28 | 1974-09-11 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006340253A (ja) * | 2005-06-06 | 2006-12-14 | Fuji Electric Fa Components & Systems Co Ltd | アナログ入力の過電圧保護回路 |
| JP4692084B2 (ja) * | 2005-06-06 | 2011-06-01 | 富士電機システムズ株式会社 | アナログ入力の過電圧保護回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2785568B2 (ja) | 1998-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1181773B1 (en) | Overvoltage protection | |
| US4709171A (en) | Current limiter and method for limiting current | |
| US4599578A (en) | Protection circuit | |
| JPH05259750A (ja) | 過電圧保護回路 | |
| US4956565A (en) | Output circuit with drive current limitation | |
| US4644294A (en) | Device for protecting a push-pull output stage against a short-circuit between the output terminal and the positive pole of the supply | |
| JPH084123B2 (ja) | モノリシツクな集積回路中のパラシチツクなトランジスタ−の駆動効果に対する保護デバイス | |
| JPH06509214A (ja) | 少なくとも１つのｐｎｐ−トランジスタを有するカレントミラー | |
| JPH0147046B2 (ja) | ||
| JPH0635537Y2 (ja) | 演算増幅器の保護回路 | |
| US3864642A (en) | Second stage overload protection for amplifiers | |
| JP2716159B2 (ja) | 過電圧保護回路 | |
| EP0457737B1 (en) | MOS/BIP protection circuit | |
| JPS6119536Y2 (ja) | ||
| JP3338274B2 (ja) | 電力増幅回路 | |
| JP2759226B2 (ja) | 基準電圧発生回路 | |
| JPH05292655A (ja) | 入力短絡保護回路 | |
| JPS6134751Y2 (ja) | ||
| JPS6110336Y2 (ja) | ||
| JPH0326921B2 (ja) | ||
| JPS58162116A (ja) | リミツタ回路 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JPH07147519A (ja) | ブースタ回路 | |
| JPH05175427A (ja) | 半導体集積回路 | |
| JPS63227105A (ja) | 混成集積高周波バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980428 |