JPS6110336Y2 - - Google Patents
Info
- Publication number
- JPS6110336Y2 JPS6110336Y2 JP1981780U JP1981780U JPS6110336Y2 JP S6110336 Y2 JPS6110336 Y2 JP S6110336Y2 JP 1981780 U JP1981780 U JP 1981780U JP 1981780 U JP1981780 U JP 1981780U JP S6110336 Y2 JPS6110336 Y2 JP S6110336Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output stage
- protection circuit
- resistor
- stage transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 230000007704 transition Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案は、出力段トランジスタに流れる電流
を検出し、この検出結果に基づいて前記出力段ト
ランジスタを過大電流から保護する保護回路にお
いて、前記出力段トランジスタを保護する保護領
域への移行を早めて、保護動作時における増幅器
の歪率の悪化を防止するようにしたものに関す
る。
を検出し、この検出結果に基づいて前記出力段ト
ランジスタを過大電流から保護する保護回路にお
いて、前記出力段トランジスタを保護する保護領
域への移行を早めて、保護動作時における増幅器
の歪率の悪化を防止するようにしたものに関す
る。
一般に、増幅器の出力段トランジスタを保護す
る保護回路としては、出力段トランジスタの電流
を検出し、この検出結果に基づいて前記出力段ト
ランジスタを過大電流から保護するようにしてい
る。
る保護回路としては、出力段トランジスタの電流
を検出し、この検出結果に基づいて前記出力段ト
ランジスタを過大電流から保護するようにしてい
る。
従来、このような保護回路においては、この保
護回路が動作して増幅器が非保護領域から保護領
域に移行する際に、つまり出力段トランジスタが
完全な保護領域におかれる直前の動作として、こ
の出力段トランジスタの動作が不安定となり、増
幅器の歪率が甚しく悪化する問題があつた。
護回路が動作して増幅器が非保護領域から保護領
域に移行する際に、つまり出力段トランジスタが
完全な保護領域におかれる直前の動作として、こ
の出力段トランジスタの動作が不安定となり、増
幅器の歪率が甚しく悪化する問題があつた。
例えば第１図は、増幅器において、出力段が相
補形に構成され、かつダーリントン接続されたト
ランジスタ１ａ，２ａおよびトランジスタ１ｂ，
２ｂを各々過大電流から保護する保護回路３ａ，
３ｂの一例を示すものである。
補形に構成され、かつダーリントン接続されたト
ランジスタ１ａ，２ａおよびトランジスタ１ｂ，
２ｂを各々過大電流から保護する保護回路３ａ，
３ｂの一例を示すものである。
保護回路３ａは、出力段トランジスタ２ａのエ
ミツタ側から出力端子４側に流れる電流を検出す
る抵抗５ａ（値Re）と、トランジスタ６ａと、
前記抵抗５ａの両側に現われる電圧と前記出力端
子４に現われる電圧に基づいて前記トランジスタ
６ａの動作点を設定する抵抗７ａ（値R1）、抵抗
８ａ（値R2）、抵抗９ａ（値R3）、ダイオード１
０ａとからなるもので、出力段トランジスタ２ａ
に過大電流が流れたときに前記抵抗５ａの両端間
の電圧が上昇し、これによつて前記トランジスタ
６ａを動作させて前記出力段トランジスタ２ａを
駆動する電流を出力端子４側に分流するように
し、もつて前記出力段トランジスタ２ａを過大電
流から保護するようにしたものである。
ミツタ側から出力端子４側に流れる電流を検出す
る抵抗５ａ（値Re）と、トランジスタ６ａと、
前記抵抗５ａの両側に現われる電圧と前記出力端
子４に現われる電圧に基づいて前記トランジスタ
６ａの動作点を設定する抵抗７ａ（値R1）、抵抗
８ａ（値R2）、抵抗９ａ（値R3）、ダイオード１
０ａとからなるもので、出力段トランジスタ２ａ
に過大電流が流れたときに前記抵抗５ａの両端間
の電圧が上昇し、これによつて前記トランジスタ
６ａを動作させて前記出力段トランジスタ２ａを
駆動する電流を出力端子４側に分流するように
し、もつて前記出力段トランジスタ２ａを過大電
流から保護するようにしたものである。
すなわち、保護回路３ａにおいて、出力段トラ
ンジスタ２ａのエミツタ電流をI0、出力端子４の
出力電圧をV0とすると、トランジスタ６ａのベ
ース・エミツタ間に印加される電圧Viは、 但し、ダイオード１０ａの順方向電圧降下は無
視する。
ンジスタ２ａのエミツタ電流をI0、出力端子４の
出力電圧をV0とすると、トランジスタ６ａのベ
ース・エミツタ間に印加される電圧Viは、 但し、ダイオード１０ａの順方向電圧降下は無
視する。
となる。そしてトランジスタ６ａのベース・エミ
ツタ間に印加される前記電圧ViがＶBEを上回つ
た場合に、出力段トランジスタ２ａを駆動する電
流、例えばこの場合トランジスタ１ａのベース側
に供給される駆動電流Iiの増加分が前記トランジ
スタ６ａによつて出力端子４側に分流され、もつ
て前記トランジスタ２ａのエミツタ電流が制限さ
れて、このトランジスタ２ａが保護される。なお
前記ＶBEはトランジスタ６ａのコレクタ電流が前
記トランジスタ１ａのベース側に供給される駆動
電流Iiの増加分を十分吸収し得る電圧（例えばＶ
BE≒0.65V）である。またこの場合トランジスタ
６ａにおいて、電流増幅率は大きいものとみな
し、前記コレクタ電流を駆動するベース電流は十
分小さいので無視する。
ツタ間に印加される前記電圧ViがＶBEを上回つ
た場合に、出力段トランジスタ２ａを駆動する電
流、例えばこの場合トランジスタ１ａのベース側
に供給される駆動電流Iiの増加分が前記トランジ
スタ６ａによつて出力端子４側に分流され、もつ
て前記トランジスタ２ａのエミツタ電流が制限さ
れて、このトランジスタ２ａが保護される。なお
前記ＶBEはトランジスタ６ａのコレクタ電流が前
記トランジスタ１ａのベース側に供給される駆動
電流Iiの増加分を十分吸収し得る電圧（例えばＶ
BE≒0.65V）である。またこの場合トランジスタ
６ａにおいて、電流増幅率は大きいものとみな
し、前記コレクタ電流を駆動するベース電流は十
分小さいので無視する。
同様に保護回路３ｂは、抵抗５ｂ（値Re）
と、トランジスタ６ｂと、抵抗７ｂ（値R1）、抵
抗８ｂ（値R2）、抵抗９ｂ（値R3）、ダイオード
１０ｂとからなるもので、保護回路３ａと同様に
動作して出力段トランジスタ２ｂを過大電流から
保護するものである。
と、トランジスタ６ｂと、抵抗７ｂ（値R1）、抵
抗８ｂ（値R2）、抵抗９ｂ（値R3）、ダイオード
１０ｂとからなるもので、保護回路３ａと同様に
動作して出力段トランジスタ２ｂを過大電流から
保護するものである。
ところで、これらの保護回路３ａ，３ｂにおい
ては、第２図に示すように、出力段トランジスタ
２ａ，２ｂが動作しながら保護領域に移行する途
中に、これらの出力段トランジスタ２ａ，２ｂの
動作が不安定となる遷移領域が存在する。この遷
移領域は、トランジスタ６ａ，６ｂのベース・エ
ミツタ間に印加される電圧Viが例えばVi＝0.6V
（トランジスタ６ａ，６ｂの各コレクタ電流が流
れ始める状態）からVi＝ＶBEまでに生じるもの
である。
ては、第２図に示すように、出力段トランジスタ
２ａ，２ｂが動作しながら保護領域に移行する途
中に、これらの出力段トランジスタ２ａ，２ｂの
動作が不安定となる遷移領域が存在する。この遷
移領域は、トランジスタ６ａ，６ｂのベース・エ
ミツタ間に印加される電圧Viが例えばVi＝0.6V
（トランジスタ６ａ，６ｂの各コレクタ電流が流
れ始める状態）からVi＝ＶBEまでに生じるもの
である。
しかして、この遷移領域においては、前記駆動
電流が保護回路によつて出力端子側に分流するた
め、増幅器の歪率特性を極度に悪化させる問題が
あつた。
電流が保護回路によつて出力端子側に分流するた
め、増幅器の歪率特性を極度に悪化させる問題が
あつた。
この考案は上記事情に鑑み、前記遷移領域を少
なくして保護動作における増幅器の歪率特性の悪
化を防止するようにした増幅器の保護回路を提供
するもので、出力段トランジスタに流れる電流を
検出し、この検出結果に基づいて前記出力段トラ
ンジスタを過大電流から保護する増幅器の保護回
路において、前記出力段トランジスタのエミツタ
と出力端子との間に介挿された第１の抵抗と、前
記出力段トランジスタを駆動する電流を前記出力
端子側に分流させる制御トランジスタと、この制
御トランジスタのベースと前記出力段トランジス
タのエミツタとの間に介挿された第２の抵抗と、
前記制御トランジスタのベースと接地点との間に
介挿された第３の抵抗と、前記制御トランジスタ
のベースと前記出力段トランジスタに印加される
電圧と逆極性の電圧を供給する電源端子との間に
介挿された第４の抵抗とを具備してなるものであ
る。
なくして保護動作における増幅器の歪率特性の悪
化を防止するようにした増幅器の保護回路を提供
するもので、出力段トランジスタに流れる電流を
検出し、この検出結果に基づいて前記出力段トラ
ンジスタを過大電流から保護する増幅器の保護回
路において、前記出力段トランジスタのエミツタ
と出力端子との間に介挿された第１の抵抗と、前
記出力段トランジスタを駆動する電流を前記出力
端子側に分流させる制御トランジスタと、この制
御トランジスタのベースと前記出力段トランジス
タのエミツタとの間に介挿された第２の抵抗と、
前記制御トランジスタのベースと接地点との間に
介挿された第３の抵抗と、前記制御トランジスタ
のベースと前記出力段トランジスタに印加される
電圧と逆極性の電圧を供給する電源端子との間に
介挿された第４の抵抗とを具備してなるものであ
る。
以下、この考案の詳細を図面を参照して説明す
る。
る。
第３図は、この考案における増幅器の保護回路
の原理構成を示す回路図であつて、この図に示す
保護回路３ａは、例えばシングル・エンテツド・
プツシユプル構成してなる増幅器の出力段におい
て、正側の出力段トランジスタ２ａを保護するも
のである。なおこの図において第１図と対応する
部分は同一の符号を付してある。
の原理構成を示す回路図であつて、この図に示す
保護回路３ａは、例えばシングル・エンテツド・
プツシユプル構成してなる増幅器の出力段におい
て、正側の出力段トランジスタ２ａを保護するも
のである。なおこの図において第１図と対応する
部分は同一の符号を付してある。
保護回路３ａは、コレクタ側に正電源電圧Vcc
が印加され、またベース側に駆動電流Iiが供給さ
れ、もつてエミツタ側より出力電流Ioを出力端子
４に接続されている図示しない負荷に供給する出
力段トランジスタ２ａを保護するもので、この出
力段トランジスタ２ａのエミツタと出力端子４と
の間に介挿された第１の抵抗５ａ（値Re）と、
出力段トランジスタ２ａを駆動する電流Iiを出力
端子４側に分流させる制御トランジスタ６ａと、
この制御トランジスタ６ａのベースと出力段トラ
ンジスタのエミツタとの間に介挿された第２の抵
抗７ａ（値R4）と、前記制御トランジスタのベー
スと接地点との間に介挿された第３の抵抗９ａ
（値R5）と、前記制御トランジスタ６ａのベース
と前記出力段トランジスタ２ａに印加される電圧
（この場合＋Vcc）と逆極性の電圧（この場合−
Vcc1）を供給する電源端子（この場合負電源端
子）１２ａとの間に介挿された第４の抵抗１３ａ
（値R6）とを具備してなるものである。
が印加され、またベース側に駆動電流Iiが供給さ
れ、もつてエミツタ側より出力電流Ioを出力端子
４に接続されている図示しない負荷に供給する出
力段トランジスタ２ａを保護するもので、この出
力段トランジスタ２ａのエミツタと出力端子４と
の間に介挿された第１の抵抗５ａ（値Re）と、
出力段トランジスタ２ａを駆動する電流Iiを出力
端子４側に分流させる制御トランジスタ６ａと、
この制御トランジスタ６ａのベースと出力段トラ
ンジスタのエミツタとの間に介挿された第２の抵
抗７ａ（値R4）と、前記制御トランジスタのベー
スと接地点との間に介挿された第３の抵抗９ａ
（値R5）と、前記制御トランジスタ６ａのベース
と前記出力段トランジスタ２ａに印加される電圧
（この場合＋Vcc）と逆極性の電圧（この場合−
Vcc1）を供給する電源端子（この場合負電源端
子）１２ａとの間に介挿された第４の抵抗１３ａ
（値R6）とを具備してなるものである。
次に、この保護回路３ａの動作について説明す
る。
る。
まず、この保護回路３ａにおいては、第２の抵
抗７ａに流れる電流をi4、第３の抵抗９ａに流れ
る電流をi5、第４の抵抗１３ａに流れる電流をi6
とすると、制御トランジスタ６ａのベース電流が
極僅かなので、次の(2)式が成立する。
抗７ａに流れる電流をi4、第３の抵抗９ａに流れ
る電流をi5、第４の抵抗１３ａに流れる電流をi6
とすると、制御トランジスタ６ａのベース電流が
極僅かなので、次の(2)式が成立する。
i4≒i5＋i6 …(2)
但し、i4は出力電流Ioに比べて小さいものとす
る。
る。
また制御トランジスタ６ａのベース電圧Va
は、 Vo＋ReIo−Va＝i4・R4 …(3) Va＝i5・R5 …(4) Va＋Vcc1＝i6・R6 …(5) となり、(2)〜(4)式より Vo＋ReIo−Va＝（i5＋i6）R4 ＝Ｖａ・Ｒ４／Ｒ５＋（Ｖａ＋Ｖｃｃ１）・Ｒ４／Ｒ
６…(6) となる。よつて、制御トランジスタ６ａのベー
ス・エミツタ間に印加される電圧Viは(6)式よ
り、 となる。なぜならば、第３図からVi＝Va−Voで
あり、また、(6)式をベース電圧Vaについてまと
めると、 Va（１＋Ｒ４／Ｒ５＋Ｒ４／Ｒ６）＝ Vo＋ReIo−Ｒ４／Ｒ６Vcc1 が得られ、これからVa−Vo（＝Vi）を求めれ
ば、 となる。従つて、この右辺の分子を整理すれば、
(7)式が得られる。
は、 Vo＋ReIo−Va＝i4・R4 …(3) Va＝i5・R5 …(4) Va＋Vcc1＝i6・R6 …(5) となり、(2)〜(4)式より Vo＋ReIo−Va＝（i5＋i6）R4 ＝Ｖａ・Ｒ４／Ｒ５＋（Ｖａ＋Ｖｃｃ１）・Ｒ４／Ｒ
６…(6) となる。よつて、制御トランジスタ６ａのベー
ス・エミツタ間に印加される電圧Viは(6)式よ
り、 となる。なぜならば、第３図からVi＝Va−Voで
あり、また、(6)式をベース電圧Vaについてまと
めると、 Va（１＋Ｒ４／Ｒ５＋Ｒ４／Ｒ６）＝ Vo＋ReIo−Ｒ４／Ｒ６Vcc1 が得られ、これからVa−Vo（＝Vi）を求めれ
ば、 となる。従つて、この右辺の分子を整理すれば、
(7)式が得られる。
そしてこの回路においても出力段トランジスタ
２ａは、第１図の回路と同様に制御トランジスタ
６ａのベース・エミツタ間に印加される電圧Vi
がＶBE（≒0.65V）以上になつた場合に保護領域
に移行し、また前記電圧ViがＶBE＞Vi≧0.6Vの
間にある場合に遷移領域に移行する。
２ａは、第１図の回路と同様に制御トランジスタ
６ａのベース・エミツタ間に印加される電圧Vi
がＶBE（≒0.65V）以上になつた場合に保護領域
に移行し、また前記電圧ViがＶBE＞Vi≧0.6Vの
間にある場合に遷移領域に移行する。
ここで、第１図に示す従来の保護回路３ａの遷
移領域と、第３図に示すこの考案における原理構
成の保護回路３ａの遷移領域とを比較してみる。
この場合、遷移領域の上限であるVi＝ＶBEを第
４図の実線ａに示すように同一に設定する。すな
わち(1)式より、従来の保護回路３ａの遷移領域の
上限は、 I0＝Ｒ１／Ｒ３・ＲｅVo＋ （１＋Ｒ１／Ｒ２＋Ｒ１／Ｒ３）・ＶＢＥ／Ｒｅ
…(8) となり、また(7)式よりこの考案による保護回路３
ａの遷移領域の上限は、 I0＝（Ｒ４／Ｒ５・Ｒｅ＋Ｒ４／Ｒ６・Ｒｅ） Vo＋（１＋Ｒ４／Ｒ５＋Ｒ４／Ｒ６）・ ＶＢＥ／Ｒｅ＋Ｒ４・Ｖｃｃ１／Ｒ６・Ｒｅ …(9) となる。また同一の勾配および同一のオフセツト
値を設定するので、(8)，(9)式より、 Ｒ１／Ｒ３＝Ｒ４／Ｒ５＋Ｒ４／Ｒ６ …(10) （１＋Ｒ１／Ｒ２＋Ｒ１／Ｒ３）・ＶＢＥ／Ｒｅ＝（１
＋Ｒ４／Ｒ５＋Ｒ４／Ｒ６） ・ＶＢＥ／Ｒｅ＋Ｒ４・Ｖｃｃ１／Ｒ６・
Ｒｅ…(11) となる。(10)，(11)式より Ｒ１／Ｒ２ＶBE＝Ｒ４／Ｒ６Vcc1 …(12) 上記の(12)式が得られる。
移領域と、第３図に示すこの考案における原理構
成の保護回路３ａの遷移領域とを比較してみる。
この場合、遷移領域の上限であるVi＝ＶBEを第
４図の実線ａに示すように同一に設定する。すな
わち(1)式より、従来の保護回路３ａの遷移領域の
上限は、 I0＝Ｒ１／Ｒ３・ＲｅVo＋ （１＋Ｒ１／Ｒ２＋Ｒ１／Ｒ３）・ＶＢＥ／Ｒｅ
…(8) となり、また(7)式よりこの考案による保護回路３
ａの遷移領域の上限は、 I0＝（Ｒ４／Ｒ５・Ｒｅ＋Ｒ４／Ｒ６・Ｒｅ） Vo＋（１＋Ｒ４／Ｒ５＋Ｒ４／Ｒ６）・ ＶＢＥ／Ｒｅ＋Ｒ４・Ｖｃｃ１／Ｒ６・Ｒｅ …(9) となる。また同一の勾配および同一のオフセツト
値を設定するので、(8)，(9)式より、 Ｒ１／Ｒ３＝Ｒ４／Ｒ５＋Ｒ４／Ｒ６ …(10) （１＋Ｒ１／Ｒ２＋Ｒ１／Ｒ３）・ＶＢＥ／Ｒｅ＝（１
＋Ｒ４／Ｒ５＋Ｒ４／Ｒ６） ・ＶＢＥ／Ｒｅ＋Ｒ４・Ｖｃｃ１／Ｒ６・
Ｒｅ…(11) となる。(10)，(11)式より Ｒ１／Ｒ２ＶBE＝Ｒ４／Ｒ６Vcc1 …(12) 上記の(12)式が得られる。
また、これら保護回路３ａの保護領域の下限
は、その上限を同一に設定したので、例えばVi
＝0.6Vの各オフセツト値の大小によつて前記遷
移領域の大小が決まる。すなわち(8)，(9)，(10)式よ
り、 （１＋Ｒ４／Ｒ５＋Ｒ４／Ｒ６）×０．６／Ｒｅ＋Ｒ４
・Ｖｃｃ１／Ｒ６・Ｒｅ −（１＋Ｒ１／Ｒ２＋Ｒ１／Ｒ３）×０．６／Ｒｅ ＝Ｒ４・Ｖｃｃ１／Ｒ６・Ｒｅ−Ｒ１／Ｒ２
×０．６／Ｒｅ…（13） となり、更に(12)，（13）式より Ｒ４／Ｒ６・Ｖｃｃ１／Ｒｅ−Ｒ１／Ｒ２×０．６／
Ｒｅ＝Ｒ１／Ｒ２・Ｒｅ （ＶBE−0.6）＞０ …（14） となり、従来の保護回路３ａの遷移領域の下限
は、第４図の実線ｂに示すようになり、またこの
考案による保護回路３ａの遷移領域の下限は、第
４図の実線ｃに示すようになる。
は、その上限を同一に設定したので、例えばVi
＝0.6Vの各オフセツト値の大小によつて前記遷
移領域の大小が決まる。すなわち(8)，(9)，(10)式よ
り、 （１＋Ｒ４／Ｒ５＋Ｒ４／Ｒ６）×０．６／Ｒｅ＋Ｒ４
・Ｖｃｃ１／Ｒ６・Ｒｅ −（１＋Ｒ１／Ｒ２＋Ｒ１／Ｒ３）×０．６／Ｒｅ ＝Ｒ４・Ｖｃｃ１／Ｒ６・Ｒｅ−Ｒ１／Ｒ２
×０．６／Ｒｅ…（13） となり、更に(12)，（13）式より Ｒ４／Ｒ６・Ｖｃｃ１／Ｒｅ−Ｒ１／Ｒ２×０．６／
Ｒｅ＝Ｒ１／Ｒ２・Ｒｅ （ＶBE−0.6）＞０ …（14） となり、従来の保護回路３ａの遷移領域の下限
は、第４図の実線ｂに示すようになり、またこの
考案による保護回路３ａの遷移領域の下限は、第
４図の実線ｃに示すようになる。
すなわち、この考案における保護回路３ａの遷
移領域は、従来の保護回路３ａの遷移領域より少
なくなる。
移領域は、従来の保護回路３ａの遷移領域より少
なくなる。
第５図は、この考案による保護回路を備えたコ
ンプリメンタリ・シングル・エンテツド・プツシ
ユプル形増幅器の具体的構成を示す図であり、こ
の増幅器において、出力段が相補形に構成され、
かつダーリントン接続されたトランジスタ１ａ，
２ａを過大電流から保護する保護回路３ａと、ま
た同様にダーリントン接続されたトランジスタ１
ｂ，２ｂを過大電流から保護する保護回路３ｂと
からなるものである。なお第１図、第３図に対応
する部分は同一の符号を付してある。
ンプリメンタリ・シングル・エンテツド・プツシ
ユプル形増幅器の具体的構成を示す図であり、こ
の増幅器において、出力段が相補形に構成され、
かつダーリントン接続されたトランジスタ１ａ，
２ａを過大電流から保護する保護回路３ａと、ま
た同様にダーリントン接続されたトランジスタ１
ｂ，２ｂを過大電流から保護する保護回路３ｂと
からなるものである。なお第１図、第３図に対応
する部分は同一の符号を付してある。
保護回路３ａは、第１の抵抗５ａと、トランジ
スタ６ａと、第２の抵抗７ａと、第３の抵抗９ａ
と、ダイオード１０ａと、前記トランジスタ６ａ
のベースと負電源端子１２ａとの間に介挿された
抵抗１３ａとからなるものである。
スタ６ａと、第２の抵抗７ａと、第３の抵抗９ａ
と、ダイオード１０ａと、前記トランジスタ６ａ
のベースと負電源端子１２ａとの間に介挿された
抵抗１３ａとからなるものである。
また同様に、保護回路３ｂは、第１の抵抗５ｂ
と、トランジスタ６ｂと、第２の抵抗７ｂと、第
３の抵抗９ｂと、ダイオード１０ｂと、前記トラ
ンジスタ６ｂのベースと正電源端子１２ｂとの間
に介挿された抵抗１３ａとからなるものである。
と、トランジスタ６ｂと、第２の抵抗７ｂと、第
３の抵抗９ｂと、ダイオード１０ｂと、前記トラ
ンジスタ６ｂのベースと正電源端子１２ｂとの間
に介挿された抵抗１３ａとからなるものである。
かくして、この増幅器においては、保護回路３
ａ，３ｂが前述したように動作して出力段トラン
ジスタ２ａ，２ｂを過大電流から保護することが
できる。
ａ，３ｂが前述したように動作して出力段トラン
ジスタ２ａ，２ｂを過大電流から保護することが
できる。
以上説明したように、この考案によれば、出力
段トランジスタに流れる電流を検出し、この検出
結果に基づいて前記出力段トランジスタを過大電
流から保護する増幅器の保護回路において、前記
出力段トランジスタの動作が不安定となる遷移領
域を少なくしたから、低歪率で動作し得る非保護
領域の範囲を広めることができ、もつて保護動作
における増幅器の歪率特性の悪化を防止すること
ができる。
段トランジスタに流れる電流を検出し、この検出
結果に基づいて前記出力段トランジスタを過大電
流から保護する増幅器の保護回路において、前記
出力段トランジスタの動作が不安定となる遷移領
域を少なくしたから、低歪率で動作し得る非保護
領域の範囲を広めることができ、もつて保護動作
における増幅器の歪率特性の悪化を防止すること
ができる。
第１図は従来の増幅器の保護回路の一例を示す
回路図、第２図は第１図に示す保護回路を説明す
るための特性図、第３図はこの考案による増幅器
の保護回路の原理構成を示す回路図、第４図は第
１図に示す従来の保護回路と第３図に示すこの考
案による保護回路とを比較するための特性図、第
５図はこの考案による増幅器の保護回路を備えた
増幅器の具体的構成を示す回路図である。 ２ａ，２ｂ……出力段トランジスタ、４……出
力端子、５ａ，５ｂ……第１の抵抗、６ａ，６ｂ
……制御トランジスタ、７ａ，７ｂ……第２の抵
抗、９ａ，９ｂ……第３の抵抗、１２ａ……電源
端子（負電源端子）、１２ｂ……電源端子（正電
源端子）、１３ａ，１３ｂ……第４の抵抗。
回路図、第２図は第１図に示す保護回路を説明す
るための特性図、第３図はこの考案による増幅器
の保護回路の原理構成を示す回路図、第４図は第
１図に示す従来の保護回路と第３図に示すこの考
案による保護回路とを比較するための特性図、第
５図はこの考案による増幅器の保護回路を備えた
増幅器の具体的構成を示す回路図である。 ２ａ，２ｂ……出力段トランジスタ、４……出
力端子、５ａ，５ｂ……第１の抵抗、６ａ，６ｂ
……制御トランジスタ、７ａ，７ｂ……第２の抵
抗、９ａ，９ｂ……第３の抵抗、１２ａ……電源
端子（負電源端子）、１２ｂ……電源端子（正電
源端子）、１３ａ，１３ｂ……第４の抵抗。
Claims (1)
- 出力段トランジスタに流れる電流を検出し、こ
の検出結果に基づいて前記出力段トランジスタを
過大電流から保護する増幅器の保護回路におい
て、前記出力段トランジスタのエミツタと出力端
子との間に介挿された第１の抵抗と、前記出力段
トランジスタを駆動す電流を前記出力端子側に分
流させる制御トランジスタと、この制御トランジ
スタのベースと前記出力段トランジスタのエミツ
タとの間に介挿された第２の抵抗と、前記制御ト
ランジスタのベースと接地点との間に介挿された
第３の抵抗と、前記制御トランジスタのベースと
前記出力段トランジスタに印加される電圧と逆極
性の電圧を供給する電源端子との間に介挿された
第４の抵抗とを具備してなる増幅器の保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981780U JPS6110336Y2 (ja) | 1980-02-19 | 1980-02-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981780U JPS6110336Y2 (ja) | 1980-02-19 | 1980-02-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56121319U JPS56121319U (ja) | 1981-09-16 |
| JPS6110336Y2 true JPS6110336Y2 (ja) | 1986-04-03 |
Family
ID=29616048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981780U Expired JPS6110336Y2 (ja) | 1980-02-19 | 1980-02-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6110336Y2 (ja) |
-
1980
- 1980-02-19 JP JP1981780U patent/JPS6110336Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56121319U (ja) | 1981-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790496B2 (ja) | 増幅回路 | |
| JPS6110336Y2 (ja) | ||
| US4158179A (en) | Amplifier circuit | |
| JP3273813B2 (ja) | 増幅器 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JP2003186555A (ja) | 電源レギュレータ回路 | |
| JP2845065B2 (ja) | オペアンプ | |
| JP3338274B2 (ja) | 電力増幅回路 | |
| JP2661546B2 (ja) | 定電圧電源回路 | |
| JPS6119536Y2 (ja) | ||
| JPS6333367Y2 (ja) | ||
| JPH0147046B2 (ja) | ||
| JPS6017938Y2 (ja) | プッシュプル増幅器の出力トランジスタの保護回路 | |
| JPS6119537Y2 (ja) | ||
| JPS584252Y2 (ja) | ゾウフクキノ ホゴカイロ | |
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JP2004062491A (ja) | 直流安定化電源回路 | |
| JPS5868307A (ja) | プツシユプルアンプの過電流保護回路 | |
| JPH0314820Y2 (ja) | ||
| JP3052865B2 (ja) | スイッチング電源装置 | |
| JPH029377Y2 (ja) | ||
| JPS6029223Y2 (ja) | 過電圧保護回路 | |
| JPH0212049B2 (ja) | ||
| JPS602650Y2 (ja) | トランジスタ増幅器の保護回路 | |
| JPS6126966Y2 (ja) |