JP3052865B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3052865B2 JP3052865B2 JP8341536A JP34153696A JP3052865B2 JP 3052865 B2 JP3052865 B2 JP 3052865B2 JP 8341536 A JP8341536 A JP 8341536A JP 34153696 A JP34153696 A JP 34153696A JP 3052865 B2 JP3052865 B2 JP 3052865B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- power supply
- current
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、特に、トランジスタを過電流による破損か
ら保護可能なスイッチング電源装置に関する。
装置に関し、特に、トランジスタを過電流による破損か
ら保護可能なスイッチング電源装置に関する。
【０００２】
【従来の技術】従来、スイッチング回路内のトランジス
タを過電流による破損から保護可能に制御するスイッチ
ング電源装置として、特開平６−３１１７３４号に開示
されたスイッチング電源装置が知られている。この従来
のスイッチング電源装置は、図３に示されるように、Ｍ
ＯＳ形ＦＥＴ１と、同ＭＯＳ形ＦＥＴ１のソース側から
ドレイン側に過電流が流れたことを検知する検知部２
と、同過電流の検知に対応してＭＯＳ形ＦＥＴ１のオン
時間制御を駆動回路４にさせるＰＷＭ制御回路３と、同
オン時間制御をする駆動回路４とから構成されている。
タを過電流による破損から保護可能に制御するスイッチ
ング電源装置として、特開平６−３１１７３４号に開示
されたスイッチング電源装置が知られている。この従来
のスイッチング電源装置は、図３に示されるように、Ｍ
ＯＳ形ＦＥＴ１と、同ＭＯＳ形ＦＥＴ１のソース側から
ドレイン側に過電流が流れたことを検知する検知部２
と、同過電流の検知に対応してＭＯＳ形ＦＥＴ１のオン
時間制御を駆動回路４にさせるＰＷＭ制御回路３と、同
オン時間制御をする駆動回路４とから構成されている。
【０００３】かかる構成からなるスイッチング電源装置
によれば、ＭＯＳ形ＦＥＴ１のソース側からドレイン側
に過電流が流れると、検出部２は同過電流を検出する。
すると、ＰＷＭ制御回路３は駆動回路４に入力信号のデ
ューティサイクルを小さくさせる。すなわち、ＭＯＳ形
ＦＥＴ１に過電流が流れたことを検知すると、入力信号
のデューティサイクルを制御することによりＭＯＳ形Ｆ
ＥＴ１のオン時間を制限して、ＭＯＳ形ＦＥＴ１の破損
を防いでいた。
によれば、ＭＯＳ形ＦＥＴ１のソース側からドレイン側
に過電流が流れると、検出部２は同過電流を検出する。
すると、ＰＷＭ制御回路３は駆動回路４に入力信号のデ
ューティサイクルを小さくさせる。すなわち、ＭＯＳ形
ＦＥＴ１に過電流が流れたことを検知すると、入力信号
のデューティサイクルを制御することによりＭＯＳ形Ｆ
ＥＴ１のオン時間を制限して、ＭＯＳ形ＦＥＴ１の破損
を防いでいた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た従来のスイッチング電源装置において、過電流による
トランジスタの破損を防ぐためには、入力信号のデュー
ティサイクルを制御しているため、僅かながら遅れが生
じうる。したがって、トランジスタに流れる過大な電流
を完全には制限できず、トランジスタの容量に余裕を見
込んでより大きなものを使用しなければならなくなり、
コスト高となるとともに小型化の障害となっていた。
た従来のスイッチング電源装置において、過電流による
トランジスタの破損を防ぐためには、入力信号のデュー
ティサイクルを制御しているため、僅かながら遅れが生
じうる。したがって、トランジスタに流れる過大な電流
を完全には制限できず、トランジスタの容量に余裕を見
込んでより大きなものを使用しなければならなくなり、
コスト高となるとともに小型化の障害となっていた。
【０００５】本発明は、上記課題をかんがみてなされた
もので、必要容量以上のトランジスタを用いることな
く、同トランジスタを過電流による破損から保護可能な
スイッチング電源装置の提供を目的とする。
もので、必要容量以上のトランジスタを用いることな
く、同トランジスタを過電流による破損から保護可能な
スイッチング電源装置の提供を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、プッシュプルトランジス
タ電力増幅器と、このプッシュプルトランジスタ電力増
幅器を構成する一方のトランジスタのコレクタ電流の増
大を検知するとともに、上記コレクタ電流が所定値とな
ったときにベース電流をバイパスさせるスイッチング素
子とを有する構成としてある。
め、請求項１にかかる発明は、プッシュプルトランジス
タ電力増幅器と、このプッシュプルトランジスタ電力増
幅器を構成する一方のトランジスタのコレクタ電流の増
大を検知するとともに、上記コレクタ電流が所定値とな
ったときにベース電流をバイパスさせるスイッチング素
子とを有する構成としてある。
【０００７】 かかる構成からなるスイッチング電源装置
によれば、負荷過大電流制限手段は、プッシュプルトラ
ンジスタ電力増幅器の一方のトランジスタに流れるコレ
クタ電流の増大を検知して、所定値に達するとベース電
流をバイパスさせる。
によれば、負荷過大電流制限手段は、プッシュプルトラ
ンジスタ電力増幅器の一方のトランジスタに流れるコレ
クタ電流の増大を検知して、所定値に達するとベース電
流をバイパスさせる。
【０００８】 したがって、トランジスタへの入力信号の
デューティサイクルに依存することなく、トランジスタ
へのベース電流を直ちにバイパスさせてしまうことによ
りコレクタ電流を遮断してトランジスタを過電流から保
護することとなる。
デューティサイクルに依存することなく、トランジスタ
へのベース電流を直ちにバイパスさせてしまうことによ
りコレクタ電流を遮断してトランジスタを過電流から保
護することとなる。
【０００９】 このとき、上記スイッチング素子として
は、上記コレクタ電流の増大を検知してベース電流をバ
イパスすることができるものであれば、形態は適宜変更
可能である。例えば、バイポーラ形やＦＥＴ等の各種ト
ランジスタを用いれば良い。
は、上記コレクタ電流の増大を検知してベース電流をバ
イパスすることができるものであれば、形態は適宜変更
可能である。例えば、バイポーラ形やＦＥＴ等の各種ト
ランジスタを用いれば良い。
【００１０】また、請求項２にかかる発明は、上記プッ
シュプルトランジスタ電力増幅器におけるトランジスタ
の負荷短絡時に、コレクタ電流を遮断する負荷短絡検出
制御手段を有する構成としてある。かかる構成からなス
イッチング電源装置によれば、負荷短絡が生じると上記
負荷短絡検出制御手段は同負荷短絡を検知するととも
に、上記トランジスタのコレクタ電流を遮断する。これ
により、上記負荷短絡状態は回避されてトランジスタの
破損を免れる。なお、正常な状態に回復すれば、上記コ
レクタ電流の遮断は解除される。
シュプルトランジスタ電力増幅器におけるトランジスタ
の負荷短絡時に、コレクタ電流を遮断する負荷短絡検出
制御手段を有する構成としてある。かかる構成からなス
イッチング電源装置によれば、負荷短絡が生じると上記
負荷短絡検出制御手段は同負荷短絡を検知するととも
に、上記トランジスタのコレクタ電流を遮断する。これ
により、上記負荷短絡状態は回避されてトランジスタの
破損を免れる。なお、正常な状態に回復すれば、上記コ
レクタ電流の遮断は解除される。
【００１１】請求項３にかかる発明は、上記負荷短絡検
出制御手段が、両端間の電位変化により負荷短絡を検知
するとともにコレクタ電流を遮断するスイッチング素子
から構成されている。かかる構成からなるスイッチング
電源装置によれば、上記スイッチング素子は、負荷短絡
が起こると、両端間に電位変化を生じて上記トランジス
タのコレクタ電流を遮断する。ここで、上記スイッチン
グ素子としては、上述のように両端間の電位変化により
負荷短絡を検知してコレクタ電流を遮断することができ
れば、ダイオードで構成したり、各種のトランジスタで
構成することができる。
出制御手段が、両端間の電位変化により負荷短絡を検知
するとともにコレクタ電流を遮断するスイッチング素子
から構成されている。かかる構成からなるスイッチング
電源装置によれば、上記スイッチング素子は、負荷短絡
が起こると、両端間に電位変化を生じて上記トランジス
タのコレクタ電流を遮断する。ここで、上記スイッチン
グ素子としては、上述のように両端間の電位変化により
負荷短絡を検知してコレクタ電流を遮断することができ
れば、ダイオードで構成したり、各種のトランジスタで
構成することができる。
【００１２】
【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図１は、本発明の一実施形態にか
かるスイッチング電源装置を回路図により示している。
同図によると、スイッチング電源装置は、主スイッチン
グトランジスタ回路１０と、負荷過大電流制限手段とし
ての負荷過大電流制限回路２０と、負荷短絡検出制御手
段としての負荷短絡検出制御回路３０と、電源供給端子
４０と、負荷端子５０とから構成され、主スイッチング
トランジスタ回路１０内のトランジスタを過電流による
破損から保護しつつ、ＤＣ−ＤＣ昇圧回路を構成してい
る。
実施形態を説明する。図１は、本発明の一実施形態にか
かるスイッチング電源装置を回路図により示している。
同図によると、スイッチング電源装置は、主スイッチン
グトランジスタ回路１０と、負荷過大電流制限手段とし
ての負荷過大電流制限回路２０と、負荷短絡検出制御手
段としての負荷短絡検出制御回路３０と、電源供給端子
４０と、負荷端子５０とから構成され、主スイッチング
トランジスタ回路１０内のトランジスタを過電流による
破損から保護しつつ、ＤＣ−ＤＣ昇圧回路を構成してい
る。
【００１３】主スイッチングトランジスタ回路１０は、
トランジスタ１１,１２等によりプッシュプル増幅回路
を構成しており、入力されるクロックパルスに基づいて
オン・オフを繰り返している。負荷過大電流制限回路２
０は、抵抗器Ｒp２１と、トランジスタ２２等から構成
されており、トランジスタ１１に流れる電流Ｉcによっ
て抵抗器Ｒp２１における電圧降下がほぼ０．７Ｖに達
すると、同トランジスタ２２のコレクタ・エミッタ間に
電流が流れ、トランジスタ１１のベース電流をバイパス
する。
トランジスタ１１,１２等によりプッシュプル増幅回路
を構成しており、入力されるクロックパルスに基づいて
オン・オフを繰り返している。負荷過大電流制限回路２
０は、抵抗器Ｒp２１と、トランジスタ２２等から構成
されており、トランジスタ１１に流れる電流Ｉcによっ
て抵抗器Ｒp２１における電圧降下がほぼ０．７Ｖに達
すると、同トランジスタ２２のコレクタ・エミッタ間に
電流が流れ、トランジスタ１１のベース電流をバイパス
する。
【００１４】このとき、トランジスタ１１とトランジス
タ２２との間でフィードバツク・ループが形成されて定
電流動作を維持するので、トランジスタ１１のコレクタ
電流は負荷電流が増大しても所定値に制限されてコレク
タ損失を定格値以内に抑えることとなる。
タ２２との間でフィードバツク・ループが形成されて定
電流動作を維持するので、トランジスタ１１のコレクタ
電流は負荷電流が増大しても所定値に制限されてコレク
タ損失を定格値以内に抑えることとなる。
【００１５】負荷短絡検出制御手段としての負荷短絡検
出制御回路３０は、アノード側をトランジスタ２２のベ
ース側に接続するとともに、カソード側を負荷端子５０
に接続したダイオート３１等から構成され、負荷短絡が
生じたときにはトランジスタ１１,１２のコレクタ電流
を遮断する。
出制御回路３０は、アノード側をトランジスタ２２のベ
ース側に接続するとともに、カソード側を負荷端子５０
に接続したダイオート３１等から構成され、負荷短絡が
生じたときにはトランジスタ１１,１２のコレクタ電流
を遮断する。
【００１６】すなわち、正常時にはダイオート３１のカ
ソード側の電位がアノード側電位より十分高いため、ダ
イオート３１はオフ状態にあるが、負荷短絡時にはダイ
オート３１のカソード側が接地されてダイオート３１が
オンとなる。すると、トランジスタ２２もオンとなって
トランジスタ１１のベース電流が電源供給端子４０へバ
イパスされ、トランジスタ１１，１２のコレクタ電流が
遮断状態を維持する。したがって、トランジスタ１１，
１２の破損を防止できる。なお、上記負荷短絡が解除さ
れるとトランジスタ１１，１２のコレクタ電流遮断状態
は解除され、正常動作に復帰する。
ソード側の電位がアノード側電位より十分高いため、ダ
イオート３１はオフ状態にあるが、負荷短絡時にはダイ
オート３１のカソード側が接地されてダイオート３１が
オンとなる。すると、トランジスタ２２もオンとなって
トランジスタ１１のベース電流が電源供給端子４０へバ
イパスされ、トランジスタ１１，１２のコレクタ電流が
遮断状態を維持する。したがって、トランジスタ１１，
１２の破損を防止できる。なお、上記負荷短絡が解除さ
れるとトランジスタ１１，１２のコレクタ電流遮断状態
は解除され、正常動作に復帰する。
【００１７】電源供給端子４０は、負荷過大電流制限回
路２０を介して主スイッチングトランジスタ回路１０に
接続され、上記入力されたクロックパルスの増幅に必要
な電力を供給している。負荷端子５０と主スイッチング
トランジスタ回路１０の増幅出力との間には、ダイオー
ドポンプ回路６０と三端子レギュレータ７０とが介在さ
れ、これによってＶccの約二倍の直流出力電圧が得られ
るようになっている。
路２０を介して主スイッチングトランジスタ回路１０に
接続され、上記入力されたクロックパルスの増幅に必要
な電力を供給している。負荷端子５０と主スイッチング
トランジスタ回路１０の増幅出力との間には、ダイオー
ドポンプ回路６０と三端子レギュレータ７０とが介在さ
れ、これによってＶccの約二倍の直流出力電圧が得られ
るようになっている。
【００１８】ここで、図２に示される波形図に基づいて
上記スイッチング電源装置における正常時の波形と過大
負荷がかかったときの波形とを比較することにより、過
大負荷時における上記トランジスタ１１，１２のコレク
タ損失について説明する。通常時には、信号源として図
２（Ａ）に示される任意のデューティサイクルのクロッ
クパルスＴ１が入力されると、主スイッチングトランジ
スタ回路１０によりプッシュプル増幅され、図２（Ｂ）
に示されるようなＴ１クロックパルスを反転させた形で
出力パルスＴ２を出力する。したがって、正常時におけ
る上記出力パルスＴ２の振幅は、ＶCC電圧からトランジ
スタ１１，１２のコレクタ・エミッタ間飽和電圧ＶCE１
１およびＶCE１２を差し引いた値Ｖpとなる。
上記スイッチング電源装置における正常時の波形と過大
負荷がかかったときの波形とを比較することにより、過
大負荷時における上記トランジスタ１１，１２のコレク
タ損失について説明する。通常時には、信号源として図
２（Ａ）に示される任意のデューティサイクルのクロッ
クパルスＴ１が入力されると、主スイッチングトランジ
スタ回路１０によりプッシュプル増幅され、図２（Ｂ）
に示されるようなＴ１クロックパルスを反転させた形で
出力パルスＴ２を出力する。したがって、正常時におけ
る上記出力パルスＴ２の振幅は、ＶCC電圧からトランジ
スタ１１，１２のコレクタ・エミッタ間飽和電圧ＶCE１
１およびＶCE１２を差し引いた値Ｖpとなる。
【００１９】この出力パルスＴ２がダイオードポンプ回
路６０に入力されると、電源供給端子４０の電圧Ｖccの
ほぼ二倍の直流出力電圧がコンデンサ６１の両端に得ら
れる。そして、図２（Ｃ）の波形図に示す通り、出力パ
ルスＴ２をＶccに上乗せして整流、平滑して、Ｖccのほ
ぼ二倍の直流出力電圧を得ることができる。
路６０に入力されると、電源供給端子４０の電圧Ｖccの
ほぼ二倍の直流出力電圧がコンデンサ６１の両端に得ら
れる。そして、図２（Ｃ）の波形図に示す通り、出力パ
ルスＴ２をＶccに上乗せして整流、平滑して、Ｖccのほ
ぼ二倍の直流出力電圧を得ることができる。
【００２０】一方、図２（Ｄ）の波形図に示されるＶCE
１１’，ＶCE１２’は、上記主スイッチングトランジス
タ回路１０における負荷が過大負荷となった場合のトラ
ンジスタ１１，１２の各コレクタ・エミッタ間電圧を示
しており、上記負荷過大電流制限回路２０を設けない場
合には、このように図２（Ｂ）の正常時におけるトラン
ジスタ１１，１２の各コレクタ・エミッタ間電圧ＶCE１
１，ＶCE１２と比較してＶCE間電圧が大きくなってコレ
クタ損失を生じることとなる。
１１’，ＶCE１２’は、上記主スイッチングトランジス
タ回路１０における負荷が過大負荷となった場合のトラ
ンジスタ１１，１２の各コレクタ・エミッタ間電圧を示
しており、上記負荷過大電流制限回路２０を設けない場
合には、このように図２（Ｂ）の正常時におけるトラン
ジスタ１１，１２の各コレクタ・エミッタ間電圧ＶCE１
１，ＶCE１２と比較してＶCE間電圧が大きくなってコレ
クタ損失を生じることとなる。
【００２１】しかし、本実施形態においては、負荷過大
電流制限回路２０によって主スイッチングトランジスタ
回路１０を流れるコレクタ電流を制限することから、上
記ＶCE間電圧が所定の値に制限されてトランジスタ１
１，１２の各コレクタ損失を定格値以内に抑えることが
できる。
電流制限回路２０によって主スイッチングトランジスタ
回路１０を流れるコレクタ電流を制限することから、上
記ＶCE間電圧が所定の値に制限されてトランジスタ１
１，１２の各コレクタ損失を定格値以内に抑えることが
できる。
【００２２】次に、上記スイッチング電源装置の動作を
説明する。主スイッチングトランジスタ回路１０を構成
するトランジスタ１１のコレクタ電流が増大すると、同
電流の増大に伴って生じる抵抗器Ｒpの電圧降下をトラ
ンジスタ２２が検知する。同電圧降下が概略０．７Ｖに
達するとトランジスタ２２のコレクタ・エミッタ間に電
流が流れてトランジスタ１１のベース電流をバイパスす
る。したがって、トランジスタ１１のコレクタ電流を遮
断してトランジスタ１１を過電流から保護することがで
きる。
説明する。主スイッチングトランジスタ回路１０を構成
するトランジスタ１１のコレクタ電流が増大すると、同
電流の増大に伴って生じる抵抗器Ｒpの電圧降下をトラ
ンジスタ２２が検知する。同電圧降下が概略０．７Ｖに
達するとトランジスタ２２のコレクタ・エミッタ間に電
流が流れてトランジスタ１１のベース電流をバイパスす
る。したがって、トランジスタ１１のコレクタ電流を遮
断してトランジスタ１１を過電流から保護することがで
きる。
【００２３】一方、負荷短絡じた場合には、ダイオード
３１のカソード側が接地されることにより同ダイオード
３１がオンとなり、上記トランジスタ１１のコレクタ電
流が遮断されるので、トランジスタ１１の破損を防止で
きる。このように、主スイッチングトランジスタ回路１
０を構成するトランジスタ１１のコレクタ電流が増大し
たことを検知すると、トランジスタ２２が直ちにトラン
ジスタ１１のベース電流をバイパスしてトランジスタ１
１のコレクタ電流を遮断するため、トランジスタ１１を
過電流による破損から保護できるし、負荷短絡が生じた
ときには、ダイオード３１をオンにすることによりトラ
ンジスタ１１のコレクタ電流を遮断してトランジスタ１
１の破損を防止することができるため、トランジスタ１
１に過電流が流れなくなり、同トランジスタの容量に余
裕を持たせる必要もなくなって、機器の小型化が可能と
なる。
３１のカソード側が接地されることにより同ダイオード
３１がオンとなり、上記トランジスタ１１のコレクタ電
流が遮断されるので、トランジスタ１１の破損を防止で
きる。このように、主スイッチングトランジスタ回路１
０を構成するトランジスタ１１のコレクタ電流が増大し
たことを検知すると、トランジスタ２２が直ちにトラン
ジスタ１１のベース電流をバイパスしてトランジスタ１
１のコレクタ電流を遮断するため、トランジスタ１１を
過電流による破損から保護できるし、負荷短絡が生じた
ときには、ダイオード３１をオンにすることによりトラ
ンジスタ１１のコレクタ電流を遮断してトランジスタ１
１の破損を防止することができるため、トランジスタ１
１に過電流が流れなくなり、同トランジスタの容量に余
裕を持たせる必要もなくなって、機器の小型化が可能と
なる。
【００２４】
【発明の効果】以上説明したように本発明は、プッシュ
プルトランジスタ電力増幅器を構成するトランジスタに
過電流が流れないため、同トランジスタの容量に余裕を
持たせる必要がなく、機器の小型化が可能となる。ま
た、請求項２にかかる発明によれば、仮にトランジスタ
に負荷短絡が生じてもトランジスタの破損を免れること
が可能となる。さらに、請求項３にかかる発明によれ
ば、構成が簡易化され、機器の小型化が可能となる。
プルトランジスタ電力増幅器を構成するトランジスタに
過電流が流れないため、同トランジスタの容量に余裕を
持たせる必要がなく、機器の小型化が可能となる。ま
た、請求項２にかかる発明によれば、仮にトランジスタ
に負荷短絡が生じてもトランジスタの破損を免れること
が可能となる。さらに、請求項３にかかる発明によれ
ば、構成が簡易化され、機器の小型化が可能となる。
【図１】本発明の一実施形態にかかるスイッチング電源
装置の回路図である。
装置の回路図である。
【図２】クロックパルスの増幅過程における波形変化を
示す波形図である。
示す波形図である。
【図３】従来のスイッチング電源装置の回路図である。
１０ 主スイッチングトランジスタ回路 １１，１２ トランジスタ ２０ 負荷過大電流制限回路 ２１ 抵抗器 ２２ トランジスタ ３０ 負荷短絡検出制御回路 ３１ ダイオード ４０ 電源供給端子 ５０ 負荷端子 ６０ ダイオードポンプ回路 ６１ ダイオード ７０ 三端子レギュレータ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70
Claims (3)
- 【請求項１】 プッシュプルトランジスタ電力増幅器
と、この プッシュプルトランジスタ電力増幅器を構成する一
方のトランジスタにおけるコレクタ電流の増大を検知す
るとともに、上記コレクタ電流が所定値となったときに
ベース電流をバイパスさせるスイッチング素子とを有す
ることを特徴とするスイッチング電源装置。 - 【請求項２】 上記プッシュプルトランジスタ増幅器に
おけるトランジスタの負荷短絡時に、コレクタ電流を遮
断する負荷短絡検出制御手段を有することを特徴とする
請求項１記載のスイッチング電源装置。 - 【請求項３】 上記負荷短絡検出制御手段が、両端間の
電位変化により負荷短絡を検知するとともに、コレクタ
電流を遮断するスイッチング素子から構成されることを
特徴とする請求項２記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8341536A JP3052865B2 (ja) | 1996-12-20 | 1996-12-20 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8341536A JP3052865B2 (ja) | 1996-12-20 | 1996-12-20 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190425A JPH10190425A (ja) | 1998-07-21 |
| JP3052865B2 true JP3052865B2 (ja) | 2000-06-19 |
Family
ID=18346835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8341536A Expired - Lifetime JP3052865B2 (ja) | 1996-12-20 | 1996-12-20 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052865B2 (ja) |
-
1996
- 1996-12-20 JP JP8341536A patent/JP3052865B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10190425A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5018041A (en) | Circuit for internal current limiting in a fast high side power switch | |
| US4992683A (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| EP0190925B1 (en) | A protection circuit for an insulated gate bipolar transistor | |
| US7199636B2 (en) | Active diode | |
| US7106031B2 (en) | Electric power supply apparatus having input switching circuit | |
| US20050180236A1 (en) | Precharge circuit for DC/DC boost converter startup | |
| JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
| JPH06338776A (ja) | 立上り区間消去回路 | |
| JP3444468B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US5838524A (en) | Current limit circuit for inhibiting voltage overshoot | |
| JP3052865B2 (ja) | スイッチング電源装置 | |
| JPH11195971A (ja) | パワーデバイスの駆動回路 | |
| JP3477566B2 (ja) | 過電流保護機能を有するゲート駆動回路 | |
| KR100200533B1 (ko) | 과전류 제어용 달링턴 증폭회로 | |
| JP3155342B2 (ja) | 突入電流抑制回路 | |
| JP3596415B2 (ja) | 誘導性負荷駆動回路 | |
| JP3811737B2 (ja) | パルス出力段の制御回路装置 | |
| JPH11299223A (ja) | スイッチング電源装置 | |
| JP3008484B2 (ja) | 保護回路 | |
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| JPH0554729B2 (ja) | ||
| JP2729057B2 (ja) | 電力増幅装置 | |
| JP2911767B2 (ja) | スイッチング素子の駆動回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 |