JP2858407B2 - Ｐｗｍ型ｄｃ−ｄｃコンバータ - Google Patents
Ｐｗｍ型ｄｃ−ｄｃコンバータInfo
- Publication number
- JP2858407B2 JP2858407B2 JP5076593A JP5076593A JP2858407B2 JP 2858407 B2 JP2858407 B2 JP 2858407B2 JP 5076593 A JP5076593 A JP 5076593A JP 5076593 A JP5076593 A JP 5076593A JP 2858407 B2 JP2858407 B2 JP 2858407B2
- Authority
- JP
- Japan
- Prior art keywords
- main
- switching element
- auxiliary
- transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【産業上の利用分野】本発明は、ＰＷＭ（パルス幅変
調）型ＤＣ−ＤＣコンバータ、特に降圧形のＰＷＭ型Ｄ
Ｃ−ＤＣコンバータに関するものである。
調）型ＤＣ−ＤＣコンバータ、特に降圧形のＰＷＭ型Ｄ
Ｃ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】スイッチング素子のオン・オフ期間の比
率を制御する方式のＰＷＭ（パルス幅変調）型ＤＣ−Ｄ
Ｃコンバータ、所謂チョッパ回路は従来から電子機器等
の電源回路等に広く使用されている。図３に示す従来の
ＰＷＭ型ＤＣ−ＤＣコンバータは、コレクタ端子が直流
電源１に接続された主スイッチング素子としての主トラ
ンジスタ２と、主トランジスタ２のエミッタ端子及び直
流電源１の間に接続された主還流用ダイオード３と、主
還流用ダイオード３の両端に接続された平滑リアクトル
４及び平滑コンデンサ５から成る平滑回路と、平滑回路
の平滑コンデンサ５の両端に接続された負荷６と、平滑
回路の出力電圧を検出して主トランジスタ２のベース端
子に制御パルス信号を付与する制御回路７とを備えてい
る。このＰＷＭ型ＤＣ−ＤＣコンバータでは、平滑回路
の出力電圧の変動に比例して主トランジスタ２のベース
端子に付与する制御パルス信号の時間幅を変化させるこ
とにより、主トランジスタ２のターンオン期間を制御
し、負荷６に供給される電力の安定化を図っている。
率を制御する方式のＰＷＭ（パルス幅変調）型ＤＣ−Ｄ
Ｃコンバータ、所謂チョッパ回路は従来から電子機器等
の電源回路等に広く使用されている。図３に示す従来の
ＰＷＭ型ＤＣ−ＤＣコンバータは、コレクタ端子が直流
電源１に接続された主スイッチング素子としての主トラ
ンジスタ２と、主トランジスタ２のエミッタ端子及び直
流電源１の間に接続された主還流用ダイオード３と、主
還流用ダイオード３の両端に接続された平滑リアクトル
４及び平滑コンデンサ５から成る平滑回路と、平滑回路
の平滑コンデンサ５の両端に接続された負荷６と、平滑
回路の出力電圧を検出して主トランジスタ２のベース端
子に制御パルス信号を付与する制御回路７とを備えてい
る。このＰＷＭ型ＤＣ−ＤＣコンバータでは、平滑回路
の出力電圧の変動に比例して主トランジスタ２のベース
端子に付与する制御パルス信号の時間幅を変化させるこ
とにより、主トランジスタ２のターンオン期間を制御
し、負荷６に供給される電力の安定化を図っている。
【０００３】
【発明が解決しようとする課題】ところで、図３のＰＷ
Ｍ型ＤＣ−ＤＣコンバータでは、主トランジスタ２のオ
ン・オフ動作時に、主トランジスタ２のコレクタ−エミ
ッタ間電圧波形と主トランジスタ２のコレクタ電流波形
との重なりによる大きなスイッチング損失が発生する欠
点があった。また、主トランジスタ２のオン・オフ動作
時における電圧及び電流波形の立上り時にスパイク状の
サージ電圧及び電流が発生する欠点があった。
Ｍ型ＤＣ−ＤＣコンバータでは、主トランジスタ２のオ
ン・オフ動作時に、主トランジスタ２のコレクタ−エミ
ッタ間電圧波形と主トランジスタ２のコレクタ電流波形
との重なりによる大きなスイッチング損失が発生する欠
点があった。また、主トランジスタ２のオン・オフ動作
時における電圧及び電流波形の立上り時にスパイク状の
サージ電圧及び電流が発生する欠点があった。
【０００４】そこで、本発明はスイッチング損失やサー
ジ電圧及び電流等を低減できるＰＷＭ型ＤＣ−ＤＣコン
バータを提供することを目的とする。
ジ電圧及び電流等を低減できるＰＷＭ型ＤＣ−ＤＣコン
バータを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるＰＷＭ型Ｄ
Ｃ−ＤＣコンバータは、一方の主端子が直流電源に接続
された主スイッチング素子と、該主スイッチング素子に
並列に接続された共振用コンデンサと、該共振用コンデ
ンサと並列に接続された補助スイッチング素子及び共振
用リアクトルの直列回路と、該直列回路の接続点と前記
直流電源との間に接続された補助還流用整流素子と、前
記主スイッチング素子の他方の主端子及び前記直流電源
の間に接続された主還流用整流素子と、該主還流用整流
素子の両端に接続されたリアクトル及びコンデンサを含
む平滑回路と、該平滑回路に接続された負荷と、前記平
滑回路の出力電圧を検出して前記主スイッチング素子の
制御端子に主制御パルス信号を付与する前に前記補助ス
イッチング素子の制御端子に補助制御パルス信号を付与
する制御回路とを備えている。
Ｃ−ＤＣコンバータは、一方の主端子が直流電源に接続
された主スイッチング素子と、該主スイッチング素子に
並列に接続された共振用コンデンサと、該共振用コンデ
ンサと並列に接続された補助スイッチング素子及び共振
用リアクトルの直列回路と、該直列回路の接続点と前記
直流電源との間に接続された補助還流用整流素子と、前
記主スイッチング素子の他方の主端子及び前記直流電源
の間に接続された主還流用整流素子と、該主還流用整流
素子の両端に接続されたリアクトル及びコンデンサを含
む平滑回路と、該平滑回路に接続された負荷と、前記平
滑回路の出力電圧を検出して前記主スイッチング素子の
制御端子に主制御パルス信号を付与する前に前記補助ス
イッチング素子の制御端子に補助制御パルス信号を付与
する制御回路とを備えている。
【０００６】
【作用】主スイッチング素子をオンした状態で負荷に電
流を流している時に主スイッチング素子をオフ状態に切
替えると、負荷電流が主スイッチング素子から共振用コ
ンデンサに転流して共振用コンデンサが電源電圧まで充
電され、共振用コンデンサの両端の電圧、即ち主スイッ
チング素子の両端の電圧が０Ｖから緩やかに上昇する。
これにより、主スイッチング素子のオン状態からオフ状
態への切替時のスイッチング損失を低減することができ
る。また、主スイッチング素子の制御端子に主制御パル
ス信号を付与して主スイッチング素子をオン状態にする
前に、補助スイッチング素子の制御端子に補助制御パル
ス信号を付与して補助スイッチング素子をオン状態にす
ると、共振用コンデンサ及び共振用リアクトルに共振電
流が流れ、共振用コンデンサの両端の電圧、即ち主スイ
ッチング素子の両端の電圧が緩やかに降下する。そして
この電圧が０Ｖになった時、主スイッチング素子をオン
状態にしかつ補助スイッチング素子をオフ状態にするこ
とにより、主スイッチング素子のオフ状態からオン状態
への切替時のスイッチング損失を低減することができ
る。以上により、主スイッチング素子のオン・オフ動作
時のスイッチング損失を低減することができる。また、
主スイッチング素子のオン・オフ切替時に発生するスパ
イク状のサージ電圧及び電流は共振用コンデンサ及び共
振用リアクトルにより吸収されるから、主スイッチング
素子のオン・オフ動作時のサージ電圧及び電流を低減す
ることができる。
流を流している時に主スイッチング素子をオフ状態に切
替えると、負荷電流が主スイッチング素子から共振用コ
ンデンサに転流して共振用コンデンサが電源電圧まで充
電され、共振用コンデンサの両端の電圧、即ち主スイッ
チング素子の両端の電圧が０Ｖから緩やかに上昇する。
これにより、主スイッチング素子のオン状態からオフ状
態への切替時のスイッチング損失を低減することができ
る。また、主スイッチング素子の制御端子に主制御パル
ス信号を付与して主スイッチング素子をオン状態にする
前に、補助スイッチング素子の制御端子に補助制御パル
ス信号を付与して補助スイッチング素子をオン状態にす
ると、共振用コンデンサ及び共振用リアクトルに共振電
流が流れ、共振用コンデンサの両端の電圧、即ち主スイ
ッチング素子の両端の電圧が緩やかに降下する。そして
この電圧が０Ｖになった時、主スイッチング素子をオン
状態にしかつ補助スイッチング素子をオフ状態にするこ
とにより、主スイッチング素子のオフ状態からオン状態
への切替時のスイッチング損失を低減することができ
る。以上により、主スイッチング素子のオン・オフ動作
時のスイッチング損失を低減することができる。また、
主スイッチング素子のオン・オフ切替時に発生するスパ
イク状のサージ電圧及び電流は共振用コンデンサ及び共
振用リアクトルにより吸収されるから、主スイッチング
素子のオン・オフ動作時のサージ電圧及び電流を低減す
ることができる。
【０００７】
【実施例】以下、本発明によるＰＷＭ型ＤＣ−ＤＣコン
バータの実施例を図１及び図２に基づいて説明する。但
し、図１では図３に示す箇所と同一の部分には同一の符
号を付し、その説明を省略する。本実施例のＰＷＭ型Ｄ
Ｃ−ＤＣコンバータは、図１に示すように、コレクタ端
子（一方の主端子）が直流電源１に接続された主スイッ
チング素子としての主トランジスタ２と、主トランジス
タ２に並列に接続された共振用コンデンサ８と、共振用
コンデンサ８と並列に接続された補助トランジスタ９及
び共振用リアクトル１０の直列回路と、補助トランジス
タ９及び共振用リアクトル１０の直列回路の接続点と直
流電源１との間に接続された補助還流用ダイオード（補
助還流用整流素子）１１と、主トランジスタ２のエミッ
タ端子（他方の主端子）及び直流電源１の間に接続され
た主還流用ダイオード（主還流用整流素子）３と、主還
流用ダイオード３の両端に接続された平滑リアクトル４
及び平滑コンデンサ５から成る平滑回路と、平滑回路の
平滑コンデンサ５の両端に接続された負荷６と、平滑回
路の出力電圧を検出して主トランジスタ２のベース端子
に主制御パルス信号を付与する前に補助トランジスタ９
のベース端子に補助制御パルス信号を付与する制御回路
７とを備えている。本実施例では、更に主トランジスタ
２と並列に逆バイアス用ダイオード１２が接続されてい
る。また、主トランジスタ２及び補助トランジスタ９に
は、本実施例では接合型パワートランジスタを使用して
いる。特に図示はしないが、制御回路７は、一定周期の
三角波電圧を発生する発振回路部と、基準電圧に対する
平滑回路の出力電圧の誤差電圧を演算増幅する誤差増幅
回路部と、誤差増幅回路部の誤差出力電圧及び発振回路
部の三角波電圧を比較する比較回路部と、比較回路部の
出力電圧に比例した時間幅の主制御パルス信号を発生し
て主トランジスタ２のベース端子に付与する主制御パル
ス発生回路部と、主制御パルス発生回路部の主制御パル
ス信号が立ち上がる前に補助トランジスタ９のベース端
子に付与する一定時間幅の補助制御パルス信号を発生す
る補助制御パルス発生回路部とを含む。補助制御パルス
発生回路部から発生する補助制御パルス信号の時間幅は
主トランジスタ２のオフ時間より極めて小さい。
バータの実施例を図１及び図２に基づいて説明する。但
し、図１では図３に示す箇所と同一の部分には同一の符
号を付し、その説明を省略する。本実施例のＰＷＭ型Ｄ
Ｃ−ＤＣコンバータは、図１に示すように、コレクタ端
子（一方の主端子）が直流電源１に接続された主スイッ
チング素子としての主トランジスタ２と、主トランジス
タ２に並列に接続された共振用コンデンサ８と、共振用
コンデンサ８と並列に接続された補助トランジスタ９及
び共振用リアクトル１０の直列回路と、補助トランジス
タ９及び共振用リアクトル１０の直列回路の接続点と直
流電源１との間に接続された補助還流用ダイオード（補
助還流用整流素子）１１と、主トランジスタ２のエミッ
タ端子（他方の主端子）及び直流電源１の間に接続され
た主還流用ダイオード（主還流用整流素子）３と、主還
流用ダイオード３の両端に接続された平滑リアクトル４
及び平滑コンデンサ５から成る平滑回路と、平滑回路の
平滑コンデンサ５の両端に接続された負荷６と、平滑回
路の出力電圧を検出して主トランジスタ２のベース端子
に主制御パルス信号を付与する前に補助トランジスタ９
のベース端子に補助制御パルス信号を付与する制御回路
７とを備えている。本実施例では、更に主トランジスタ
２と並列に逆バイアス用ダイオード１２が接続されてい
る。また、主トランジスタ２及び補助トランジスタ９に
は、本実施例では接合型パワートランジスタを使用して
いる。特に図示はしないが、制御回路７は、一定周期の
三角波電圧を発生する発振回路部と、基準電圧に対する
平滑回路の出力電圧の誤差電圧を演算増幅する誤差増幅
回路部と、誤差増幅回路部の誤差出力電圧及び発振回路
部の三角波電圧を比較する比較回路部と、比較回路部の
出力電圧に比例した時間幅の主制御パルス信号を発生し
て主トランジスタ２のベース端子に付与する主制御パル
ス発生回路部と、主制御パルス発生回路部の主制御パル
ス信号が立ち上がる前に補助トランジスタ９のベース端
子に付与する一定時間幅の補助制御パルス信号を発生す
る補助制御パルス発生回路部とを含む。補助制御パルス
発生回路部から発生する補助制御パルス信号の時間幅は
主トランジスタ２のオフ時間より極めて小さい。
【０００８】上記の構成において、図２(Ａ)に示すよう
に制御回路７から主トランジスタ２のベース端子に付与
された主制御パルス信号電圧ＶB1が高レベルから低レベ
ルになり、主トランジスタ２がオン状態からオフ状態に
なると、図２(Ｃ)及び(Ｅ)に示すように主トランジスタ
２に流れていた電流ＩTR1、即ち負荷６の電流Ｉが共振
用コンデンサ８へ転流する（ＩCS）。このとき、図２
(Ｆ)に示すように共振用コンデンサ８が直流電源１の電
圧Ｅまで充電され、共振用コンデンサ８の両端の電圧Ｖ
CS、即ち主トランジスタ２の両端の電圧ＶTR1が直線的
に上昇する。共振用コンデンサ８が直流電源１の電圧Ｅ
まで充電されると、主還流用ダイオード３が順バイアス
となり、図２(Ｅ)及び(Ｄ)に示すように共振用コンデン
サ８の電流ＩCS、即ち負荷６の電流Ｉが主還流用ダイオ
ード３に転流する（ＩD）。このときの共振用コンデン
サ８の両端の電圧ＶCS、即ち主トランジスタ２の両端の
電圧ＶTR1は図２(Ｆ)に示すように直流電源１の電圧Ｅ
に等しい。
に制御回路７から主トランジスタ２のベース端子に付与
された主制御パルス信号電圧ＶB1が高レベルから低レベ
ルになり、主トランジスタ２がオン状態からオフ状態に
なると、図２(Ｃ)及び(Ｅ)に示すように主トランジスタ
２に流れていた電流ＩTR1、即ち負荷６の電流Ｉが共振
用コンデンサ８へ転流する（ＩCS）。このとき、図２
(Ｆ)に示すように共振用コンデンサ８が直流電源１の電
圧Ｅまで充電され、共振用コンデンサ８の両端の電圧Ｖ
CS、即ち主トランジスタ２の両端の電圧ＶTR1が直線的
に上昇する。共振用コンデンサ８が直流電源１の電圧Ｅ
まで充電されると、主還流用ダイオード３が順バイアス
となり、図２(Ｅ)及び(Ｄ)に示すように共振用コンデン
サ８の電流ＩCS、即ち負荷６の電流Ｉが主還流用ダイオ
ード３に転流する（ＩD）。このときの共振用コンデン
サ８の両端の電圧ＶCS、即ち主トランジスタ２の両端の
電圧ＶTR1は図２(Ｆ)に示すように直流電源１の電圧Ｅ
に等しい。
【０００９】図２(Ｂ)に示すように制御回路７から補助
トランジスタ９のベース端子に付与された補助制御パル
ス信号電圧ＶB2が低レベルから高レベルになり、補助ト
ランジスタ９がオン状態になると、図２(Ｇ)に示すよう
に共振用リアクトル１０に電流ＩLSが流れ始め、負荷６
の電流Ｉに等しくなるまで直線的に増加する。一方、主
還流用ダイオード３に流れていた電流ＩDは図２(Ｄ)に
示すように直線的に減少し、共振用リアクトル１０の電
流ＩLSが負荷６の電流Ｉに等しくなると主還流用ダイオ
ード３には電流が流れなくなる。主還流用ダイオード３
に電流が流れなくなると、図２(Ｅ)及び(Ｇ)に示すよう
に共振用コンデンサ８及び共振用リアクトル１０に共振
電流が流れる。このとき、共振用コンデンサ８の両端の
電圧ＶCS、即ち主トランジスタ２の両端の電圧ＶTR1は
図２(Ｆ)に示すように共振作用により余弦関数的に降下
する。そして、この電圧ＶTR1が０Ｖとなるとき、制御
回路７は図２(Ａ)及び(Ｂ)に示すように主トランジスタ
２のベース端子に付与する主制御パルス信号電圧ＶB1を
低レベルから高レベルにして主トランジスタ２をオフ状
態からオン状態にすると同時に、補助トランジスタ９の
ベース端子に付与する補助制御パルス信号電圧ＶB2を高
レベルから低レベルにして補助トランジスタ９をオン状
態からオフ状態にする。このときの共振用リアクトル１
０の電流ＩLSは図２(Ｇ)に示すように共振電流のピーク
値と負荷６の電流Ｉとの和に略等しい。主トランジスタ
２がオン状態になると、共振用リアクトル１０に蓄積さ
れたエネルギが放出され、共振用リアクトル１０の電流
ＩLSが共振用リアクトル１０、逆バイアス用ダイオード
１２、直流電源１及び補助還流用ダイオード１１の経路
で流れ、図２(Ｇ)に示すように負荷６の電流Ｉに等しく
なるまで直線的に減少する。このとき、主トランジスタ
２は逆バイアス用ダイオード１２により逆バイアスされ
ているので、図２(Ｃ)に示すように主トランジスタ２に
電流ＩTR1は流れない。共振用リアクトル１０の電流Ｉ
LSが負荷６の電流Ｉに等しくなると、図２(Ｃ)に示すよ
うに主トランジスタ２に電流ＩTR1が流れ始め、負荷６
の電流Ｉに等しくなるまで直線的に増加する。一方、共
振用リアクトル１０の電流ＩLSは図２(Ｇ)に示すように
引き続き直線的に減少し、主トランジスタ２の電流Ｉ
TR1が負荷６の電流Ｉに等しくなると共振用リアクトル
１０の電流ＩLSは消滅する。その後は直流電源１より負
荷６へ電力が供給される。
トランジスタ９のベース端子に付与された補助制御パル
ス信号電圧ＶB2が低レベルから高レベルになり、補助ト
ランジスタ９がオン状態になると、図２(Ｇ)に示すよう
に共振用リアクトル１０に電流ＩLSが流れ始め、負荷６
の電流Ｉに等しくなるまで直線的に増加する。一方、主
還流用ダイオード３に流れていた電流ＩDは図２(Ｄ)に
示すように直線的に減少し、共振用リアクトル１０の電
流ＩLSが負荷６の電流Ｉに等しくなると主還流用ダイオ
ード３には電流が流れなくなる。主還流用ダイオード３
に電流が流れなくなると、図２(Ｅ)及び(Ｇ)に示すよう
に共振用コンデンサ８及び共振用リアクトル１０に共振
電流が流れる。このとき、共振用コンデンサ８の両端の
電圧ＶCS、即ち主トランジスタ２の両端の電圧ＶTR1は
図２(Ｆ)に示すように共振作用により余弦関数的に降下
する。そして、この電圧ＶTR1が０Ｖとなるとき、制御
回路７は図２(Ａ)及び(Ｂ)に示すように主トランジスタ
２のベース端子に付与する主制御パルス信号電圧ＶB1を
低レベルから高レベルにして主トランジスタ２をオフ状
態からオン状態にすると同時に、補助トランジスタ９の
ベース端子に付与する補助制御パルス信号電圧ＶB2を高
レベルから低レベルにして補助トランジスタ９をオン状
態からオフ状態にする。このときの共振用リアクトル１
０の電流ＩLSは図２(Ｇ)に示すように共振電流のピーク
値と負荷６の電流Ｉとの和に略等しい。主トランジスタ
２がオン状態になると、共振用リアクトル１０に蓄積さ
れたエネルギが放出され、共振用リアクトル１０の電流
ＩLSが共振用リアクトル１０、逆バイアス用ダイオード
１２、直流電源１及び補助還流用ダイオード１１の経路
で流れ、図２(Ｇ)に示すように負荷６の電流Ｉに等しく
なるまで直線的に減少する。このとき、主トランジスタ
２は逆バイアス用ダイオード１２により逆バイアスされ
ているので、図２(Ｃ)に示すように主トランジスタ２に
電流ＩTR1は流れない。共振用リアクトル１０の電流Ｉ
LSが負荷６の電流Ｉに等しくなると、図２(Ｃ)に示すよ
うに主トランジスタ２に電流ＩTR1が流れ始め、負荷６
の電流Ｉに等しくなるまで直線的に増加する。一方、共
振用リアクトル１０の電流ＩLSは図２(Ｇ)に示すように
引き続き直線的に減少し、主トランジスタ２の電流Ｉ
TR1が負荷６の電流Ｉに等しくなると共振用リアクトル
１０の電流ＩLSは消滅する。その後は直流電源１より負
荷６へ電力が供給される。
【００１０】上記のように、本実施例では主トランジス
タ２のオン状態からオフ状態への切替時に負荷６の電流
を主トランジスタ２から共振用コンデンサ８に転流させ
て共振用コンデンサ８を充電し、主トランジスタ２の両
端の電圧ＶTR1を０Ｖから直線的に上昇させる。また、
主トランジスタ２をオフ状態からオン状態にする前に、
補助トランジスタ９をオン状態にして、共振用コンデン
サ８及び共振用リアクトル１０に共振電流を流し、主ト
ランジスタ２の両端の電圧ＶTR1を余弦関数的に降下さ
せて電圧ＶTR1が０Ｖになった時に主トランジスタ２を
オン状態にしかつ補助トランジスタ９をオフ状態にす
る。以上により、主トランジスタ２のゼロボルトスイッ
チングが達成されるので、主トランジスタ２の電圧波形
（図２(Ｆ)）と電流波形（図２(Ｃ)）との重なりが少な
くなり、主トランジスタ２のターンオン及びターンオフ
時の電力損失、即ちスイッチング損失を低減することが
できる。また、主トランジスタ２のオン・オフ切替時に
発生するスパイク状のサージ電圧及び電流は共振用コン
デンサ８及び共振用リアクトル１０により吸収されるの
で、主トランジスタ２のオン・オフ動作時のサージ電圧
及び電流を低減することができる。
タ２のオン状態からオフ状態への切替時に負荷６の電流
を主トランジスタ２から共振用コンデンサ８に転流させ
て共振用コンデンサ８を充電し、主トランジスタ２の両
端の電圧ＶTR1を０Ｖから直線的に上昇させる。また、
主トランジスタ２をオフ状態からオン状態にする前に、
補助トランジスタ９をオン状態にして、共振用コンデン
サ８及び共振用リアクトル１０に共振電流を流し、主ト
ランジスタ２の両端の電圧ＶTR1を余弦関数的に降下さ
せて電圧ＶTR1が０Ｖになった時に主トランジスタ２を
オン状態にしかつ補助トランジスタ９をオフ状態にす
る。以上により、主トランジスタ２のゼロボルトスイッ
チングが達成されるので、主トランジスタ２の電圧波形
（図２(Ｆ)）と電流波形（図２(Ｃ)）との重なりが少な
くなり、主トランジスタ２のターンオン及びターンオフ
時の電力損失、即ちスイッチング損失を低減することが
できる。また、主トランジスタ２のオン・オフ切替時に
発生するスパイク状のサージ電圧及び電流は共振用コン
デンサ８及び共振用リアクトル１０により吸収されるの
で、主トランジスタ２のオン・オフ動作時のサージ電圧
及び電流を低減することができる。
【００１１】本発明の実施態様は前記の実施例に限定さ
れず変更が可能である。例えば、上記の実施例では主ス
イッチング素子及び補助スイッチング素子として接合型
パワートランジスタを使用した例を示したが、ＦＥＴ
（電界効果トランジスタ）、ＳＣＲ（逆阻止３端子サイ
リスタ）等の他のスイッチング素子を使用してもよい。
また、主スイッチング素子及び補助スイッチング素子は
同種の組合せに限定されない。更に、上記の実施例の逆
バイアス用ダイオード１２は省略してもよい。
れず変更が可能である。例えば、上記の実施例では主ス
イッチング素子及び補助スイッチング素子として接合型
パワートランジスタを使用した例を示したが、ＦＥＴ
（電界効果トランジスタ）、ＳＣＲ（逆阻止３端子サイ
リスタ）等の他のスイッチング素子を使用してもよい。
また、主スイッチング素子及び補助スイッチング素子は
同種の組合せに限定されない。更に、上記の実施例の逆
バイアス用ダイオード１２は省略してもよい。
【００１２】
【発明の効果】以上のように、本発明によれば、主スイ
ッチング素子の電圧波形と電流波形との重なりを少なく
して主スイッチング素子のターンオン及びターンオフ時
の電力損失、即ちスイッチング損失を低減することがで
きる。また、主スイッチング素子のスイッチング動作時
のサージ電圧及びサージ電流を低減することができる。
ッチング素子の電圧波形と電流波形との重なりを少なく
して主スイッチング素子のターンオン及びターンオフ時
の電力損失、即ちスイッチング損失を低減することがで
きる。また、主スイッチング素子のスイッチング動作時
のサージ電圧及びサージ電流を低減することができる。
【図１】 本発明の実施例を示すＰＷＭ型ＤＣ−ＤＣコ
ンバータの電気回路図
ンバータの電気回路図
【図２】 図１の回路の各部の電圧及び電流を示す波形
図
図
【図３】 従来のＰＷＭ型ＤＣ−ＤＣコンバータを示す
電気回路図
電気回路図
【符号の説明】 １．．．直流電源、２．．．主トランジスタ（主スイッ
チング素子）、３．．．主還流用ダイオード（主還流用
整流素子）、４．．．平滑リアクトル、５．．．平滑コ
ンデンサ、６．．．負荷、７．．．制御回路、８．．．
共振用コンデンサ、９．．．補助トランジスタ（補助ス
イッチング素子）、１０．．．共振用リアクトル、１
１．．．補助還流用ダイオード（補助還流用整流素
子）、１２．．．逆バイアス用ダイオード
チング素子）、３．．．主還流用ダイオード（主還流用
整流素子）、４．．．平滑リアクトル、５．．．平滑コ
ンデンサ、６．．．負荷、７．．．制御回路、８．．．
共振用コンデンサ、９．．．補助トランジスタ（補助ス
イッチング素子）、１０．．．共振用リアクトル、１
１．．．補助還流用ダイオード（補助還流用整流素
子）、１２．．．逆バイアス用ダイオード
Claims (1)
- 【請求項１】 一方の主端子が直流電源に接続された主
スイッチング素子と、該主スイッチング素子に並列に接
続された共振用コンデンサと、該共振用コンデンサと並
列に接続された補助スイッチング素子及び共振用リアク
トルの直列回路と、該直列回路の接続点と前記直流電源
との間に接続された補助還流用整流素子と、前記主スイ
ッチング素子の他方の主端子及び前記直流電源の間に接
続された主還流用整流素子と、該主還流用整流素子の両
端に接続されたリアクトル及びコンデンサを含む平滑回
路と、該平滑回路に接続された負荷と、前記平滑回路の
出力電圧を検出して前記主スイッチング素子の制御端子
に主制御パルス信号を付与する前に前記補助スイッチン
グ素子の制御端子に補助制御パルス信号を付与する制御
回路とを備えたことを特徴とするＰＷＭ型ＤＣ−ＤＣコ
ンバータ。 【０００１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076593A JP2858407B2 (ja) | 1993-03-11 | 1993-03-11 | Ｐｗｍ型ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5076593A JP2858407B2 (ja) | 1993-03-11 | 1993-03-11 | Ｐｗｍ型ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06269164A JPH06269164A (ja) | 1994-09-22 |
| JP2858407B2 true JP2858407B2 (ja) | 1999-02-17 |
Family
ID=12867938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5076593A Expired - Fee Related JP2858407B2 (ja) | 1993-03-11 | 1993-03-11 | Ｐｗｍ型ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858407B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3744648B2 (ja) * | 1996-05-31 | 2006-02-15 | 三星電子株式会社 | 部分共振方式の電圧降圧型電源回路 |
| JP6702209B2 (ja) | 2017-01-26 | 2020-05-27 | 株式会社デンソー | 電力変換装置 |
| CN115833579B (zh) * | 2023-02-09 | 2023-05-02 | 中国人民解放军国防科技大学 | 一种斩波器及磁悬浮列车 |
-
1993
- 1993-03-11 JP JP5076593A patent/JP2858407B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06269164A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763235A (en) | DC-DC converter | |
| JPH0956150A (ja) | スイッチング電源装置 | |
| US6909268B2 (en) | Current-mode switching regulator | |
| US4138715A (en) | Resonant switching converter | |
| US5070294A (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
| JP3038701B2 (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP2858407B2 (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP3033085B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP3097519B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP3055121B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JPH06269165A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP3104875B2 (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP3531155B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP3104874B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP3402362B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP2993635B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JPH06269167A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP2858412B2 (ja) | トランス接続型ｄｃ−ｄｃコンバータ | |
| JPH06269166A (ja) | Ｐｗｍ型ｄｃ−ｄｃコンバータ | |
| JP3138998B2 (ja) | トランス絶縁型ｄｃ−ｄｃコンバータ | |
| JP3052254B2 (ja) | 共振型直流電源装置 | |
| JPH0318430B2 (ja) | ||
| JPS5930032B2 (ja) | 定電圧制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |