JP3744648B2 - 部分共振方式の電圧降圧型電源回路 - Google Patents
部分共振方式の電圧降圧型電源回路 Download PDFInfo
- Publication number
- JP3744648B2 JP3744648B2 JP13124897A JP13124897A JP3744648B2 JP 3744648 B2 JP3744648 B2 JP 3744648B2 JP 13124897 A JP13124897 A JP 13124897A JP 13124897 A JP13124897 A JP 13124897A JP 3744648 B2 JP3744648 B2 JP 3744648B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- switching element
- unit
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/342—Active non-dissipative snubbers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は安定化されてない直流電圧をスイッチングさせて降圧し、負荷に安定した作動電圧を供給する電圧降圧型電源回路において、直流電圧をスイッチングするスイッチング素子がオン及びオフになる時、発生する電力損失を改善する部分共振方式の電圧降圧型電源回路に関するものである。
【０００２】
【従来の技術】
コンピューターシステム、モニター及びテレビ受像機等を始めとする各種機器は電源回路を具備して機器の負荷に作動電圧を供給している。上記電源回路が負荷の定格電圧より高い作動電圧を供給する場合には、負荷は過電圧によって損傷を受ける。
【０００３】
そして、上記電源回路が負荷の定格電圧より低い作動電圧を供給する場合には、負荷が正常に作動できず、誤作動をするようになる。だから、負荷には常に安定した定格の作動電圧を供給して作動させることが好ましい。
図１は負荷に安定した定格の作動電圧を供給する電圧降圧型電源回路の一例を示した回路図である。ここで、符号１は入力電圧Vin を直流電圧に出力する直流電圧出力部である。
【０００４】
符号３は後述する制御部５の制御信号によってスイッチング素子が上記直流電圧出力部から出力される直流電圧Ｖ１をスイッチングして降圧し、直流電圧に変換した後、負荷に作動電圧Voutを供給する電圧降圧部である。
符号５は負荷に供給される作動電圧Voutのレベルによって上記電圧降圧部３のスイッチング作動を制御する制御部である。
【０００５】
上記直流電圧出力部１で、入力電圧Vin はブリッジダイオードＢＤ１に印加されるように接続され、上記ブリッジダイオードＢＤ１の出力端子はコンデンサーＣ１に接続される。上記電圧降圧部３で、上記直流電圧出力部１から出力される直流電圧Ｖ１はスイッチング素子として作動する電界効果トランジスタＦＥＴ１のドレーンに印加されるように接続される。
【０００６】
上記電界効果トランジスタＦＥＴ１のソースはフライ・ホイールダイオードＤ１のカソード及びコイルＬ１の一方の端子に接続され、フライ・ホイールダイオードＤ１のアノードは接地される。上記コイルＬ１のもう一方の端子はコンデンサーＣ３に接続され、その接続点で負荷に供給される作動電圧Voutが出力されるように構成される。
【０００７】
上記制御部５は、上記電圧降圧部３から出力されて負荷に供給される作動電圧VoutのレベルによってＰＷＭ（パルス幅変調）信号を出力するＰＷＭ制御器５１と上記ＰＷＭ制御器５１の出力信号によって上記電界効果トランジスタＦＥＴ１をオン及びオフにするスイッチング素子駆動部５３とから構成される。
このように構成された従来の電圧降圧型電源回路では入力電圧Vin が直流電圧出力部１のブリッジダイオードＢＤ１及びコンデンサーＣ１を介して直流電圧Ｖ１として出力される。
【０００８】
上記直流電圧出力部１から出力される直流電圧Ｖ１は電圧降圧部３の電界効果トランジスタＦＥＴ１を介して降圧され、フライ・ホイールダイオードＤ１，コイルＬ１及びコンデンサーＣ１を介して直流電圧に変換された後、負荷に作動電圧Voutとして供給される。そして、上記作動電圧Voutは制御部５のＰＷＭ制御器５１に帰還される。
【０００９】
上記ＰＷＭ制御器５１は電圧降圧部３が出力する作動電圧Voutのレベルによって幅が可変されるＰＷＭ信号を出力する。例えば、電圧降圧部３から出力される作動電圧Voutのレベルがあらかじめ設定された基準電圧より高い場合には、ＰＷＭ制御器５１は幅が狭いＰＷＭ信号を出力する。
そして、電圧降圧部３から出力される作動電圧Voutのレベルがあらかじめ設定された基準電圧より低い場合には、ＰＷＭ制御器５１は幅が広いＰＷＭ信号を出力する。
【００１０】
上記ＰＷＭ制御器５１が出力するＰＷＭ信号はスイッチング素子駆動部５３で上記電圧降圧部３の電界効果トランジスタＦＥＴ１をオンにする充分なレベルに調節された後、電界効果トランジスタＦＥＴ１のゲートに印加される。従って、電界効果トランジスタＦＥＴ１はスイッチング素子駆動部５３の出力信号によってオン及びオフになる。
【００１１】
上記電界効果トランジスタＦＥＴ１がオンになる場合には上記直流電圧出力部１から出力される直流電圧Ｖ１が電界効果トランジスタＦＥＴ１を通過してコイルＬ１に蓄えられ、コンデンサーＣ３によって所定レベルの直流電圧に変換されて負荷に作動電圧Voutとして供給される。この時、フライ・ホイールダイオードＤ１には逆方向電圧が印加され、遮断状態となる。
【００１２】
そして電界効果トランジスタＦＥＴ１がオフになる場合には上記直流電圧出力部１から出力される直流電圧Ｖ１が遮断され、コイルＬ１に逆起電力が発生するため、フライ・ホイールダイオードＤ１には順方向電圧が印加される。
すると、フライ・ホイールダイオードＤ１は導通状態になり、フライ・ホイールダイオードＤ１，コイルＬ１及びコンデンサーＣ３に閉回路が形成されるので、コイルＬ１に蓄えられていた電圧は放電され、所定レベルの作動電圧Voutが出力される。
【００１３】
ここで、電圧降圧部３が出力する作動電圧Voutのレベルは次の式（１）のように上記直流電圧出力部１から出力される直流電圧Ｖ１のレベルと制御部５のＰＷＭ制御器５１から出力されるＰＷＭ信号のデューティレシオによって決定される。
Ｖｏｕｔ＝Ｖ１×ＤＲ ・・・ (1)
ここで、ＤＲはＰＷＭ信号のデューティレシオである。
【００１４】
上記電圧降圧部３から出力される作動電圧Voutのレベルがあらかじめ設定された負荷の定格作動電圧より高い場合には、制御部５のＰＷＭ制御器５１から幅がせまいＰＷＭ信号が出力され、作動電圧Voutは低くなる。
そして、電圧降圧部３から出力される作動電圧Voutのレベルがあらかじめ設定された負荷の定格作動電圧より低い場合には、制御部５のＰＷＭ制御器５１から幅が広いＰＷＭ信号が出力され、作動電圧Voutは高くなる。従って、負荷に供給される作動電圧Voutのレベルによって電圧降圧部３のスイッチング作動が調節され、負荷には常に安定した定格レベルの作動電圧Voutが供給される。
【００１５】
【発明が解決しようとする課題】
上記した従来の電圧降圧型電源回路はスイッチング素子である電界効果トランジスタＦＥＴ１がオン及びオフになる場合、たくさんの電力が損失されるので電源回路の効率が低かった。
そして、電界効果トランジスタＦＥＴ１でたくさんの電力が損失されるにつれてたくさんの熱が発生し、これによって電界効果トランジスタＦＥＴ１を冷却させるための放熱装置または冷却装置が大きくなり、そのため電源回路が大きくなるという問題点があった。
【００１６】
したがって、本発明の目的は直流電圧をスイッチングさせるスイッチング素子がスイッチング作動をする場合に、スイッチング素子に流れる電流を減少させて電力損失を減らす事のできる部分共振方式の電圧降圧型電源回路を提供する事にある。
【００１７】
【課題を解決するための手段】
このような目的を持つ本発明は電源回路の部分共振方式を利用するもので、電圧降圧部の第１スイッチング素子がオン状態からオフ状態になる場合に、直流電圧出力部から出力される直流電圧を共振用コンデンサーに蓄える。
従って、電圧降圧部の第１スイッチング素子がオフ状態になる場合、第１スイッチング素子に流れる電流がないため発生する電力損失は最小になる。そして、電圧降圧部のスイッチング素子がオフ状態からオン状態になる前に上記共振用コンデンサーに充電されている電圧を第２スイッチング素子を介して共振用コイルに流れるようにして共振電流を発生させる。このとき、直流電圧出力部に含まれるコイルと部分共振部の含まれる共振コイルとによりトランスを構成し、トランスにより部分共振部と直流電圧出力部とを結合し、共振用コンデンサーの放電電流を直流電圧出力部に伝達して第１スイッチング素子がオンになる初期に流れる電流がないようにする。
【００１８】
上記発生された共振電流を上記電圧降圧部に伝達し、その共振電流によって電圧降圧部には第１スイッチング素子がオン状態になる場合と同じ方向に電流が流れることによって第１スイッチング素子がオン状態になる場合、電力損失は最小となる。
【００１９】
【発明の実施の形態】
以下、添付された図２ないし図５の図面を参照して本発明を詳細に説明する。
図２は本発明の電圧降圧型電源回路の回路図である。ここで、符号１００は入力電圧Vin を直流電圧Ｖ１１に出力する直流電圧出力部である。
上記直流電圧出力部１００で、入力電圧Vin はブリッジダイオードＢＤ１１に印加されるように接続され、上記ブリッジダイオードＢＤ１１の出力端子はコンデンサーＣ１１に接続される。
【００２０】
符号２００は上記直流電圧出力部１００から出力される直流電圧Ｖ１１を後述する第１スイッチング制御部５００の制御信号によってスイッチングして降圧し、直流電圧に変換して負荷に作動電圧Voutを供給する電圧降圧部である。上記電圧降圧部２００で、上記直流電圧出力部１００から出力される直流電圧Ｖ１１は、第１スイッチング素子として作動する電界効果トランジスタＦＥＴ１１のドレーンに印加されるように接続される。
【００２１】
上記電界効果トランジスタＦＥＴ１１のソースはフライ・ホイールダイオードＤ１１のカソード及びコイルＬ１１の一方の端子に接続され、フライ・ホイールダイオードＤ１１のアノードは接地される。上記コイルＬ１１のもう一方の端子はコンデンサーＣ１３に接続され、その接続点で負荷に供給される作動電圧Voutが出力されるように構成される。
【００２２】
符号３００は後述する第２スイッチング制御部６００の制御信号によって共振されながら上記電界効果トランジスタＦＥＴ１１から発生する電力損失を減らす部分共振部である。上記部分共振部３００で、上記直流電圧出力部１００の出力端子はダイオードＤ１３を介して共振用コンデンサーＣ１５の一方の端子に接続される。
【００２３】
上記共振用コンデンサーＣ１５のもう一方の端子は第２スイッチング素子として作動する電界効果トランジスタＦＥＴ１３のソースに接続され、電界効果トランジスタＦＥＴ１３のドレーンは上記コイルＬ１１とトランスを成す共振用コイルＬ１３の一方の端子に接続され、共振用コイルＬ１３のもう一方の端子は上記ダイオードＤ１３及びコンデンサーＣ１５の接続点にダイオードＤ１５を介して接続される。
【００２４】
符号４００は上記負荷に供給される作動電圧Voutのレベルによって幅が可変されるＰＷＭ信号を出力するＰＷＭ制御器である。
符号５００は上記ＰＷＭ制御器４００が出力するＰＷＭ信号を遅延させ上記電圧降圧部２００の電界効果トランジスタＦＥＴ１１のオン及びオフを制御する第１スイッチング制御部である。
【００２５】
上記第１スイッチング制御部５００は、上記ＰＷＭ制御器４００が出力するＰＷＭ信号を遅延させる時間遅延器５１０と、上記時間遅延器５１０の出力信号のレベルを調節して上記電界効果トランジスタＦＥＴ１１のゲートに印加する第１スイッチング素子駆動部５３０から構成されている。
符号６００は上記ＰＷＭ制御器４００が出力するＰＷＭ信号によって上記部分共振部３００の電界効果トランジスタＦＥＴ１３を制御する第２スイッチング制御部である。上記第２スイッチング制御部６００は、上記ＰＷＭ制御器４００が出力するＰＷＭ信号によってトリガー信号を発生させるトリガー信号発生部６１０と、上記トリガー信号発生部６１０が出力するトリガー信号のレベルを調節して上記電界効果トランジスタＦＥＴ１３のゲートに印加する第２スイッチング素子駆動部６３０とから構成される。
【００２６】
このように構成された本発明で、入力電圧Vin は直流電圧出力部１００のブリッジダイオードＢＤ１１を介してブリッジ整流され、コンデンサーＣ１１で平滑される。従って、入力電圧Vin が直流電圧の場合、入力電圧Vin はブリッジダイオードＢＤ１１及びコンデンサーＣ１１を介してそのまま出力される。
そして、入力電圧Vin が交流電圧の場合には、入力電圧Vin はブリッジダイオードＢＤ１１でブリッジ整流され、コンデンサーＣ１１によって平滑されて直流電圧Ｖ１１に変換された後、出力される。
【００２７】
上記直流電圧Ｖ１１は電圧降圧部２００の電界効果トランジスタＦＥＴ１によってスイッチングされて降圧され、フライ・ホイールダイオードＤ１１，コイルＬ１１及びコンデンサーＣ１１を介して直流電圧に変換された後、負荷に作動電圧Voutとして供給される。
上記負荷に供給される作動電圧VoutはＰＷＭ制御器４００に帰還するものでＰＷＭ制御器４００は作動電圧Voutのレベルによる幅のＰＷＭ信号を出力する事になる。つまり、電圧降圧部２００から出力される作動電圧Voutのレベルがあらかじめ設定された基準電圧より高い場合には、ＰＷＭ制御器４００は幅が狭いＰＷＭ信号を出力する事になる。そして、電圧降圧部２００から出力される作動電圧Voutのレベルがあらかじめ設定された基準電圧より低い場合には、ＰＷＭ制御器４００は幅が広いＰＷＭ信号を出力する事になる。
【００２８】
ここで、ＰＷＭ制御器４００が図３（Ａ）に示されたようにＰＷＭ信号を出力すると仮定する。上記ＰＷＭ制御器４００が出力するＰＷＭ信号は、第１スイッチング制御部５００の時間遅延器５１０で図３（Ｂ）に示されたように所定の時間の間、遅延される。
上記時間遅延器５１０で遅延されたＰＷＭ信号は、第１スイッチング素子駆動部５３０を介してレベルが調節され、電圧降圧部２００の電界効果トランジスタＦＥＴ１１のゲートに印加される。電界効果トランジスタＦＥＴ１１は、上記時間遅延器５１０が遅延されたＰＷＭ信号を出力する間、オンになって、図３（Ｄ）に示すように電流Ｉ１が流れ、上記直流電圧出力部１００から出力される直流電圧Ｖ１１が電界効果トランジスタＦＥＴ１１を通過する。
【００２９】
上記電界効果トランジスタＦＥＴ１１を通過した直流電圧Ｖ１１は、コイルＬ１１に蓄えられ、図３（Ｈ）に示されたようにコイルＬ１１に電流Ｉ５が流れ、コンデンサーＣ１３によって直流電圧に平滑された後、負荷に作動電圧Voutとして供給される。
このような状態で時間ｔ１に時間遅延部５１０から低電位が出力されると電界効果トランジスタＦＥＴ１１はオフになり、電圧出力部１００から出力される直流電圧Ｖ１１は遮断され電流Ｉ１が流れなくなる。
【００３０】
上記電界効果トランジスタＦＥＴ１１がオフになるため、コイルＬ１１には逆起電力が発生し、フライ・ホイールダイオードＤ１１には順方向電圧が印加される。すると、フライ・ホイールダイオードＤ１１は導通状態になり、フライ・ホイールダイオードＤ１１，コイルＬ１１，コンデンサーＣ１３に閉回路が形成されるのでコイルＬ１１に蓄えられていた電圧はコンデンサーＣ１３に放電されながらフライ・ホイールダイオードＤ１１に、図３（Ｇ）に示されたように電流Ｉ２が流れ、上記電流によってコイルＬ１１には図３（Ｈ）に示されたように電流Ｉ５が引き続いて流れ、所定レベルの作動電圧Voutが出力される。
【００３１】
そして、上記電界効果トランジスタＦＥＴ１１がオフになり、フライ・ホイールダイオードＤ１１が導通状態になるにつれ、部分共振部３００の共振用コンデンサーＣ１５及び電界効果トランジスタＦＥＴ１１のソースの接続点電位が低電位になる。すると、共振用コンデンサーＣ１５には図３（Ｅ）に示されたように電流Ｉ３が流れ充電される。
【００３２】
直流電圧出力部１００の出力電圧Ｖ１１が部分共振部３００のダイオードＤ１３を介してコンデンサーＣ１５に充電され、時間ｔ２にコンデンサーＣ１５の充電が完了したら電流Ｉ３が流れなくなる。
だから、電界効果トランジスタＦＥＴ１１がオフになる場合、電界効果トランジスタＦＥＴ１１には電流Ｉ１が流れず、電流Ｉ３が流れてコンデンサーＣ１５に充電されるので電界効果トランジスタＦＥＴ１１での電力損失は最小になる。
【００３３】
このような状態で時間ｔ３にＰＷＭ制御器４００が図３（Ａ）に示されたようにＰＷＭ信号を出力すると、出力されたＰＷＭ信号は、第２スイッチング制御部６００のトリガーパルス信号発生部６１０に入力されるのでトリガーパルス信号発生部６１０は図３（Ｃ）に示されたように所定の幅（ｔ３〜ｔ５）をもつトリガーパルス信号を出力することになる。
【００３４】
上記トリガーパルス信号発生部６１０が出力するトリガーパルス信号は、第２スイッチング素子駆動部６３０でレベルが調節され、部分共振部３００の電界効果トランジスタＦＥＴ１３のゲートに印加される。
すると、時間ｔ３に電界効果トランジスタＦＥＴ１３がオンになり、共振用コンデンサーＣ１５，ダイオードＤ１５，共振用コイルＬ１３及び電界効果トランジスタＦＥＴ１３に閉回路が形成される。
【００３５】
共振用コンデンサーＣ１５の充電電源は図３（Ｅ）に示されたように放電され、ダイオードＤ１５，共振用コイルＬ１３及び電界効果トランジスタＦＥＴ１３に図３（Ｆ）に示されたように共振電流Ｉ４が流れ、共振用コンデンサーＣ１５及び共振用コイルＬ１３は共振する。
上記共振用コイルＬ１３に流れる共振電流Ｉ４は、共振用コイルＬ１３と結合してトランスを成すコイルＬ１１に誘導され逆起電力を発生させ、フライ・ホイールダイオードＤ１１に流れる電流Ｉ２を抑制する。
【００３６】
このような状態で上記ＰＷＭ制御器４００が出力するＰＷＭ信号が時間遅延器５１０で所定時間遅延され時間ｔ４より図３（Ｂ）に示されたようにＰＷＭ信号が出力される。
上記時間遅延器５１０で遅延されたＰＷＭ信号は、第１スイッチング素子駆動部５３０を介して電界効果トランジスタＦＥＴ１１のゲートに印加されるので電界効果トランジスタＦＥＴ１１がオンになる。
【００３７】
ここで、上記のように共振用コイルＬ１３に流れる共振電流Ｉ４によってコイルＬ１１には逆起電力が誘導され、その逆起電力はフライ・ホイールダイオードＤ１１に流れる電流を抑制し、その後、上記電界効果トランジスタＦＥＴ１１はオンになる。
電界効果トランジスタＦＥＴ１１がオンになる場合、電界効果トランジスタＦＥＴ１１に流れる電流Ｉ１は最小になり、これによって電界効果トランジスタＦＥＴ１１での電力損失は最小となる。
【００３８】
すなわち、本発明は電圧降圧部２００の電界効果トランジスタＦＥＴ１１がオフになる場合、共振用コンデンサーＣ１５に電流Ｉ３が流れるようにして充電させ、電界効果トランジスタＦＥＴ１１には電流Ｉ１が流れないようにして、電界効果トランジスタＦＥＴ１１がオフになる時、発生する電力損失が最小になるようにする。
【００３９】
そして、電界効果トランジスタＦＥＴ１１がオンになる前にまず部分共振部３００の電界効果トランジスタＦＥＴ１３をオンにしてフライ・ホイールダイオードＤ１１に流れる電流を抑制し、電界効果トランジスタＦＥＴ１３がオンになった場合、電界効果トランジスタＦＥＴ１１をオフにすることによって電界効果トランジスタＦＥＴ１３がオンになる時、発生する電力損失は最小になる。
【００４０】
一方、図４は、本発明の電圧降圧型電源回路での第１スイッチング制御部及び第２スイッチング制御部の実施例を示した詳細回路図である。
ここに図示されたように上記ＰＷＭ制御器４００は、帰還する作動電圧Voutを受けてＰＷＭ信号を出力するＰＷＭ信号出力部４１０の出力端子にトランスの一次コイルＴ１１が接続される。
【００４１】
上記第１スイッチング制御部５００の時間遅延器５１０は、上記トランスの一次コイルＴ１１の信号の誘導を受ける二次コイルＴ１３に遅延用コンデンサーＣ１７が並列に接続される。
上記第１スイッチング素子駆動部５３０で、上記二次コイルＴ１３及び遅延用コンデンサーＣ１７の一方の接続点は抵抗Ｒ１１及びダイオードＤ１７を順次的に介してトランジスタＱ１１のエミッター、抵抗Ｒ１５の一方の端子及び上記電界効果トランジスタＦＥＴ１１のゲートに接続される。また、上記二次コイルＴ１３及び遅延用コンデンサーＣ１７の一方の接続点は並列に接続された抵抗Ｒ１３及びコンデンサーＣ１９を介してトランジスタＱ１１のベースに接続される。そして、上記二次コイルＴ１３及び遅延用コンデンサーＣ１７のもう一方の接続点は上記トランジスタＱ１１のコレクタ及び抵抗Ｒ１５のもう一方の端子と、上記電界効果トランジスタＦＥＴ１１，ＦＥＴ１３のソース、共振用コンデンサーＣ１５及びフライ・ホイールダイオードＤ１１のカソードの接続点に共通に接続される。
【００４２】
上記第２スイッチング制御部６００で、上記トランスの一次コイルＴ１１の信号の誘導を受ける二次コイルＴ１３の一方の端子は、抵抗Ｒ１７及びコンデンサーＣ２１を介して抵抗Ｒ１９の一方の端子、ダイオードＤ１９のカソード及び上記電界効果トランジスタＦＥＴ１３のゲートに共通に接続される。そして、上記二次コイルＴ１３のもう一方の端子は上記抵抗Ｒ１９のもう一方の端子及びダイオードＤ１９のアノードと上記電界効果トランジスタＦＥＴ１３のソース、共振用コンデンサーＣ１５及びフライ・ホイールダイオードＤ１１のカソードの接続点に共通に接続される。
【００４３】
このように構成された本発明は、負荷に供給される作動電圧VoutのレベルによってＰＷＭ制御器４００のＰＷＭ信号出力部４１０から図５（Ａ）に示されたように時間ｔ１１にＰＷＭ信号を出力し、出力されたＰＷＭ信号はトランスの一次コイルＴ１１に印加される。
上記一次コイルＴ１１に印加されたＰＷＭ信号は、第２スイッチング制御部６００の二次コイルＴ１５に、図５（Ｂ）に示されたように誘導される。
【００４４】
上記二次コイルＴ１５に誘導されたＰＷＭ信号は抵抗Ｒ１７を介してコンデンサーＣ２１及び抵抗Ｒ１７によって微分され、ダイオードＤ１９によってマイナス微分信号は除去された後、電界効果トランジスタＦＥＴ１３のゲートに図５（Ｃ）に示されたように印加されるので電界効果トランジスタＦＥＴ１３はオンになる。
【００４５】
共振用コンデンサーＣ１５に充電されていた電源によって共振用コイルＬ１３に共振電流が流れるようになり、共振用コイルＬ１３に流れる共振電流によってコイルＬ１１には逆起電力が誘導される。
そして、上記一次コイルＴ１１に印加されたＰＷＭ信号は、第１スイッチング制御部５００の時間遅延部５１０の二次コイルＴ１３に、図５（Ｄ）に示されたように誘導される。上記二次コイルＴ１３に誘導されたＰＷＭ信号は遅延用コンデンサーＣ１７によって図５（Ｄ）に示されたように所定の時間Δｔの間、遅延されて、時間ｔ１２よりＰＷＭ信号を出力することになる。
【００４６】
従って、電界効果トランジスタＦＥＴ１１がオンになり、直流電圧出力部１００から出力される出力電圧Ｖ１１は電界効果トランジスタＦＥＴ１１を介し、コイルＬ１１及びコンデンサーＣ１１を介して作動電圧Voutとして出力される。
この時、トランジスタＱ１１のベースには高電位が印加されるのでトランジスタＱ１１はオフ状態である。このような状態で時間遅延器５１０が時間ｔ１３に低電位を出力すると、トランジスタＱ１１のベースには低電位が印加されてオンになり、電界効果トランジスタＦＥＴ１１のゲートには低電位が印加されるので電界効果トランジスタＦＥＴ１１はオフになる。
【００４７】
【発明の効果】
以上説明したように本発明は直流電圧をスイッチングするスイッチング素子がオン及びオフになる場合に発生する電力損失の原因を除去することによって電力損失を減らし、またスイッチング素子から発生する発熱量が減少するのでスイッチング素子を冷却させるための放熱装置及び冷却装置の大きさも小さくなる。
【図面の簡単な説明】
【図１】従来の電圧降圧型電源回路を示した回路図である。
【図２】本発明の電圧降圧型電源回路を示した回路図である。
【図３】（Ａ）〜（Ｈ）は図２の各部の動作波形図である。
【図４】図２の第１スイッチング制御部及び第２スイッチング制御部の実施例構成を示した詳細回路図である。
【図５】（Ａ）〜（Ｈ）は図４の各部の動作波形図である。
【符号の説明】
１００ 直流電圧出力部
２００ 電圧降圧部
３００ 部分共振部
４００ ＰＷＭ制御器
５００ 第１スイッチング制御部
５１０ 時間遅延器
５３０ 第１スイッチング素子駆動部
６００ 第２スイッチング制御部
６１０ トリガーパルス信号発生部
６３０ 第２スイッチング素子駆動部
ＦＥＴ１１，ＦＥＴ１３ 電界効果トランジスタ
Ｄ１１ フライ・ホイールダイオード
Ｃ１５ 共振用コンデンサー
Ｃ１７ 遅延用コンデンサー
Ｄ１９ ダイオード
Ｖ１１ 直流電圧
Ｖｏｕｔ 作動電圧
【発明の属する技術分野】
本発明は安定化されてない直流電圧をスイッチングさせて降圧し、負荷に安定した作動電圧を供給する電圧降圧型電源回路において、直流電圧をスイッチングするスイッチング素子がオン及びオフになる時、発生する電力損失を改善する部分共振方式の電圧降圧型電源回路に関するものである。
【０００２】
【従来の技術】
コンピューターシステム、モニター及びテレビ受像機等を始めとする各種機器は電源回路を具備して機器の負荷に作動電圧を供給している。上記電源回路が負荷の定格電圧より高い作動電圧を供給する場合には、負荷は過電圧によって損傷を受ける。
【０００３】
そして、上記電源回路が負荷の定格電圧より低い作動電圧を供給する場合には、負荷が正常に作動できず、誤作動をするようになる。だから、負荷には常に安定した定格の作動電圧を供給して作動させることが好ましい。
図１は負荷に安定した定格の作動電圧を供給する電圧降圧型電源回路の一例を示した回路図である。ここで、符号１は入力電圧Vin を直流電圧に出力する直流電圧出力部である。
【０００４】
符号３は後述する制御部５の制御信号によってスイッチング素子が上記直流電圧出力部から出力される直流電圧Ｖ１をスイッチングして降圧し、直流電圧に変換した後、負荷に作動電圧Voutを供給する電圧降圧部である。
符号５は負荷に供給される作動電圧Voutのレベルによって上記電圧降圧部３のスイッチング作動を制御する制御部である。
【０００５】
上記直流電圧出力部１で、入力電圧Vin はブリッジダイオードＢＤ１に印加されるように接続され、上記ブリッジダイオードＢＤ１の出力端子はコンデンサーＣ１に接続される。上記電圧降圧部３で、上記直流電圧出力部１から出力される直流電圧Ｖ１はスイッチング素子として作動する電界効果トランジスタＦＥＴ１のドレーンに印加されるように接続される。
【０００６】
上記電界効果トランジスタＦＥＴ１のソースはフライ・ホイールダイオードＤ１のカソード及びコイルＬ１の一方の端子に接続され、フライ・ホイールダイオードＤ１のアノードは接地される。上記コイルＬ１のもう一方の端子はコンデンサーＣ３に接続され、その接続点で負荷に供給される作動電圧Voutが出力されるように構成される。
【０００７】
上記制御部５は、上記電圧降圧部３から出力されて負荷に供給される作動電圧VoutのレベルによってＰＷＭ（パルス幅変調）信号を出力するＰＷＭ制御器５１と上記ＰＷＭ制御器５１の出力信号によって上記電界効果トランジスタＦＥＴ１をオン及びオフにするスイッチング素子駆動部５３とから構成される。
このように構成された従来の電圧降圧型電源回路では入力電圧Vin が直流電圧出力部１のブリッジダイオードＢＤ１及びコンデンサーＣ１を介して直流電圧Ｖ１として出力される。
【０００８】
上記直流電圧出力部１から出力される直流電圧Ｖ１は電圧降圧部３の電界効果トランジスタＦＥＴ１を介して降圧され、フライ・ホイールダイオードＤ１，コイルＬ１及びコンデンサーＣ１を介して直流電圧に変換された後、負荷に作動電圧Voutとして供給される。そして、上記作動電圧Voutは制御部５のＰＷＭ制御器５１に帰還される。
【０００９】
上記ＰＷＭ制御器５１は電圧降圧部３が出力する作動電圧Voutのレベルによって幅が可変されるＰＷＭ信号を出力する。例えば、電圧降圧部３から出力される作動電圧Voutのレベルがあらかじめ設定された基準電圧より高い場合には、ＰＷＭ制御器５１は幅が狭いＰＷＭ信号を出力する。
そして、電圧降圧部３から出力される作動電圧Voutのレベルがあらかじめ設定された基準電圧より低い場合には、ＰＷＭ制御器５１は幅が広いＰＷＭ信号を出力する。
【００１０】
上記ＰＷＭ制御器５１が出力するＰＷＭ信号はスイッチング素子駆動部５３で上記電圧降圧部３の電界効果トランジスタＦＥＴ１をオンにする充分なレベルに調節された後、電界効果トランジスタＦＥＴ１のゲートに印加される。従って、電界効果トランジスタＦＥＴ１はスイッチング素子駆動部５３の出力信号によってオン及びオフになる。
【００１１】
上記電界効果トランジスタＦＥＴ１がオンになる場合には上記直流電圧出力部１から出力される直流電圧Ｖ１が電界効果トランジスタＦＥＴ１を通過してコイルＬ１に蓄えられ、コンデンサーＣ３によって所定レベルの直流電圧に変換されて負荷に作動電圧Voutとして供給される。この時、フライ・ホイールダイオードＤ１には逆方向電圧が印加され、遮断状態となる。
【００１２】
そして電界効果トランジスタＦＥＴ１がオフになる場合には上記直流電圧出力部１から出力される直流電圧Ｖ１が遮断され、コイルＬ１に逆起電力が発生するため、フライ・ホイールダイオードＤ１には順方向電圧が印加される。
すると、フライ・ホイールダイオードＤ１は導通状態になり、フライ・ホイールダイオードＤ１，コイルＬ１及びコンデンサーＣ３に閉回路が形成されるので、コイルＬ１に蓄えられていた電圧は放電され、所定レベルの作動電圧Voutが出力される。
【００１３】
ここで、電圧降圧部３が出力する作動電圧Voutのレベルは次の式（１）のように上記直流電圧出力部１から出力される直流電圧Ｖ１のレベルと制御部５のＰＷＭ制御器５１から出力されるＰＷＭ信号のデューティレシオによって決定される。
Ｖｏｕｔ＝Ｖ１×ＤＲ ・・・ (1)
ここで、ＤＲはＰＷＭ信号のデューティレシオである。
【００１４】
上記電圧降圧部３から出力される作動電圧Voutのレベルがあらかじめ設定された負荷の定格作動電圧より高い場合には、制御部５のＰＷＭ制御器５１から幅がせまいＰＷＭ信号が出力され、作動電圧Voutは低くなる。
そして、電圧降圧部３から出力される作動電圧Voutのレベルがあらかじめ設定された負荷の定格作動電圧より低い場合には、制御部５のＰＷＭ制御器５１から幅が広いＰＷＭ信号が出力され、作動電圧Voutは高くなる。従って、負荷に供給される作動電圧Voutのレベルによって電圧降圧部３のスイッチング作動が調節され、負荷には常に安定した定格レベルの作動電圧Voutが供給される。
【００１５】
【発明が解決しようとする課題】
上記した従来の電圧降圧型電源回路はスイッチング素子である電界効果トランジスタＦＥＴ１がオン及びオフになる場合、たくさんの電力が損失されるので電源回路の効率が低かった。
そして、電界効果トランジスタＦＥＴ１でたくさんの電力が損失されるにつれてたくさんの熱が発生し、これによって電界効果トランジスタＦＥＴ１を冷却させるための放熱装置または冷却装置が大きくなり、そのため電源回路が大きくなるという問題点があった。
【００１６】
したがって、本発明の目的は直流電圧をスイッチングさせるスイッチング素子がスイッチング作動をする場合に、スイッチング素子に流れる電流を減少させて電力損失を減らす事のできる部分共振方式の電圧降圧型電源回路を提供する事にある。
【００１７】
【課題を解決するための手段】
このような目的を持つ本発明は電源回路の部分共振方式を利用するもので、電圧降圧部の第１スイッチング素子がオン状態からオフ状態になる場合に、直流電圧出力部から出力される直流電圧を共振用コンデンサーに蓄える。
従って、電圧降圧部の第１スイッチング素子がオフ状態になる場合、第１スイッチング素子に流れる電流がないため発生する電力損失は最小になる。そして、電圧降圧部のスイッチング素子がオフ状態からオン状態になる前に上記共振用コンデンサーに充電されている電圧を第２スイッチング素子を介して共振用コイルに流れるようにして共振電流を発生させる。このとき、直流電圧出力部に含まれるコイルと部分共振部の含まれる共振コイルとによりトランスを構成し、トランスにより部分共振部と直流電圧出力部とを結合し、共振用コンデンサーの放電電流を直流電圧出力部に伝達して第１スイッチング素子がオンになる初期に流れる電流がないようにする。
【００１８】
上記発生された共振電流を上記電圧降圧部に伝達し、その共振電流によって電圧降圧部には第１スイッチング素子がオン状態になる場合と同じ方向に電流が流れることによって第１スイッチング素子がオン状態になる場合、電力損失は最小となる。
【００１９】
【発明の実施の形態】
以下、添付された図２ないし図５の図面を参照して本発明を詳細に説明する。
図２は本発明の電圧降圧型電源回路の回路図である。ここで、符号１００は入力電圧Vin を直流電圧Ｖ１１に出力する直流電圧出力部である。
上記直流電圧出力部１００で、入力電圧Vin はブリッジダイオードＢＤ１１に印加されるように接続され、上記ブリッジダイオードＢＤ１１の出力端子はコンデンサーＣ１１に接続される。
【００２０】
符号２００は上記直流電圧出力部１００から出力される直流電圧Ｖ１１を後述する第１スイッチング制御部５００の制御信号によってスイッチングして降圧し、直流電圧に変換して負荷に作動電圧Voutを供給する電圧降圧部である。上記電圧降圧部２００で、上記直流電圧出力部１００から出力される直流電圧Ｖ１１は、第１スイッチング素子として作動する電界効果トランジスタＦＥＴ１１のドレーンに印加されるように接続される。
【００２１】
上記電界効果トランジスタＦＥＴ１１のソースはフライ・ホイールダイオードＤ１１のカソード及びコイルＬ１１の一方の端子に接続され、フライ・ホイールダイオードＤ１１のアノードは接地される。上記コイルＬ１１のもう一方の端子はコンデンサーＣ１３に接続され、その接続点で負荷に供給される作動電圧Voutが出力されるように構成される。
【００２２】
符号３００は後述する第２スイッチング制御部６００の制御信号によって共振されながら上記電界効果トランジスタＦＥＴ１１から発生する電力損失を減らす部分共振部である。上記部分共振部３００で、上記直流電圧出力部１００の出力端子はダイオードＤ１３を介して共振用コンデンサーＣ１５の一方の端子に接続される。
【００２３】
上記共振用コンデンサーＣ１５のもう一方の端子は第２スイッチング素子として作動する電界効果トランジスタＦＥＴ１３のソースに接続され、電界効果トランジスタＦＥＴ１３のドレーンは上記コイルＬ１１とトランスを成す共振用コイルＬ１３の一方の端子に接続され、共振用コイルＬ１３のもう一方の端子は上記ダイオードＤ１３及びコンデンサーＣ１５の接続点にダイオードＤ１５を介して接続される。
【００２４】
符号４００は上記負荷に供給される作動電圧Voutのレベルによって幅が可変されるＰＷＭ信号を出力するＰＷＭ制御器である。
符号５００は上記ＰＷＭ制御器４００が出力するＰＷＭ信号を遅延させ上記電圧降圧部２００の電界効果トランジスタＦＥＴ１１のオン及びオフを制御する第１スイッチング制御部である。
【００２５】
上記第１スイッチング制御部５００は、上記ＰＷＭ制御器４００が出力するＰＷＭ信号を遅延させる時間遅延器５１０と、上記時間遅延器５１０の出力信号のレベルを調節して上記電界効果トランジスタＦＥＴ１１のゲートに印加する第１スイッチング素子駆動部５３０から構成されている。
符号６００は上記ＰＷＭ制御器４００が出力するＰＷＭ信号によって上記部分共振部３００の電界効果トランジスタＦＥＴ１３を制御する第２スイッチング制御部である。上記第２スイッチング制御部６００は、上記ＰＷＭ制御器４００が出力するＰＷＭ信号によってトリガー信号を発生させるトリガー信号発生部６１０と、上記トリガー信号発生部６１０が出力するトリガー信号のレベルを調節して上記電界効果トランジスタＦＥＴ１３のゲートに印加する第２スイッチング素子駆動部６３０とから構成される。
【００２６】
このように構成された本発明で、入力電圧Vin は直流電圧出力部１００のブリッジダイオードＢＤ１１を介してブリッジ整流され、コンデンサーＣ１１で平滑される。従って、入力電圧Vin が直流電圧の場合、入力電圧Vin はブリッジダイオードＢＤ１１及びコンデンサーＣ１１を介してそのまま出力される。
そして、入力電圧Vin が交流電圧の場合には、入力電圧Vin はブリッジダイオードＢＤ１１でブリッジ整流され、コンデンサーＣ１１によって平滑されて直流電圧Ｖ１１に変換された後、出力される。
【００２７】
上記直流電圧Ｖ１１は電圧降圧部２００の電界効果トランジスタＦＥＴ１によってスイッチングされて降圧され、フライ・ホイールダイオードＤ１１，コイルＬ１１及びコンデンサーＣ１１を介して直流電圧に変換された後、負荷に作動電圧Voutとして供給される。
上記負荷に供給される作動電圧VoutはＰＷＭ制御器４００に帰還するものでＰＷＭ制御器４００は作動電圧Voutのレベルによる幅のＰＷＭ信号を出力する事になる。つまり、電圧降圧部２００から出力される作動電圧Voutのレベルがあらかじめ設定された基準電圧より高い場合には、ＰＷＭ制御器４００は幅が狭いＰＷＭ信号を出力する事になる。そして、電圧降圧部２００から出力される作動電圧Voutのレベルがあらかじめ設定された基準電圧より低い場合には、ＰＷＭ制御器４００は幅が広いＰＷＭ信号を出力する事になる。
【００２８】
ここで、ＰＷＭ制御器４００が図３（Ａ）に示されたようにＰＷＭ信号を出力すると仮定する。上記ＰＷＭ制御器４００が出力するＰＷＭ信号は、第１スイッチング制御部５００の時間遅延器５１０で図３（Ｂ）に示されたように所定の時間の間、遅延される。
上記時間遅延器５１０で遅延されたＰＷＭ信号は、第１スイッチング素子駆動部５３０を介してレベルが調節され、電圧降圧部２００の電界効果トランジスタＦＥＴ１１のゲートに印加される。電界効果トランジスタＦＥＴ１１は、上記時間遅延器５１０が遅延されたＰＷＭ信号を出力する間、オンになって、図３（Ｄ）に示すように電流Ｉ１が流れ、上記直流電圧出力部１００から出力される直流電圧Ｖ１１が電界効果トランジスタＦＥＴ１１を通過する。
【００２９】
上記電界効果トランジスタＦＥＴ１１を通過した直流電圧Ｖ１１は、コイルＬ１１に蓄えられ、図３（Ｈ）に示されたようにコイルＬ１１に電流Ｉ５が流れ、コンデンサーＣ１３によって直流電圧に平滑された後、負荷に作動電圧Voutとして供給される。
このような状態で時間ｔ１に時間遅延部５１０から低電位が出力されると電界効果トランジスタＦＥＴ１１はオフになり、電圧出力部１００から出力される直流電圧Ｖ１１は遮断され電流Ｉ１が流れなくなる。
【００３０】
上記電界効果トランジスタＦＥＴ１１がオフになるため、コイルＬ１１には逆起電力が発生し、フライ・ホイールダイオードＤ１１には順方向電圧が印加される。すると、フライ・ホイールダイオードＤ１１は導通状態になり、フライ・ホイールダイオードＤ１１，コイルＬ１１，コンデンサーＣ１３に閉回路が形成されるのでコイルＬ１１に蓄えられていた電圧はコンデンサーＣ１３に放電されながらフライ・ホイールダイオードＤ１１に、図３（Ｇ）に示されたように電流Ｉ２が流れ、上記電流によってコイルＬ１１には図３（Ｈ）に示されたように電流Ｉ５が引き続いて流れ、所定レベルの作動電圧Voutが出力される。
【００３１】
そして、上記電界効果トランジスタＦＥＴ１１がオフになり、フライ・ホイールダイオードＤ１１が導通状態になるにつれ、部分共振部３００の共振用コンデンサーＣ１５及び電界効果トランジスタＦＥＴ１１のソースの接続点電位が低電位になる。すると、共振用コンデンサーＣ１５には図３（Ｅ）に示されたように電流Ｉ３が流れ充電される。
【００３２】
直流電圧出力部１００の出力電圧Ｖ１１が部分共振部３００のダイオードＤ１３を介してコンデンサーＣ１５に充電され、時間ｔ２にコンデンサーＣ１５の充電が完了したら電流Ｉ３が流れなくなる。
だから、電界効果トランジスタＦＥＴ１１がオフになる場合、電界効果トランジスタＦＥＴ１１には電流Ｉ１が流れず、電流Ｉ３が流れてコンデンサーＣ１５に充電されるので電界効果トランジスタＦＥＴ１１での電力損失は最小になる。
【００３３】
このような状態で時間ｔ３にＰＷＭ制御器４００が図３（Ａ）に示されたようにＰＷＭ信号を出力すると、出力されたＰＷＭ信号は、第２スイッチング制御部６００のトリガーパルス信号発生部６１０に入力されるのでトリガーパルス信号発生部６１０は図３（Ｃ）に示されたように所定の幅（ｔ３〜ｔ５）をもつトリガーパルス信号を出力することになる。
【００３４】
上記トリガーパルス信号発生部６１０が出力するトリガーパルス信号は、第２スイッチング素子駆動部６３０でレベルが調節され、部分共振部３００の電界効果トランジスタＦＥＴ１３のゲートに印加される。
すると、時間ｔ３に電界効果トランジスタＦＥＴ１３がオンになり、共振用コンデンサーＣ１５，ダイオードＤ１５，共振用コイルＬ１３及び電界効果トランジスタＦＥＴ１３に閉回路が形成される。
【００３５】
共振用コンデンサーＣ１５の充電電源は図３（Ｅ）に示されたように放電され、ダイオードＤ１５，共振用コイルＬ１３及び電界効果トランジスタＦＥＴ１３に図３（Ｆ）に示されたように共振電流Ｉ４が流れ、共振用コンデンサーＣ１５及び共振用コイルＬ１３は共振する。
上記共振用コイルＬ１３に流れる共振電流Ｉ４は、共振用コイルＬ１３と結合してトランスを成すコイルＬ１１に誘導され逆起電力を発生させ、フライ・ホイールダイオードＤ１１に流れる電流Ｉ２を抑制する。
【００３６】
このような状態で上記ＰＷＭ制御器４００が出力するＰＷＭ信号が時間遅延器５１０で所定時間遅延され時間ｔ４より図３（Ｂ）に示されたようにＰＷＭ信号が出力される。
上記時間遅延器５１０で遅延されたＰＷＭ信号は、第１スイッチング素子駆動部５３０を介して電界効果トランジスタＦＥＴ１１のゲートに印加されるので電界効果トランジスタＦＥＴ１１がオンになる。
【００３７】
ここで、上記のように共振用コイルＬ１３に流れる共振電流Ｉ４によってコイルＬ１１には逆起電力が誘導され、その逆起電力はフライ・ホイールダイオードＤ１１に流れる電流を抑制し、その後、上記電界効果トランジスタＦＥＴ１１はオンになる。
電界効果トランジスタＦＥＴ１１がオンになる場合、電界効果トランジスタＦＥＴ１１に流れる電流Ｉ１は最小になり、これによって電界効果トランジスタＦＥＴ１１での電力損失は最小となる。
【００３８】
すなわち、本発明は電圧降圧部２００の電界効果トランジスタＦＥＴ１１がオフになる場合、共振用コンデンサーＣ１５に電流Ｉ３が流れるようにして充電させ、電界効果トランジスタＦＥＴ１１には電流Ｉ１が流れないようにして、電界効果トランジスタＦＥＴ１１がオフになる時、発生する電力損失が最小になるようにする。
【００３９】
そして、電界効果トランジスタＦＥＴ１１がオンになる前にまず部分共振部３００の電界効果トランジスタＦＥＴ１３をオンにしてフライ・ホイールダイオードＤ１１に流れる電流を抑制し、電界効果トランジスタＦＥＴ１３がオンになった場合、電界効果トランジスタＦＥＴ１１をオフにすることによって電界効果トランジスタＦＥＴ１３がオンになる時、発生する電力損失は最小になる。
【００４０】
一方、図４は、本発明の電圧降圧型電源回路での第１スイッチング制御部及び第２スイッチング制御部の実施例を示した詳細回路図である。
ここに図示されたように上記ＰＷＭ制御器４００は、帰還する作動電圧Voutを受けてＰＷＭ信号を出力するＰＷＭ信号出力部４１０の出力端子にトランスの一次コイルＴ１１が接続される。
【００４１】
上記第１スイッチング制御部５００の時間遅延器５１０は、上記トランスの一次コイルＴ１１の信号の誘導を受ける二次コイルＴ１３に遅延用コンデンサーＣ１７が並列に接続される。
上記第１スイッチング素子駆動部５３０で、上記二次コイルＴ１３及び遅延用コンデンサーＣ１７の一方の接続点は抵抗Ｒ１１及びダイオードＤ１７を順次的に介してトランジスタＱ１１のエミッター、抵抗Ｒ１５の一方の端子及び上記電界効果トランジスタＦＥＴ１１のゲートに接続される。また、上記二次コイルＴ１３及び遅延用コンデンサーＣ１７の一方の接続点は並列に接続された抵抗Ｒ１３及びコンデンサーＣ１９を介してトランジスタＱ１１のベースに接続される。そして、上記二次コイルＴ１３及び遅延用コンデンサーＣ１７のもう一方の接続点は上記トランジスタＱ１１のコレクタ及び抵抗Ｒ１５のもう一方の端子と、上記電界効果トランジスタＦＥＴ１１，ＦＥＴ１３のソース、共振用コンデンサーＣ１５及びフライ・ホイールダイオードＤ１１のカソードの接続点に共通に接続される。
【００４２】
上記第２スイッチング制御部６００で、上記トランスの一次コイルＴ１１の信号の誘導を受ける二次コイルＴ１３の一方の端子は、抵抗Ｒ１７及びコンデンサーＣ２１を介して抵抗Ｒ１９の一方の端子、ダイオードＤ１９のカソード及び上記電界効果トランジスタＦＥＴ１３のゲートに共通に接続される。そして、上記二次コイルＴ１３のもう一方の端子は上記抵抗Ｒ１９のもう一方の端子及びダイオードＤ１９のアノードと上記電界効果トランジスタＦＥＴ１３のソース、共振用コンデンサーＣ１５及びフライ・ホイールダイオードＤ１１のカソードの接続点に共通に接続される。
【００４３】
このように構成された本発明は、負荷に供給される作動電圧VoutのレベルによってＰＷＭ制御器４００のＰＷＭ信号出力部４１０から図５（Ａ）に示されたように時間ｔ１１にＰＷＭ信号を出力し、出力されたＰＷＭ信号はトランスの一次コイルＴ１１に印加される。
上記一次コイルＴ１１に印加されたＰＷＭ信号は、第２スイッチング制御部６００の二次コイルＴ１５に、図５（Ｂ）に示されたように誘導される。
【００４４】
上記二次コイルＴ１５に誘導されたＰＷＭ信号は抵抗Ｒ１７を介してコンデンサーＣ２１及び抵抗Ｒ１７によって微分され、ダイオードＤ１９によってマイナス微分信号は除去された後、電界効果トランジスタＦＥＴ１３のゲートに図５（Ｃ）に示されたように印加されるので電界効果トランジスタＦＥＴ１３はオンになる。
【００４５】
共振用コンデンサーＣ１５に充電されていた電源によって共振用コイルＬ１３に共振電流が流れるようになり、共振用コイルＬ１３に流れる共振電流によってコイルＬ１１には逆起電力が誘導される。
そして、上記一次コイルＴ１１に印加されたＰＷＭ信号は、第１スイッチング制御部５００の時間遅延部５１０の二次コイルＴ１３に、図５（Ｄ）に示されたように誘導される。上記二次コイルＴ１３に誘導されたＰＷＭ信号は遅延用コンデンサーＣ１７によって図５（Ｄ）に示されたように所定の時間Δｔの間、遅延されて、時間ｔ１２よりＰＷＭ信号を出力することになる。
【００４６】
従って、電界効果トランジスタＦＥＴ１１がオンになり、直流電圧出力部１００から出力される出力電圧Ｖ１１は電界効果トランジスタＦＥＴ１１を介し、コイルＬ１１及びコンデンサーＣ１１を介して作動電圧Voutとして出力される。
この時、トランジスタＱ１１のベースには高電位が印加されるのでトランジスタＱ１１はオフ状態である。このような状態で時間遅延器５１０が時間ｔ１３に低電位を出力すると、トランジスタＱ１１のベースには低電位が印加されてオンになり、電界効果トランジスタＦＥＴ１１のゲートには低電位が印加されるので電界効果トランジスタＦＥＴ１１はオフになる。
【００４７】
【発明の効果】
以上説明したように本発明は直流電圧をスイッチングするスイッチング素子がオン及びオフになる場合に発生する電力損失の原因を除去することによって電力損失を減らし、またスイッチング素子から発生する発熱量が減少するのでスイッチング素子を冷却させるための放熱装置及び冷却装置の大きさも小さくなる。
【図面の簡単な説明】
【図１】従来の電圧降圧型電源回路を示した回路図である。
【図２】本発明の電圧降圧型電源回路を示した回路図である。
【図３】（Ａ）〜（Ｈ）は図２の各部の動作波形図である。
【図４】図２の第１スイッチング制御部及び第２スイッチング制御部の実施例構成を示した詳細回路図である。
【図５】（Ａ）〜（Ｈ）は図４の各部の動作波形図である。
【符号の説明】
１００ 直流電圧出力部
２００ 電圧降圧部
３００ 部分共振部
４００ ＰＷＭ制御器
５００ 第１スイッチング制御部
５１０ 時間遅延器
５３０ 第１スイッチング素子駆動部
６００ 第２スイッチング制御部
６１０ トリガーパルス信号発生部
６３０ 第２スイッチング素子駆動部
ＦＥＴ１１，ＦＥＴ１３ 電界効果トランジスタ
Ｄ１１ フライ・ホイールダイオード
Ｃ１５ 共振用コンデンサー
Ｃ１７ 遅延用コンデンサー
Ｄ１９ ダイオード
Ｖ１１ 直流電圧
Ｖｏｕｔ 作動電圧
Claims (6)
- 負荷に供給される作動電圧のレベルによる幅のＰＷＭ信号を出力するＰＷＭ制御器と、上記ＰＷＭ制御器の出力信号によってオン及びオフする第１スイッチング素子と、上記第１スイッチング素子と上記負荷との間に接続されたコイルと、上記第１スイッチング素子と上記コイルとの接続点の電圧を安定化するコンデンサーとを含み、上記第１スイッチング素子の出力に応じた直流電圧を出力する直流電圧出力部とを有し、上記ＰＷＭ制御器の出力信号によって上記第１スイッチング素子がオン及びオフになりながら上記直流電圧出力部の出力電圧をスイッチングして降圧し、直流電圧に変換して負荷に作動電圧として供給する電圧降圧型電源回路において、
上記ＰＷＭ制御器が出力するＰＷＭ信号を時間遅延させてその遅延されたＰＷＭ信号によって上記第１スイッチング素子を制御する第１スイッチング制御部と、
上記ＰＷＭ制御器が出力するＰＷＭ信号によってトリガーパルス信号を発生させる第２スイッチング制御部と、
上記第１スイッチング素子がオフになる場合、上記直流電圧出力部の出力電圧を充電させ上記第１スイッチング素子に電流が流れないようにする共振用コンデンサーと、上記第１スイッチング素子がオンになる前、まずオンになって上記共振用コンデンサーの充電電圧が放電されるようにする第２スイッチング素子と、上記共振用コンデンサーの放電電流が流れる共振コイルとを備える部分共振部とを有し、
上記直流電圧出力部に含まれる上記コイルと上記部分共振部の含まれる上記共振コイルとによりトランスを構成し、上記トランスにより上記部分共振部と上記直流電圧出力部とを結合し、上記共振用コンデンサーの放電電流を上記直流電圧出力部に伝達して上記第１スイッチング素子がオンになる初期に流れる電流がないようにすることを特徴とする部分共振方式の電圧降圧型電源回路。 - 上記第２スイッチング素子は、上記第１スイッチング素子がオンになる前、先にオンになり、第１スイッチング素子がオンになった後にオフになるように上記第１スイッチング制御部がＰＷＭ信号を時間遅延させて上記第２スイッチング制御部がトリガーパルス信号を発生させることを特徴とする請求項１に記載の部分共振方式の電圧降圧型電源回路。
- 上記第１制御部は、上記ＰＷＭ制御器が出力するＰＷＭ信号を時間遅延させる時間遅延器と、上記時間遅延器の出力信号レベルを調節して上記第１スイッチング素子を制御する第１スイッチング素子駆動部とから構成されることを特徴とする請求項１に記載の部分共振方式の電圧降圧型電源回路。
- 上記時間遅延器は、上記ＰＷＭ制御器が出力するＰＷＭ信号を受けるトランスと、
上記トランスが受けたＰＷＭ信号を遅延させる遅延用コンデンサーとから構成されることを特徴とする請求項３に記載の部分共振方式の電圧降圧型電源回路。 - 上記第２制御部は、上記ＰＷＭ制御器が出力するＰＷＭ信号によってトリガーされトリガーパルス信号を発生させるトリガーパルス信号発生部と、上記トリガーパルス信号発生部の出力信号レベルを調節して上記第２スイッチング素子を制御する第２スイッチング素子駆動部とから構成されることを特徴とする請求項１に記載の部分共振方式の電圧降圧型電源回路。
- 上記第２制御部は、上記ＰＷＭ制御器が出力するＰＷＭ信号を受けるトランスと、上記トランスが受けたＰＷＭ信号を微分する微分器と、上記微分器のマイナス微分信号を除去してプラス微分信号だけを第２スイッチング素子に印加されるようにするダイオードとから構成されることを特徴とする請求項１に記載の部分共振方式の電圧降圧型電源回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19368/1996 | 1996-05-31 | ||
| KR1019960019368A KR0166763B1 (ko) | 1996-05-31 | 1996-05-31 | 부분공진방식의 전압강압형 전원회로 |
| KR1019960032670A KR0181922B1 (ko) | 1996-08-05 | 1996-08-05 | 하나의 피더블유엠 펄스에 의해 제어되는 부분공진방식의 전압강압형 전원회로 |
| KR32670/1996 | 1996-08-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1066332A JPH1066332A (ja) | 1998-03-06 |
| JP3744648B2 true JP3744648B2 (ja) | 2006-02-15 |
Family
ID=26631877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13124897A Expired - Fee Related JP3744648B2 (ja) | 1996-05-31 | 1997-05-21 | 部分共振方式の電圧降圧型電源回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5825103A (ja) |
| JP (1) | JP3744648B2 (ja) |
| CN (1) | CN1123963C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1132481A (ja) * | 1997-07-08 | 1999-02-02 | Media Technol:Kk | スイッチングレギュレータ |
| AU1906499A (en) * | 1997-12-08 | 1999-06-28 | Semi-Tech Design, Inc. | Method and circuit for detection of primary switches status in isolated dc/dc converters |
| US9178422B2 (en) * | 2013-02-21 | 2015-11-03 | Texas Instruments Incorporated | Resonance-based single inductor output-driven DC-DC converter and method |
| CN103326567B (zh) * | 2013-07-17 | 2016-08-10 | 合肥工业大学 | 一种开关变换器延时控制方法及实施装置 |
| CN107204763A (zh) * | 2016-03-17 | 2017-09-26 | 峰范（北京）科技有限公司 | 金属触控按键结构 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE421095B (sv) * | 1979-10-16 | 1981-11-23 | Andersson H E B | Forfarande for omvandling av en spenning till en annan |
| US4893227A (en) * | 1988-07-08 | 1990-01-09 | Venus Scientific, Inc. | Push pull resonant flyback switchmode power supply converter |
| US5180964A (en) * | 1990-03-28 | 1993-01-19 | Ewing Gerald D | Zero-voltage switched FM-PWM converter |
| US5291388A (en) * | 1992-04-16 | 1994-03-01 | Westinghouse Electric Corp. | Reconfigurable inverter apparatus for battery-powered vehicle drive |
| JP2858407B2 (ja) * | 1993-03-11 | 1999-02-17 | サンケン電気株式会社 | Ｐｗｍ型ｄｃ−ｄｃコンバータ |
| US5615093A (en) * | 1994-08-05 | 1997-03-25 | Linfinity Microelectronics | Current synchronous zero voltage switching resonant topology |
-
1997
- 1997-05-21 JP JP13124897A patent/JP3744648B2/ja not_active Expired - Fee Related
- 1997-05-28 CN CN97112107A patent/CN1123963C/zh not_active Expired - Fee Related
- 1997-05-28 US US08/864,686 patent/US5825103A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1188920A (zh) | 1998-07-29 |
| JPH1066332A (ja) | 1998-03-06 |
| US5825103A (en) | 1998-10-20 |
| CN1123963C (zh) | 2003-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4452383B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| WO2001082460A1 (fr) | Convertisseur continu-continu de commutation | |
| JPH10215570A (ja) | 共振形電源スイッチ装置 | |
| JP4442028B2 (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JP2005525069A (ja) | 電力変換装置 | |
| JPH0697838B2 (ja) | インダクタ電流制御回路 | |
| JPH06103991B2 (ja) | 自励発振コンバータ | |
| JP3744648B2 (ja) | 部分共振方式の電圧降圧型電源回路 | |
| JPH06121545A (ja) | 自由振動する、切り換えモード形電力供給装置 | |
| CA2011229C (en) | Switch-mode power supply with burst mode standby operation | |
| JPH06276078A (ja) | スイッチ回路 | |
| JP2000152632A (ja) | ホ―ルドアップ時間を有し高調波を低減した切換電力変換器 | |
| JPH09131058A (ja) | 同調スイッチ・モード電源装置 | |
| JP3263751B2 (ja) | スイッチング電源 | |
| JP3505514B2 (ja) | 電源回路 | |
| JP2737391B2 (ja) | リンギングチョークコンバータ | |
| JP2000333455A (ja) | 双方向ｄｃ−ｄｃコンバータ | |
| JPH11252807A (ja) | 充電装置 | |
| KR0166763B1 (ko) | 부분공진방식의 전압강압형 전원회로 | |
| JP2006340498A (ja) | インバータ電源装置 | |
| JPH118935A (ja) | 電源回路 | |
| JPH01209956A (ja) | 共振形コンバータ | |
| JPH06189538A (ja) | 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路 | |
| JP2000069752A (ja) | 電源装置 | |
| JP3339955B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |