JPH1066332A - 部分共振方式の電圧降圧型電源回路 - Google Patents
部分共振方式の電圧降圧型電源回路Info
- Publication number
- JPH1066332A JPH1066332A JP13124897A JP13124897A JPH1066332A JP H1066332 A JPH1066332 A JP H1066332A JP 13124897 A JP13124897 A JP 13124897A JP 13124897 A JP13124897 A JP 13124897A JP H1066332 A JPH1066332 A JP H1066332A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- output
- turned
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/34—Snubber circuits
- H02M1/342—Active non-dissipative snubbers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
分共振方式を利用するもので、直流電圧をスイッチング
するスイッチング素子がオン及びオフになる時、発生す
る電力損失を改善するものである。 【解決手段】 本発明は電圧降圧部の第1スイッチング
素子がオフ状態になる場合、直流電圧出力部から出力さ
れる直流電圧を共振用コンデンサーに蓄えることによっ
て第1スイッチング素子に流れる電流をないようにして
発生する電力損失を最小にし、電圧降圧部のスイッチン
グ素子がオン状態になる直前に共振用コンデンサーに蓄
えてある電圧を第2スイッチング素子を介して共振用コ
イルに流れるようにして共振電流を発生させ、その共振
電流を共振用コイルから電圧降圧部のコイルに伝達し、
伝達された共振電流によって電圧降圧部は第1スイッチ
ング素子がオン状態になる場合と同じ方向に電流が流れ
るようにする。
Description
流電圧をスイッチングさせて降圧し、負荷に安定した作
動電圧を供給する電圧降圧型電源回路において、直流電
圧をスイッチングするスイッチング素子がオン及びオフ
になる時、発生する電力損失を改善する部分共振方式の
電圧降圧型電源回路に関するものである。
テレビ受像機等を始めとする各種機器は電源回路を具備
して機器の負荷に作動電圧を供給している。上記電源回
路が負荷の定格電圧より高い作動電圧を供給する場合に
は、負荷は過電圧によって損傷を受ける。
り低い作動電圧を供給する場合には、負荷が正常に作動
できず、誤作動をするようになる。だから、負荷には常
に安定した定格の作動電圧を供給して作動させることが
好ましい。図1は負荷に安定した定格の作動電圧を供給
する電圧降圧型電源回路の一例を示した回路図である。
ここで、符号1は入力電圧Vin を直流電圧に出力する直
流電圧出力部である。
ってスイッチング素子が上記直流電圧出力部から出力さ
れる直流電圧V1をスイッチングして降圧し、直流電圧
に変換した後、負荷に作動電圧Voutを供給する電圧降圧
部である。符号5は負荷に供給される作動電圧Voutのレ
ベルによって上記電圧降圧部3のスイッチング作動を制
御する制御部である。
ブリッジダイオードBD1に印加されるように接続さ
れ、上記ブリッジダイオードBD1の出力端子はコンデ
ンサーC1に接続される。上記電圧降圧部3で、上記直
流電圧出力部1から出力される直流電圧V1はスイッチ
ング素子として作動する電界効果トランジスタFET1
のドレーンに印加されるように接続される。
スはフライ・ホイールダイオードD1のカソード及びコ
イルL1の一方の端子に接続され、フライ・ホイールダ
イオードD1のアノードは接地される。上記コイルL1
のもう一方の端子はコンデンサーC3に接続され、その
接続点で負荷に供給される作動電圧Voutが出力されるよ
うに構成される。
力されて負荷に供給される作動電圧Voutのレベルによっ
てPWM(パルス幅変調)信号を出力するPWM制御器
51と上記PWM制御器51の出力信号によって上記電
界効果トランジスタFET1をオン及びオフにするスイ
ッチング素子駆動部53とから構成される。このように
構成された従来の電圧降圧型電源回路では入力電圧Vin
が直流電圧出力部1のブリッジダイオードBD1及びコ
ンデンサーC1を介して直流電圧V1として出力され
る。
電圧V1は電圧降圧部3の電界効果トランジスタFET
1を介して降圧され、フライ・ホイールダイオードD
1,コイルL1及びコンデンサーC1を介して直流電圧
に変換された後、負荷に作動電圧Voutとして供給され
る。そして、上記作動電圧Voutは制御部5のPWM制御
器51に帰還される。
力する作動電圧Voutのレベルによって幅が可変されるP
WM信号を出力する。例えば、電圧降圧部3から出力さ
れる作動電圧Voutのレベルがあらかじめ設定された基準
電圧より高い場合には、PWM制御器51は幅が狭いP
WM信号を出力する。そして、電圧降圧部3から出力さ
れる作動電圧Voutのレベルがあらかじめ設定された基準
電圧より低い場合には、PWM制御器51は幅が広いP
WM信号を出力する。
号はスイッチング素子駆動部53で上記電圧降圧部3の
電界効果トランジスタFET1をオンにする充分なレベ
ルに調節された後、電界効果トランジスタFET1のゲ
ートに印加される。従って、電界効果トランジスタFE
T1はスイッチング素子駆動部53の出力信号によって
オン及びオフになる。
になる場合には上記直流電圧出力部1から出力される直
流電圧V1が電界効果トランジスタFET1を通過して
コイルL1に蓄えられ、コンデンサーC3によって所定
レベルの直流電圧に変換されて負荷に作動電圧Voutとし
て供給される。この時、フライ・ホイールダイオードD
1には逆方向電圧が印加され、遮断状態となる。
フになる場合には上記直流電圧出力部1から出力される
直流電圧V1が遮断され、コイルL1に逆起電力が発生
するため、フライ・ホイールダイオードD1には順方向
電圧が印加される。すると、フライ・ホイールダイオー
ドD1は導通状態になり、フライ・ホイールダイオード
D1,コイルL1及びコンデンサーC3に閉回路が形成
されるので、コイルL1に蓄えられていた電圧は放電さ
れ、所定レベルの作動電圧Voutが出力される。
Voutのレベルは次の式(1)のように上記直流電圧出力
部1から出力される直流電圧V1のレベルと制御部5の
PWM制御器51から出力されるPWM信号のデューテ
ィレシオによって決定される。 Vout=V1×DR ・・・ (1) ここで、DRはPWM信号のデューティレシオである。
Voutのレベルがあらかじめ設定された負荷の定格作動電
圧より高い場合には、制御部5のPWM制御器51から
幅がせまいPWM信号が出力され、作動電圧Voutは低く
なる。そして、電圧降圧部3から出力される作動電圧Vo
utのレベルがあらかじめ設定された負荷の定格作動電圧
より低い場合には、制御部5のPWM制御器51から幅
が広いPWM信号が出力され、作動電圧Voutは高くな
る。従って、負荷に供給される作動電圧Voutのレベルに
よって電圧降圧部3のスイッチング作動が調節され、負
荷には常に安定した定格レベルの作動電圧Voutが供給さ
れる。
圧型電源回路はスイッチング素子である電界効果トラン
ジスタFET1がオン及びオフになる場合、たくさんの
電力が損失されるので電源回路の効率が低かった。そし
て、電界効果トランジスタFET1でたくさんの電力が
損失されるにつれてたくさんの熱が発生し、これによっ
て電界効果トランジスタFET1を冷却させるための放
熱装置または冷却装置が大きくなり、そのため電源回路
が大きくなるという問題点があった。
イッチングさせるスイッチング素子がスイッチング作動
をする場合に、スイッチング素子に流れる電流を減少さ
せて電力損失を減らす事のできる部分共振方式の電圧降
圧型電源回路を提供する事にある。
発明は電源回路の部分共振方式を利用するもので、電圧
降圧部の第1スイッチング素子がオン状態からオフ状態
になる場合に、直流電圧出力部から出力される直流電圧
を共振用コンデンサーに蓄える。従って、電圧降圧部の
第1スイッチング素子がオフ状態になる場合、第1スイ
ッチング素子に流れる電流がないため発生する電力損失
は最小になる。そして、電圧降圧部のスイッチング素子
がオフ状態からオン状態になる前に上記共振用コンデン
サーに充電されている電圧を第2スイッチング素子を介
して共振用コイルに流れるようにして共振電流を発生さ
せる。
に伝達し、その共振電流によって電圧降圧部には第1ス
イッチング素子がオン状態になる場合と同じ方向に電流
が流れることによって第1スイッチング素子がオン状態
になる場合、電力損失は最小となる。
の図面を参照して本発明を詳細に説明する。図2は本発
明の電圧降圧型電源回路の回路図である。ここで、符号
100は入力電圧Vin を直流電圧V11に出力する直流
電圧出力部である。上記直流電圧出力部100で、入力
電圧Vin はブリッジダイオードBD11に印加されるよ
うに接続され、上記ブリッジダイオードBD11の出力
端子はコンデンサーC11に接続される。
ら出力される直流電圧V11を後述する第1スイッチン
グ制御部500の制御信号によってスイッチングして降
圧し、直流電圧に変換して負荷に作動電圧Voutを供給す
る電圧降圧部である。上記電圧降圧部200で、上記直
流電圧出力部100から出力される直流電圧V11は、
第1スイッチング素子として作動する電界効果トランジ
スタFET11のドレーンに印加されるように接続され
る。
ースはフライ・ホイールダイオードD11のカソード及
びコイルL11の一方の端子に接続され、フライ・ホイ
ールダイオードD11のアノードは接地される。上記コ
イルL11のもう一方の端子はコンデンサーC13に接
続され、その接続点で負荷に供給される作動電圧Voutが
出力されるように構成される。
御部600の制御信号によって共振されながら上記電界
効果トランジスタFET11から発生する電力損失を減
らす部分共振部である。上記部分共振部300で、上記
直流電圧出力部100の出力端子はダイオードD13を
介して共振用コンデンサーC15の一方の端子に接続さ
れる。
の端子は第2スイッチング素子として作動する電界効果
トランジスタFET13のソースに接続され、電界効果
トランジスタFET13のドレーンは上記コイルL11
とトランスを成す共振用コイルL13の一方の端子に接
続され、共振用コイルL13のもう一方の端子は上記ダ
イオードD13及びコンデンサーC15の接続点にダイ
オードD15を介して接続される。
圧Voutのレベルによって幅が可変されるPWM信号を出
力するPWM制御器である。符号500は上記PWM制
御器400が出力するPWM信号を遅延させ上記電圧降
圧部200の電界効果トランジスタFET11のオン及
びオフを制御する第1スイッチング制御部である。
記PWM制御器400が出力するPWM信号を遅延させ
る時間遅延器510と、上記時間遅延器510の出力信
号のレベルを調節して上記電界効果トランジスタFET
11のゲートに印加する第1スイッチング素子駆動部5
30から構成されている。符号600は上記PWM制御
器400が出力するPWM信号によって上記部分共振部
300の電界効果トランジスタFET13を制御する第
2スイッチング制御部である。上記第2スイッチング制
御部600は、上記PWM制御器400が出力するPW
M信号によってトリガー信号を発生させるトリガー信号
発生部610と、上記トリガー信号発生部610が出力
するトリガー信号のレベルを調節して上記電界効果トラ
ンジスタFET13のゲートに印加する第2スイッチン
グ素子駆動部630とから構成される。
Vin は直流電圧出力部100のブリッジダイオードBD
11を介してブリッジ整流され、コンデンサーC11で
平滑される。従って、入力電圧Vin が直流電圧の場合、
入力電圧Vin はブリッジダイオードBD11及びコンデ
ンサーC11を介してそのまま出力される。そして、入
力電圧Vin が交流電圧の場合には、入力電圧Vin はブリ
ッジダイオードBD11でブリッジ整流され、コンデン
サーC11によって平滑されて直流電圧V11に変換さ
れた後、出力される。
電界効果トランジスタFET1によってスイッチングさ
れて降圧され、フライ・ホイールダイオードD11,コ
イルL11及びコンデンサーC11を介して直流電圧に
変換された後、負荷に作動電圧Voutとして供給される。
上記負荷に供給される作動電圧VoutはPWM制御器40
0に帰還するものでPWM制御器400は作動電圧Vout
のレベルによる幅のPWM信号を出力する事になる。つ
まり、電圧降圧部200から出力される作動電圧Voutの
レベルがあらかじめ設定された基準電圧より高い場合に
は、PWM制御器400は幅が狭いPWM信号を出力す
る事になる。そして、電圧降圧部200から出力される
作動電圧Voutのレベルがあらかじめ設定された基準電圧
より低い場合には、PWM制御器400は幅が広いPW
M信号を出力する事になる。
に示されたようにPWM信号を出力すると仮定する。上
記PWM制御器400が出力するPWM信号は、第1ス
イッチング制御部500の時間遅延器510で図3
(B)に示されたように所定の時間の間、遅延される。
上記時間遅延器510で遅延されたPWM信号は、第1
スイッチング素子駆動部530を介してレベルが調節さ
れ、電圧降圧部200の電界効果トランジスタFET1
1のゲートに印加される。電界効果トランジスタFET
11は、上記時間遅延器510が遅延されたPWM信号
を出力する間、オンになって、図3(D)に示すように
電流I1が流れ、上記直流電圧出力部100から出力さ
れる直流電圧V11が電界効果トランジスタFET11
を通過する。
過した直流電圧V11は、コイルL11に蓄えられ、図
3(H)に示されたようにコイルL11に電流I5が流
れ、コンデンサーC13によって直流電圧に平滑された
後、負荷に作動電圧Voutとして供給される。このような
状態で時間t1に時間遅延部510から低電位が出力さ
れると電界効果トランジスタFET11はオフになり、
電圧出力部100から出力される直流電圧V11は遮断
され電流I1が流れなくなる。
フになるため、コイルL11には逆起電力が発生し、フ
ライ・ホイールダイオードD11には順方向電圧が印加
される。すると、フライ・ホイールダイオードD11は
導通状態になり、フライ・ホイールダイオードD11,
コイルL11,コンデンサーC13に閉回路が形成され
るのでコイルL11に蓄えられていた電圧はコンデンサ
ーC13に放電されながらフライ・ホイールダイオード
D11に、図3(G)に示されたように電流I2が流
れ、上記電流によってコイルL11には図3(H)に示
されたように電流I5が引き続いて流れ、所定レベルの
作動電圧Voutが出力される。
11がオフになり、フライ・ホイールダイオードD11
が導通状態になるにつれ、部分共振部300の共振用コ
ンデンサーC15及び電界効果トランジスタFET11
のソースの接続点電位が低電位になる。すると、共振用
コンデンサーC15には図3(E)に示されたように電
流I3が流れ充電される。
部分共振部300のダイオードD13を介してコンデン
サーC15に充電され、時間t2にコンデンサーC15
の充電が完了したら電流I3が流れなくなる。だから、
電界効果トランジスタFET11がオフになる場合、電
界効果トランジスタFET11には電流I1が流れず、
電流I3が流れてコンデンサーC15に充電されるので
電界効果トランジスタFET11での電力損失は最小に
なる。
400が図3(A)に示されたようにPWM信号を出力
すると、出力されたPWM信号は、第2スイッチング制
御部600のトリガーパルス信号発生部610に入力さ
れるのでトリガーパルス信号発生部610は図3(C)
に示されたように所定の幅(t3〜t5)をもつトリガ
ーパルス信号を出力することになる。
力するトリガーパルス信号は、第2スイッチング素子駆
動部630でレベルが調節され、部分共振部300の電
界効果トランジスタFET13のゲートに印加される。
すると、時間t3に電界効果トランジスタFET13が
オンになり、共振用コンデンサーC15,ダイオードD
15,共振用コイルL13及び電界効果トランジスタF
ET13に閉回路が形成される。
3(E)に示されたように放電され、ダイオードD1
5,共振用コイルL13及び電界効果トランジスタFE
T13に図3(F)に示されたように共振電流I4が流
れ、共振用コンデンサーC15及び共振用コイルL13
は共振する。上記共振用コイルL13に流れる共振電流
I4は、共振用コイルL13と結合してトランスを成す
コイルL11に誘導され逆起電力を発生させ、フライ・
ホイールダイオードD11に流れる電流I2を抑制す
る。
が出力するPWM信号が時間遅延器510で所定時間遅
延され時間t4より図3(B)に示されたようにPWM
信号が出力される。上記時間遅延器510で遅延された
PWM信号は、第1スイッチング素子駆動部530を介
して電界効果トランジスタFET11のゲートに印加さ
れるので電界効果トランジスタFET11がオンにな
る。
に流れる共振電流I4によってコイルL11には逆起電
力が誘導され、その逆起電力はフライ・ホイールダイオ
ードD11に流れる電流を抑制し、その後、上記電界効
果トランジスタFET11はオンになる。電界効果トラ
ンジスタFET11がオンになる場合、電界効果トラン
ジスタFET11に流れる電流I1は最小になり、これ
によって電界効果トランジスタFET11での電力損失
は最小となる。
界効果トランジスタFET11がオフになる場合、共振
用コンデンサーC15に電流I3が流れるようにして充
電させ、電界効果トランジスタFET11には電流I1
が流れないようにして、電界効果トランジスタFET1
1がオフになる時、発生する電力損失が最小になるよう
にする。
がオンになる前にまず部分共振部300の電界効果トラ
ンジスタFET13をオンにしてフライ・ホイールダイ
オードD11に流れる電流を抑制し、電界効果トランジ
スタFET13がオンになった場合、電界効果トランジ
スタFET11をオフにすることによって電界効果トラ
ンジスタFET13がオンになる時、発生する電力損失
は最小になる。
路での第1スイッチング制御部及び第2スイッチング制
御部の実施例を示した詳細回路図である。ここに図示さ
れたように上記PWM制御器400は、帰還する作動電
圧Voutを受けてPWM信号を出力するPWM信号出力部
410の出力端子にトランスの一次コイルT11が接続
される。
遅延器510は、上記トランスの一次コイルT11の信
号の誘導を受ける二次コイルT13に遅延用コンデンサ
ーC17が並列に接続される。上記第1スイッチング素
子駆動部530で、上記二次コイルT13及び遅延用コ
ンデンサーC17の一方の接続点は抵抗R11及びダイ
オードD17を順次的に介してトランジスタQ11のエ
ミッター、抵抗R15の一方の端子及び上記電界効果ト
ランジスタFET11のゲートに接続される。また、上
記二次コイルT13及び遅延用コンデンサーC17の一
方の接続点は並列に接続された抵抗R13及びコンデン
サーC19を介してトランジスタQ11のベースに接続
される。そして、上記二次コイルT13及び遅延用コン
デンサーC17のもう一方の接続点は上記トランジスタ
Q11のコレクタ及び抵抗R15のもう一方の端子と、
上記電界効果トランジスタFET11,FET13のソ
ース、共振用コンデンサーC15及びフライ・ホイール
ダイオードD11のカソードの接続点に共通に接続され
る。
記トランスの一次コイルT11の信号の誘導を受ける二
次コイルT13の一方の端子は、抵抗R17及びコンデ
ンサーC21を介して抵抗R19の一方の端子、ダイオ
ードD19のカソード及び上記電界効果トランジスタF
ET13のゲートに共通に接続される。そして、上記二
次コイルT13のもう一方の端子は上記抵抗R19のも
う一方の端子及びダイオードD19のアノードと上記電
界効果トランジスタFET13のソース、共振用コンデ
ンサーC15及びフライ・ホイールダイオードD11の
カソードの接続点に共通に接続される。
給される作動電圧VoutのレベルによってPWM制御器4
00のPWM信号出力部410から図5(A)に示され
たように時間t11にPWM信号を出力し、出力された
PWM信号はトランスの一次コイルT11に印加され
る。上記一次コイルT11に印加されたPWM信号は、
第2スイッチング制御部600の二次コイルT15に、
図5(B)に示されたように誘導される。
信号は抵抗R17を介してコンデンサーC21及び抵抗
R17によって微分され、ダイオードD19によってマ
イナス微分信号は除去された後、電界効果トランジスタ
FET13のゲートに図5(C)に示されたように印加
されるので電界効果トランジスタFET13はオンにな
る。
た電源によって共振用コイルL13に共振電流が流れる
ようになり、共振用コイルL13に流れる共振電流によ
ってコイルL11には逆起電力が誘導される。そして、
上記一次コイルT11に印加されたPWM信号は、第1
スイッチング制御部500の時間遅延部510の二次コ
イルT13に、図5(D)に示されたように誘導され
る。上記二次コイルT13に誘導されたPWM信号は遅
延用コンデンサーC17によって図5(D)に示された
ように所定の時間Δtの間、遅延されて、時間t12よ
りPWM信号を出力することになる。
がオンになり、直流電圧出力部100から出力される出
力電圧V11は電界効果トランジスタFET11を介
し、コイルL11及びコンデンサーC11を介して作動
電圧Voutとして出力される。この時、トランジスタQ1
1のベースには高電位が印加されるのでトランジスタQ
11はオフ状態である。このような状態で時間遅延器5
10が時間t13に低電位を出力すると、トランジスタ
Q11のベースには低電位が印加されてオンになり、電
界効果トランジスタFET11のゲートには低電位が印
加されるので電界効果トランジスタFET11はオフに
なる。
スイッチングするスイッチング素子がオン及びオフにな
る場合に発生する電力損失の原因を除去することによっ
て電力損失を減らし、またスイッチング素子から発生す
る発熱量が減少するのでスイッチング素子を冷却させる
ための放熱装置及び冷却装置の大きさも小さくなる。
る。
ある。
る。
チング制御部の実施例構成を示した詳細回路図である。
る。
Claims (7)
- 【請求項1】 直流電圧を出力する直流電圧出力部と、
負荷に供給される作動電圧のレベルによる幅のPWM信
号を出力するPWM制御器と、上記PWM制御器の出力
信号によって第1スイッチング素子がオン及びオフにな
りながら上記直流電圧出力部の出力電圧をスイッチング
して降圧し、直流電圧に変換して負荷に作動電圧として
供給する電圧降圧型電源回路において、 上記PWM制御器が出力するPWM信号を時間遅延させ
てその遅延されたPWM信号によって上記第1スイッチ
ング素子を制御する第1スイッチング制御部と、上記P
WM制御器が出力するPWM信号によってトリガーパル
ス信号を発生させる第2スイッチング制御部と、上記第
2スイッチング制御部の出力信号によって制御される第
2スイッチング素子を備えて上記第1スイッチング素子
がオン及びオフになる場合、第1スイッチング素子に電
流が流れないようにする部分共振部とから構成されるこ
とを特徴とする部分共振方式の電圧降圧型電源回路。 - 【請求項2】 上記第2スイッチング素子は、 上記第1スイッチング素子がオンになる前、先にオンに
なり、第1スイッチング素子がオンになった後にオフに
なるように上記第1スイッチング制御部がPWM信号を
時間遅延させて上記第2スイッチング制御部がトリガー
パルス信号を発生させることを特徴とする請求項1に記
載の部分共振方式の電圧降圧型電源回路。 - 【請求項3】 上記第1制御部は、 上記PWM制御器が出力するPWM信号を時間遅延させ
る時間遅延器と、上記時間遅延器の出力信号レベルを調
節して上記第1スイッチング素子を制御する第1スイッ
チング素子駆動部とから構成されることを特徴とする請
求項1に記載の部分共振方式の電圧降圧型電源回路。 - 【請求項4】 上記時間遅延器は、 上記PWM制御器が出力するPWM信号を受けるトラン
スと、上記トランスが受けたPWM信号を遅延させる遅
延用コンデンサーとから構成されることを特徴とする請
求項3に記載の部分共振方式の電圧降圧型電源回路。 - 【請求項5】 上記第2制御部は、 上記PWM制御器が出力するPWM信号によってトリガ
ーされトリガーパルス信号を発生させるトリガーパルス
信号発生部と、上記トリガーパルス信号発生部の出力信
号レベルを調節して上記第2スイッチング素子を制御す
る第2スイッチング素子駆動部とから構成されることを
特徴とする請求項1に記載の部分共振方式の電圧降圧型
電源回路。 - 【請求項6】 上記第2制御部は、 上記PWM制御器が出力するPWM信号を受けるトラン
スと、上記トランスが受けたPWM信号を微分する微分
器と、上記微分器のマイナス微分信号を除去してプラス
微分信号だけを第2スイッチング素子に印加されるよう
にするダイオードとから構成されることを特徴とする請
求項1に記載の部分共振方式の電圧降圧型電源回路。 - 【請求項7】 部分共振部は、 上記第1スイッチング素子がオフになる場合、上記直流
電圧出力部の出力電圧を充電させ第1スイッチング素子
に電流が流れないようにする共振用コンデンサーと、第
1スイッチング素子がオンになる前、まずオンになって
上記共振用コンデンサーの充電電圧が放電されるように
する第2スイッチング素子と、上記共振用コンデンサー
の放電電流を上記電圧降圧部に伝達して上記第1スイッ
チング素子がオンになる初期に流れる電流がないように
するトランスとから構成されることを特徴とする請求項
1に記載の部分共振方式の電圧降圧型電源回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960019368A KR0166763B1 (ko) | 1996-05-31 | 1996-05-31 | 부분공진방식의 전압강압형 전원회로 |
KR1019960032670A KR0181922B1 (ko) | 1996-08-05 | 1996-08-05 | 하나의 피더블유엠 펄스에 의해 제어되는 부분공진방식의 전압강압형 전원회로 |
KR19368/1996 | 1996-08-05 | ||
KR32670/1996 | 1996-08-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1066332A true JPH1066332A (ja) | 1998-03-06 |
JP3744648B2 JP3744648B2 (ja) | 2006-02-15 |
Family
ID=26631877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13124897A Expired - Fee Related JP3744648B2 (ja) | 1996-05-31 | 1997-05-21 | 部分共振方式の電圧降圧型電源回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5825103A (ja) |
JP (1) | JP3744648B2 (ja) |
CN (1) | CN1123963C (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1132481A (ja) * | 1997-07-08 | 1999-02-02 | Media Technol:Kk | スイッチングレギュレータ |
WO1999030407A1 (en) * | 1997-12-08 | 1999-06-17 | Semi-Tech Design, Inc. | Method and circuit for detection of primary switches status in isolated dc/dc converters |
US9178422B2 (en) * | 2013-02-21 | 2015-11-03 | Texas Instruments Incorporated | Resonance-based single inductor output-driven DC-DC converter and method |
CN103326567B (zh) * | 2013-07-17 | 2016-08-10 | 合肥工业大学 | 一种开关变换器延时控制方法及实施装置 |
CN107204763A (zh) * | 2016-03-17 | 2017-09-26 | 峰范(北京)科技有限公司 | 金属触控按键结构 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06269164A (ja) * | 1993-03-11 | 1994-09-22 | Sanken Electric Co Ltd | Pwm型dc−dcコンバータ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE421095B (sv) * | 1979-10-16 | 1981-11-23 | Andersson H E B | Forfarande for omvandling av en spenning till en annan |
US4893227A (en) * | 1988-07-08 | 1990-01-09 | Venus Scientific, Inc. | Push pull resonant flyback switchmode power supply converter |
US5180964A (en) * | 1990-03-28 | 1993-01-19 | Ewing Gerald D | Zero-voltage switched FM-PWM converter |
US5291388A (en) * | 1992-04-16 | 1994-03-01 | Westinghouse Electric Corp. | Reconfigurable inverter apparatus for battery-powered vehicle drive |
US5615093A (en) * | 1994-08-05 | 1997-03-25 | Linfinity Microelectronics | Current synchronous zero voltage switching resonant topology |
-
1997
- 1997-05-21 JP JP13124897A patent/JP3744648B2/ja not_active Expired - Fee Related
- 1997-05-28 US US08/864,686 patent/US5825103A/en not_active Expired - Lifetime
- 1997-05-28 CN CN97112107A patent/CN1123963C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06269164A (ja) * | 1993-03-11 | 1994-09-22 | Sanken Electric Co Ltd | Pwm型dc−dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
CN1123963C (zh) | 2003-10-08 |
JP3744648B2 (ja) | 2006-02-15 |
US5825103A (en) | 1998-10-20 |
CN1188920A (zh) | 1998-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5479089A (en) | Power converter apparatus having instantaneous commutation switching system | |
EP2066012B1 (en) | Self-supply circuit and method for a voltage converter | |
JP3164838B2 (ja) | スイッチング回路及びそれを用いた変換装置、力率改善電源装置 | |
JP3475887B2 (ja) | スイッチング電源装置 | |
JP2708773B2 (ja) | 高周波電源装置 | |
CN109713907B (zh) | 开关电源的控制方法及电路 | |
WO2001082460A1 (fr) | Convertisseur continu-continu de commutation | |
US5914591A (en) | Switching power supply | |
JP2005525069A (ja) | 電力変換装置 | |
WO2001067588A1 (en) | Synchronous rectification in a flyback converter | |
JP2001037220A (ja) | スイッチング電源装置 | |
US5719754A (en) | Integrated power converter and method of operation thereof | |
JPH07169582A (ja) | ガス放電ランプの制御回路 | |
JP3744648B2 (ja) | 部分共振方式の電圧降圧型電源回路 | |
JP3211463B2 (ja) | スイッチ回路 | |
JPH09131058A (ja) | 同調スイッチ・モード電源装置 | |
JP3263751B2 (ja) | スイッチング電源 | |
US6650558B1 (en) | Asymmetrical drive circuit for full-wave bridge | |
JP6603927B1 (ja) | プラズマ装置用直流パルス電源装置 | |
JP2000333455A (ja) | 双方向dc−dcコンバータ | |
KR0166763B1 (ko) | 부분공진방식의 전압강압형 전원회로 | |
JPH01209956A (ja) | 共振形コンバータ | |
JP2003052166A (ja) | スイッチング電源回路 | |
KR0181922B1 (ko) | 하나의 피더블유엠 펄스에 의해 제어되는 부분공진방식의 전압강압형 전원회로 | |
JPH11252807A (ja) | 充電装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |