JPH0554729B2 - - Google Patents
Info
- Publication number
- JPH0554729B2 JPH0554729B2 JP63066145A JP6614588A JPH0554729B2 JP H0554729 B2 JPH0554729 B2 JP H0554729B2 JP 63066145 A JP63066145 A JP 63066145A JP 6614588 A JP6614588 A JP 6614588A JP H0554729 B2 JPH0554729 B2 JP H0554729B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- driven
- collector
- voltage
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 101150073536 FET3 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は電源回路のDC−ACインバータ、
DC−DCコンバータなどの電力トランジスタをス
イツチング駆動するためのトランジスタ駆動回路
に関する。
DC−DCコンバータなどの電力トランジスタをス
イツチング駆動するためのトランジスタ駆動回路
に関する。
「従来の技術」
従来のトランジスタ駆動回路は第３図に示すよ
うに正電源端子１１と負電源端子１２との間にコ
ンデンサ１３，１４の直列回路が接続され、トラ
ンジスタ１５のコレクタが抵抗器１６を介して正
電源端子１１に接続され、エミツタが負電源端子
１２に接続され、コレクタはトランジスタ１７の
ベースに接続され、トランジスタ１７のコレクタ
が抵抗器１８を通じて正電源端子１２に接続さ
れ、エミツタは被駆動トランジスタ１９ベースに
接続され、エミツタ、ベース間にダイオード２１
が接続される。被駆動トランジスタ１９のエミツ
タはコンデンサ１３，１４の接続点に接続され
る。被駆動トランジスタ１９のコレクタは正電源
端子２２に接続され、エミツタは電流検出抵抗器
２３を通じて負電源端子２４に接続される。電流
検出抵抗器２３の両端は差動増幅器２５の入力側
に接続され、差動増幅器２５の出力側は比較器２
６の反転入力側に接続され、比較器２６の非反転
入力側に規準電圧源２７が接続され、比較器２６
の出力側はpnpトランジスタ２８のベースに接続
され、トランジスタ２８のエミツタは正電源端子
１１に接続され、コレクタはトランジスタ１５の
ベースに接続される。
うに正電源端子１１と負電源端子１２との間にコ
ンデンサ１３，１４の直列回路が接続され、トラ
ンジスタ１５のコレクタが抵抗器１６を介して正
電源端子１１に接続され、エミツタが負電源端子
１２に接続され、コレクタはトランジスタ１７の
ベースに接続され、トランジスタ１７のコレクタ
が抵抗器１８を通じて正電源端子１２に接続さ
れ、エミツタは被駆動トランジスタ１９ベースに
接続され、エミツタ、ベース間にダイオード２１
が接続される。被駆動トランジスタ１９のエミツ
タはコンデンサ１３，１４の接続点に接続され
る。被駆動トランジスタ１９のコレクタは正電源
端子２２に接続され、エミツタは電流検出抵抗器
２３を通じて負電源端子２４に接続される。電流
検出抵抗器２３の両端は差動増幅器２５の入力側
に接続され、差動増幅器２５の出力側は比較器２
６の反転入力側に接続され、比較器２６の非反転
入力側に規準電圧源２７が接続され、比較器２６
の出力側はpnpトランジスタ２８のベースに接続
され、トランジスタ２８のエミツタは正電源端子
１１に接続され、コレクタはトランジスタ１５の
ベースに接続される。
トランジスタ１５のベースに信号電圧が印加さ
れると、トランジスタ１５がオンし、トランジス
タ１７がオフし、被駆動トランジスタ１９のベー
ス、エミツタはコンデンサ１４の電圧に近い電圧
で逆バイアスされ、被駆動トランジスタ１９はオ
フ状態となる。トランジスタ１５がオフになる
と、抵抗器１６を通じてトランジスタ１７にベー
ス電流が流れ、トランジスタ１７がオンし、トラ
ンジスタ１７、抵抗器１８を通じて被駆動トラン
ジスタ１９にベース電流が供給され、このトラン
ジスタ１９はオンとなる。
れると、トランジスタ１５がオンし、トランジス
タ１７がオフし、被駆動トランジスタ１９のベー
ス、エミツタはコンデンサ１４の電圧に近い電圧
で逆バイアスされ、被駆動トランジスタ１９はオ
フ状態となる。トランジスタ１５がオフになる
と、抵抗器１６を通じてトランジスタ１７にベー
ス電流が流れ、トランジスタ１７がオンし、トラ
ンジスタ１７、抵抗器１８を通じて被駆動トラン
ジスタ１９にベース電流が供給され、このトラン
ジスタ１９はオンとなる。
被駆動トランジスタ１９に過電流が流れると、
これが電流検出抵抗器２３で検出され、増幅器２
５の出力電圧が規準電圧より高くなり比較器２６
の出力が低レベルになり、トランジスタ２８がオ
ンとなり、よつてトランジスタ１５にベース電流
が供給され、トランジスタ１５がオンとなり、ト
ランジスタ１７がオフとなり、被駆動トランジス
タ１９のベース電流が遮断される。なおダイオー
ド２１は被駆動トランジスタ１９に蓄積した電荷
を引き抜くためのものである。
これが電流検出抵抗器２３で検出され、増幅器２
５の出力電圧が規準電圧より高くなり比較器２６
の出力が低レベルになり、トランジスタ２８がオ
ンとなり、よつてトランジスタ１５にベース電流
が供給され、トランジスタ１５がオンとなり、ト
ランジスタ１７がオフとなり、被駆動トランジス
タ１９のベース電流が遮断される。なおダイオー
ド２１は被駆動トランジスタ１９に蓄積した電荷
を引き抜くためのものである。
「発明が解決しようとする課題」
第３図に示した従来回路においては電流ピーク
値に対する保護は可能であるが、駆動回路の電源
電圧が下りベース電流が減少したり、あるいは被
駆動トランジスタ１９の電流増幅率hFEが低い場
合、被駆動トランジスタ１９は過電流時に飽和領
域から非飽和（能動）領域に移行し、コレクタ、
エミツタオン電圧VCE(ON)が上昇することがある。
この場合保護回路が動作するまでピーク電流が流
れなくなり、VCE(ON)×ICで規定されるコレクタ損
失が素子定格値を超え、素子破壊に至ることがあ
る。
値に対する保護は可能であるが、駆動回路の電源
電圧が下りベース電流が減少したり、あるいは被
駆動トランジスタ１９の電流増幅率hFEが低い場
合、被駆動トランジスタ１９は過電流時に飽和領
域から非飽和（能動）領域に移行し、コレクタ、
エミツタオン電圧VCE(ON)が上昇することがある。
この場合保護回路が動作するまでピーク電流が流
れなくなり、VCE(ON)×ICで規定されるコレクタ損
失が素子定格値を超え、素子破壊に至ることがあ
る。
第４図にベース電流一定条件でのトランジスタ
のVCE(ON)対IC特性を示す。この図より同一コレク
タ電流でもベース電流が減少すると非飽和（能
動）領域に入りコレクタ、エミツタ間電圧VCE(ON)
が急激に上昇することが解る。
のVCE(ON)対IC特性を示す。この図より同一コレク
タ電流でもベース電流が減少すると非飽和（能
動）領域に入りコレクタ、エミツタ間電圧VCE(ON)
が急激に上昇することが解る。
「課題を解決するための手段」
この発明によれば被駆動トランジスタのベー
ス、エミツタに電界効果トランジスタ（FETと
記す）のドレイン、ソースがそれぞれ接続され、
そのFETのゲートと被駆動トランジスタのコレ
クタとの間に抵抗器が接続され、被駆動トランジ
スタのオン期間中はオフとされ、オフの期間中は
オンにされてFETのゲート電位を、そのソース
電位より低い電位に維持するオフに引く回路が設
けられる。
ス、エミツタに電界効果トランジスタ（FETと
記す）のドレイン、ソースがそれぞれ接続され、
そのFETのゲートと被駆動トランジスタのコレ
クタとの間に抵抗器が接続され、被駆動トランジ
スタのオン期間中はオフとされ、オフの期間中は
オンにされてFETのゲート電位を、そのソース
電位より低い電位に維持するオフに引く回路が設
けられる。
「作用」
被駆動トランジスタのコレクタ、エミツタ間電
圧VCE(ON)が上昇すると、この電圧が抵抗を通じて
FETのゲートに与えられ、そのゲート電圧がし
きい値を超えるとFETがオンとなり、被駆動ト
ランジスタのベース電流がFETにバイパスし、
被駆動トランジスタが遮断（オフ）となり、過電
流によるコレクタ損失急増を防止し、被駆動トラ
ンジスタの破損を防止する。
圧VCE(ON)が上昇すると、この電圧が抵抗を通じて
FETのゲートに与えられ、そのゲート電圧がし
きい値を超えるとFETがオンとなり、被駆動ト
ランジスタのベース電流がFETにバイパスし、
被駆動トランジスタが遮断（オフ）となり、過電
流によるコレクタ損失急増を防止し、被駆動トラ
ンジスタの破損を防止する。
「実施例」
第１図はこの発明の実施例を示し、第３図と対
応する部分には同一符号を付けてある。この発明
においては被駆動トランジスタ１９のベース、エ
ミツタにFET３１のドレイン、ソースがそれぞ
れ接続される。FET３１のゲートは抵抗器３２
を通じて被駆動トランジスタ１９のコレクタに接
続される。FET３１のゲートはダイオード３３
を通じてトランジスタ１５のコレクタに接続され
る。このゲートをコレクタに接続した回路が、被
駆動トランジスタ１９のオフ期間中FETのゲー
ト電位をオフに引く回路を構成している。
応する部分には同一符号を付けてある。この発明
においては被駆動トランジスタ１９のベース、エ
ミツタにFET３１のドレイン、ソースがそれぞ
れ接続される。FET３１のゲートは抵抗器３２
を通じて被駆動トランジスタ１９のコレクタに接
続される。FET３１のゲートはダイオード３３
を通じてトランジスタ１５のコレクタに接続され
る。このゲートをコレクタに接続した回路が、被
駆動トランジスタ１９のオフ期間中FETのゲー
ト電位をオフに引く回路を構成している。
必要に応じてFET３１のゲート、ソース間に
コンデンサ３４が接続され、コンデンサ３４と並
列にツエナーダイオード３５が接続され、トラン
ジスタ１５のコレクタとトランジスタ１７のベー
スとの間にダイオード３６が挿入される。
コンデンサ３４が接続され、コンデンサ３４と並
列にツエナーダイオード３５が接続され、トラン
ジスタ１５のコレクタとトランジスタ１７のベー
スとの間にダイオード３６が挿入される。
被駆動トランジスタ１９がオンの時は、FET
３１のゲートしきい値は約3V以上で、被駆動ト
ランジスタ１９のVCE(ON)の約0.7〜1.4Vより十分
高く、FET３１はオンしない。
３１のゲートしきい値は約3V以上で、被駆動ト
ランジスタ１９のVCE(ON)の約0.7〜1.4Vより十分
高く、FET３１はオンしない。
被駆動トランジスタ１９がオフの場合、抵抗器
３２を通じてFET３１のゲートにコレクタ電圧
が印加されるが、この時駆動回路のトランジスタ
１５がオンしているため、抵抗器３２−ダイオー
ド３３−トランジスタ１５の向きに電流が流れ、
FET３１のゲートはソース電位よりも低く維持
され、FET３１がオンすることはない。FET３
１は電圧駆動素子であるため、抵抗器３２として
大きな抵抗値のものを使用でき、ダイオード３３
を流れる電流は微少とすることができる。
３２を通じてFET３１のゲートにコレクタ電圧
が印加されるが、この時駆動回路のトランジスタ
１５がオンしているため、抵抗器３２−ダイオー
ド３３−トランジスタ１５の向きに電流が流れ、
FET３１のゲートはソース電位よりも低く維持
され、FET３１がオンすることはない。FET３
１は電圧駆動素子であるため、抵抗器３２として
大きな抵抗値のものを使用でき、ダイオード３３
を流れる電流は微少とすることができる。
第２図にトランジスタ１５の駆動信号VBE1、ト
ランジスタ１７のベース電圧VB2、トランジスタ
１７のエミツタ電圧VE2（被駆動トランジスタ１
９のベース電圧VB）、FET３１のゲート電圧VGS、
被駆動トランジスタ１９のベース電流IB、被駆動
トランジスタ１９のコレクタ、エミツタ間電圧
VCE、被駆動トランジスタ１９のコレクタ電流IC
の各状態を示す。
ランジスタ１７のベース電圧VB2、トランジスタ
１７のエミツタ電圧VE2（被駆動トランジスタ１
９のベース電圧VB）、FET３１のゲート電圧VGS、
被駆動トランジスタ１９のベース電流IB、被駆動
トランジスタ１９のコレクタ、エミツタ間電圧
VCE、被駆動トランジスタ１９のコレクタ電流IC
の各状態を示す。
被駆動トランジスタ１９がオンしてコレクタ電
流ICが増加し、その過電流期間に示すようにコレ
クタ電流ICが過大でベース電流IBが不足して来る
と、コレクタ、エミツタ間電圧VCEが増加して、
これがFET３１のゲートに印加され、そのゲー
ト電圧VGSがしきい値を超えると、FET３１がオ
ンとなり、被駆動トランジスタ１９のベース電圧
VBが下ると共にベース電流IBがFET３１にバイ
パスされ、被駆動トランジスタ１９がオフとな
り、被駆動トランジスタ１９が破損するおそれは
ない。この時、FET３１のゲート、ソース間は
ツエナーダイオード３５のツエナー電圧VZDに保
持され、過電圧がFET３１に印加されない。
流ICが増加し、その過電流期間に示すようにコレ
クタ電流ICが過大でベース電流IBが不足して来る
と、コレクタ、エミツタ間電圧VCEが増加して、
これがFET３１のゲートに印加され、そのゲー
ト電圧VGSがしきい値を超えると、FET３１がオ
ンとなり、被駆動トランジスタ１９のベース電圧
VBが下ると共にベース電流IBがFET３１にバイ
パスされ、被駆動トランジスタ１９がオフとな
り、被駆動トランジスタ１９が破損するおそれは
ない。この時、FET３１のゲート、ソース間は
ツエナーダイオード３５のツエナー電圧VZDに保
持され、過電圧がFET３１に印加されない。
なおトランジスタ１５がオンからオフに移行
し、ベース電流IBが流れ出した時に、被駆動トラ
ンジスタ１９がオンとなる前にFET３１がオン
するのを防止するため、コンデンサ３４により
FET３１のゲート電圧の立下りが遅れるように
されている。ダイオード３３はトランジスタ１５
がオフの時、正電源端子１１の電圧がFET３１
のゲートに印加されるのを防止するためである。
ダイオード３６はトランジスタ１５がオフの時、
正電源端子２２の電圧が正電源端子１１に印加さ
れるのを防止するためである。
し、ベース電流IBが流れ出した時に、被駆動トラ
ンジスタ１９がオンとなる前にFET３１がオン
するのを防止するため、コンデンサ３４により
FET３１のゲート電圧の立下りが遅れるように
されている。ダイオード３３はトランジスタ１５
がオフの時、正電源端子１１の電圧がFET３１
のゲートに印加されるのを防止するためである。
ダイオード３６はトランジスタ１５がオフの時、
正電源端子２２の電圧が正電源端子１１に印加さ
れるのを防止するためである。
「発明の効果」
以上述べたようにこの発明によればコレクタ電
流が過電流となつてベース電流が不足して来る
と、FET３１がオンとなり被駆動トランジスタ
１９がオフとされ、被駆動トランジスタ１９が破
損するおそれはない。
流が過電流となつてベース電流が不足して来る
と、FET３１がオンとなり被駆動トランジスタ
１９がオフとされ、被駆動トランジスタ１９が破
損するおそれはない。
被駆動トランジスタが非飽和状態にならないよ
うにするため、従来はコレクタ電流の最大ピーク
値に合せてベース電流を設計していたため、通常
の動作時に必要となるベース電流の数倍もの電流
を流すことがあつた。そのため駆動回路の大形
化、スイツチング動作のターンオフ時間が長びく
などの欠点があつた。しかしこの発明によれば被
駆動トランジスタのベース電流は通常時に必要な
電流ですみ、スイツチング特性の向上、駆動回路
の小形化を計ることができる。
うにするため、従来はコレクタ電流の最大ピーク
値に合せてベース電流を設計していたため、通常
の動作時に必要となるベース電流の数倍もの電流
を流すことがあつた。そのため駆動回路の大形
化、スイツチング動作のターンオフ時間が長びく
などの欠点があつた。しかしこの発明によれば被
駆動トランジスタのベース電流は通常時に必要な
電流ですみ、スイツチング特性の向上、駆動回路
の小形化を計ることができる。
またコレクタ電流の過電流ピークを検出する方
式に比べ、電流検出抵抗器が不要で抵抗の発熱損
失が減少する他、コレクタ損失も素子定格範囲に
納めることができ、トランジスタの保護特性が向
上する。
式に比べ、電流検出抵抗器が不要で抵抗の発熱損
失が減少する他、コレクタ損失も素子定格範囲に
納めることができ、トランジスタの保護特性が向
上する。
第１図はこの発明の実施例を示す回路図、第２
図はその各部の動作例を示す図、第３図は従来の
トランジスタ駆動回路を示す回路図、第４図はト
ランジスタのVCE対IC特性図である。
図はその各部の動作例を示す図、第３図は従来の
トランジスタ駆動回路を示す回路図、第４図はト
ランジスタのVCE対IC特性図である。
Claims (1)
- 【特許請求の範囲】 １ 被駆動トランジスタのベース、エミツタに電
界効果トランジスタのドレイン、ソースがそれぞ
れ接続され、 上記被駆動トランジスタのコレクタと上記電界
効果トランジスタのゲートとの間に抵抗器が接続
され、 上記被駆動トランジスタのオン期間中はオフと
され、オフの期間中はオンにされて上記電界効果
トランジスタのゲートを、そのソース電位より低
い電位点に維持するオフに引く回路が設けられて
いる保護機能付トランジスタ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066145A JPH01238312A (ja) | 1988-03-18 | 1988-03-18 | 保護機能付トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63066145A JPH01238312A (ja) | 1988-03-18 | 1988-03-18 | 保護機能付トランジスタ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01238312A JPH01238312A (ja) | 1989-09-22 |
| JPH0554729B2 true JPH0554729B2 (ja) | 1993-08-13 |
Family
ID=13307403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63066145A Granted JPH01238312A (ja) | 1988-03-18 | 1988-03-18 | 保護機能付トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238312A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0468917A (ja) * | 1990-07-06 | 1992-03-04 | Sharp Corp | トランジスタの出力短絡保護回路 |
| JP6324696B2 (ja) * | 2013-10-03 | 2018-05-16 | 三菱重工オートモーティブサーマルシステムズ株式会社 | 負荷駆動装置及びそれを備えた車両用空調装置並びに負荷短絡保護回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57125045U (ja) * | 1981-01-28 | 1982-08-04 |
-
1988
- 1988-03-18 JP JP63066145A patent/JPH01238312A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01238312A (ja) | 1989-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| US5625518A (en) | Clamping circuit with reverse polarity protection | |
| JPH0554729B2 (ja) | ||
| JPH08126304A (ja) | スイッチング電源 | |
| JP3175205B2 (ja) | スイッチング電源装置の突入電流抑制回路 | |
| JP2000308340A (ja) | ヒューズレスｄｃ／ｄｃコンバータ | |
| JP3052865B2 (ja) | スイッチング電源装置 | |
| JPH049618Y2 (ja) | ||
| JP2000175345A (ja) | 過電流保護回路装置 | |
| JP3467851B2 (ja) | 短絡回路 | |
| JPH11220877A (ja) | スイッチング電源装置 | |
| JPH0756582Y2 (ja) | 過電流検出回路 | |
| JP3651637B2 (ja) | Ｄｃ／ｄｃコンバータ装置 | |
| JP2978183B2 (ja) | 自励インバータ | |
| JP3273744B2 (ja) | スイッチング素子駆動回路 | |
| JP2911767B2 (ja) | スイッチング素子の駆動回路 | |
| JP2547101Y2 (ja) | 過電流保護回路 | |
| JP3724780B2 (ja) | 電源供給制御装置 | |
| JPH0467720A (ja) | Ｉｇｂｔ過電流保護回路 | |
| JPS5914823Y2 (ja) | 電圧変換装置 | |
| JPS5932212Y2 (ja) | スイツチングレギユレ−タ | |
| JP3119585B2 (ja) | 逆電流バイパス回路 | |
| KR910002046Y1 (ko) | Dc/dc 변환기의 과전압 및 과전류 보호회로 | |
| JPH0746901B2 (ja) | 低電圧検出回路 | |
| JPH05191969A (ja) | 電圧形交直変換装置用パワーｍｏｓｆｅｔの駆動回路 |