JPH0756582Y2 - 過電流検出回路 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は，負荷駆動用半導体スイッチング素子の過電流
検出回路に関するものであり，より特定的にはサーボモ
ータなどを駆動するトランジスタ,FETなどの半導体スイ
ッチング素子に流れる過電流を抵抗器を介して検出する
過電流検出回路に関する。

〔従来の技術〕

三相サーボモータなどの誘導性負荷を駆動するため，ス
イッチング駆動回路としてのブリッジインバータを構成
するトランジスタは，何らかの原因でトランジスタに過
大なオン電流が長時間，例えば100μｓ以上流れ続ける
と過負荷状態となりトランジスタが破壊する。

また，トランジスタのオン状態で過電流が長時間流れ続
けた場合も同様にトランジスタが破壊する。

このような半導体スイッチング素子の過電流による破壊
はトランジスタに限らず,FETなどの他の半導体スイッチ
ング素子を使用した場合も同様である。

そこで、かかる半導体スイッチング素子の過電流による
破壊を未然に防止するため，半導体スイッチング素子に
流れる電流を監視して過電流を検出し，過電流が流れた
場合迅速に保護回路を動作させて半導体スイッチング素
子に流れる電流を遮断することが必要になる。

このような過電流を検出する方法としては種々の方法が
あるが，低価格，簡単な回路構成で実現する１つの方法
として，半導体スイッチング素子に流れる電流を検出す
る抵抗器を配設し，その検出抵抗器の端子間電圧をコン
パレータなどで監視する方法が知られている。このよう
な検出抵抗器としては巻線抵抗器を用いる場合が多く，
抵抗器にはインダクタンス成分が存在している。

スイッチングの瞬間，半導体スイッチング素子にパルス
電流が流れる。これは半導体スイッチング素子のスイッ
チング速度が高速度になると，エミッタ・コレクタ間の
寄生容量によってエミッタ・コレクタ間があたかも短絡
状態となることによる。このパルス電流自体は瞬間的で
ありその電流によって半導体スイッチング素子が破壊さ
れることはないが，パルス電流が検出抵抗器に流れると
検出抵抗器のインダクタンス成分によって増幅され，瞬
間的ではあるがより高い電圧が発生する。この現象は負
荷がサーボモータなどの誘導性負荷の場合，より顕著に
なる。この瞬間的な高電圧を検出してそのまま過電流で
あると判断してしまうと正確な過電流検出が行えない。
そこで検出抵抗器の後段にノイズ除去用のフィルタ回路
を配設している。

第４図にこのような従来のサーボモータを駆動するブリ
ッジインバータの過電流検出回路を示す。同図におい
て，サーボモータの１相がL,Rの負荷として示されてお
り，この負荷を駆動するブリッジインバータ２に相補的
に動作させられる２つのFETスイッチング素子FET1,FET2
が設けられている。この回路は３相サーボモータの３相
のうちの１相を駆動する回路を示している。この過電流
検出回路１は,FET1,FET2に流れる過電流を検出する抵抗
器として巻線形抵抗器R1と，抵抗器R2とコンデンサC2で
構成されたRCフィルタを設けている。そして，この過電
流検出回路１においては，このRCフィルタの出力がコン
パレータCMPにおいて抵抗器R3における電圧降下による
基準電圧と比較され,RCフィルタの出力が基準電圧より
高い場合フォトカプラPCを介して，保護回路（図示せ
ず）に過電流検出トリップ信号を出力する。第４図の回
路において，ツェナーダイオードZD1は過電流検出回路
１の動作電圧を発生させる電源として設けられている。

〔考案が解決しようとする課題〕

上記した従来の過電流検出回路では，上記パルス電流に
伴う誤動作を防止するためにはRCフィルタ回路の時定数
をある程度大きくする必要がある。一方，時定数を大き
くすると過電流検出時間が長くなるという問題がある。

すなわち，半導体スイッチング素子の破壊を防止するた
めに過電流を迅速に検出するためフィルタの時定数を小
さくすると誤動作のおそれがあり，一方，誤動作を防止
するためにフィルタの時定数を大きくすると過電流を検
出するまでの時間が長くなり，半導体スイッチング素子
の破損を未然に防止できないといった相反する問題に遭
遇している。

〔課題を解決するための手段〕

上述した問題を解決するため，本考案の過電流検出回路
は，第１図に示したように，検出抵抗器10とフィルタ回
路20との間に電圧抑制回路30を設け，フィルタ回路20の
時定数を小さくした。

好適には電圧抑制回路30はツェナーダイオードを含む回
路によって構成される。

〔作用〕

検出抵抗器10の後段に接続された，例えば，ツェナーダ
イオードを含む電圧抑制回路30は，検出抵抗器10の端子
間の電圧が所定値をこえた場合，その出力を電圧抑制特
性で規定される所定値以下に制限する。

その結果として，検出抵抗器10に瞬間的な高電圧が発生
しても，電圧抑制回路30の出力電圧は所定値以上とはな
らず，フィルタ回路20に印加される電圧も所定値以下で
あるから，フィルタ回路20の時定数をノイズ防止と過電
流早期検出の両条件を満足する範囲で，小さくすること
ができる。

〔実施例〕

本考案の実施例について添付図面を参照して述べる。

第２図に本考案の１実施例としての過電流検出回路図を
示す。この実施例は，三相ACサーボモータ用の駆動回路
に適用した場合について示している。ただし，図解の関
係上,1相分のみ示している。

同図において,2つの電源ラインP1,N1間に半導体スイッ
チング素子として相補的に動作する２つの駆動用FET1,F
ET2が直列に接続されてブリッジインバータ２を構成し
ており,FET1,FET2の接続点ＤがL,Rとして示される誘導
性負荷であるACサーボモータのコイルに接続されてい
る。

一方の電源ラインN1には巻線形検出抵抗器10が挿入され
ている。この検出抵抗器10の両端に並列に電圧抑制回路
30が接続されている。この電圧抑制回路30は，ツェナー
ダイオード301と，そのツェナーダイオード301を安定的
に動作させるための補助抵抗器302とで構成されてい
る。

また，上記電圧抑制回路30の出力端子側に接続されるフ
ィルタ回路20は，抵抗器201とコンデンサ202とで構成さ
れている。その時定数が，例えば５〜10μｓ程度の小さ
い値となるように抵抗器201の抵抗値とコンデンサ202の
容量が設計されている。

さらに，このフィルタ回路20の出力電圧は過電流検出ト
リップ信号発生回路50に印加される。このトリップ信号
発生回路50は，基準電圧発生抵抗器503bと，この抵抗器
503bの端子電圧を比較して上記コンデンサ202の端子電
圧が抵抗器503bの基準電圧以上であるか否かを判別する
コンパレータ501と，このコンパレータ501の出力に基づ
いて過電流検出トリップ信号を出力するフォトカップラ
ー502とを備えている。

さらに詳細に述べると，コンデンサ202の一方の端子を
コンパレータ501の反転側入力端子（−）に接続し，抵
抗器503bと抵抗器503aとの接続点をコンパレータ501の
非反転側入力端子（＋）に接続している。なお，上記基
準電圧は,2つの電源ラインP1,N1間に直列に接続した２
つの抵抗器503a,503bからなる基準電圧発生回路503によ
って電源ラインP1,N1間の電圧をこれらの抵抗器で抵抗
分割して抵抗器503bから供給するようになっている。ま
た，本実施例では両電源ラインP1,N1間にツェナーダイ
オード504aと平滑コンデンサ504bとを有する動作電圧
（Vcc）発生回路504aを設け，このVcc発生回路504から
の電圧にて上記コンパレータ501などを動作させてい
る。フォトカプラー502はコンパレータ501の出力端子に
接続された発光ダイオード502aと，この発光ダイオード
502aに対向配置されたフォトトランジスタ502bとを有
し，コンパレータ501からの「高」レベルの過電流検出
信号でフォトトランジスタ502bがオンとなり，トリップ
信号TRIPを発生する。

トリップ信号TRIPは，図示省略する保護回路に送られ,F
ET1,FET2をオフ，またはFET1,FET2に流れる電流を遮断
させるために用いられる。

上記過電流検出回路の過電流検出動作について述べる。

ブリッジインバータのFET1またはFET2が短絡などして定
格電流以上の過電流が流れ続けると，検出抵抗器10にも
過電流が流れ続ける。これにより，フィルタ回路20のコ
ンデンサ202の端子電圧がフィルタ回路20の時定数で規
定される特性で上昇し，抵抗器503bの端子間の基準電圧
以上となる。このコンデンサ202の端子電圧の高レベル
をコンパレータ501にて検出し、フォトカップラー502を
介して，過電流検出トリップ信号TRIPを発生し，保護回
路を動作させる。

ついで，通常動作について述べる。

誘導性負荷であるサーボモータを駆動するためにFET1,F
ET2を所定のタイミングでスイッチングすると，スイッ
チング時に瞬間的にパルス電流が流れる。このパルス電
流が検出抵抗器10に流れ，検出抵抗器10の両端の電圧降
下が検出抵抗器10の有するインダクタンス分により増幅
され瞬間的にではあるが非常に高くなる。しかしなが
ら，その増幅されて非常に高くなった電圧の波高値は，
第３図に実線で示したように，ツェナーダイオード301
にて制限され，ツェナーダイオード301のしきい値電圧
（ツェナー電圧）以上にはならない。また，そのパルス
電流が流れている時間が非常に短いため，コンデンサ20
2の端子電圧が所定値以上の上昇する前にパルス電流が
消滅し，コンパレータ501において過電流として検出さ
れない。瞬間的ならば，多少の過電流がFET1またはFET2
に流れてたとしても過電流として検出されない。

したがって,RCからなるフィルタ回路20の時定数を小さ
くしてもパルス電流に基づく瞬間的な過電流を誤検出す
ることはない。

なお，第３図の破線はツェナーダイオード301がなく瞬
間的な過電圧が制限されない従来の場合を示している。

以上に述べたように，本考案の実施例によれば，ノイズ
的なパルス電圧をFETに流れる過電流として誤検出する
ことはなく，一方，実際にFETに過電流が流れた場合に
その過電流を検出する時間を短縮することができる。こ
の迅速な過電流検出により保護回路を迅速に動作させて
FETの破壊を未然に防止することができる。なお,FETに
代えてトランジスタなどの半導体スイッチング素子を用
いた場合も同様である。

上記した実施例では電圧抑制回路30としてツェナーダイ
オードを用いた例について説明したが，本考案はこれに
限ることなく，パルス電流に起因して発生する検出抵抗
器に発生する端子間電圧を所定間以下に抑えるものであ
れば他の回路でも実現できる。

上記した実施例では，誘導性負荷として三相のACサーボ
モータへの適用例について説明したが，本考案はこれに
限らず他の種々の負荷に適用できることはいうまでもな
い。

〔考案の効果〕

以上述べたように，本考案によれば，半導体スイッチン
グ素子に流れる過電流を検出する検出抵抗器とその端子
電圧をフィルタリングするフィルタ回路との間に電圧抑
制回路を挿入して，フィルタ回路へ印加されるパルス電
圧を所定間以下に制限することによりフィルタ回路の時
定数を小さくし，過電流の誤検出を防止するとともに，
半導体スイッチング素子の破壊につながる過電流の検出
を迅速にできた。その結果，保護回路を迅速に動作させ
て半導体スイッチング素子の破壊を未然に防止すること
ができる。

【図面の簡単な説明】

第１図は本考案の過電流検出回路の原理ブロックを示す
図， 第２図は本考案の実施例としての過電流検出回路を示す
図， 第３図は本考案の実施例の過電流検出回路のツェナーダ
オードによってパルス電圧を制限することを示す特性
図， 第４図は従来例の過電流検出回路図である。 （符号の説明） 10……検出抵抗器,20……フィルタ回路,30……電圧抑制
回路,50……過電流検出トリップ信号発生回路。

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】負荷をスイッチング駆動する半導体スイッ
   チング素子に流れる電流を検出する抵抗器と、 該抵抗器と並列に設けられ、前記抵抗器の端子電圧が、
   過電流検出のための基準電圧より高い所定の電圧以下に
   なるように抑制するツェナーダイオードと、 該ツェナーダイオードにより電圧が抑制された前記抵抗
   器の端子電圧をフィルタリングし、前記抑制された電圧
   の瞬間的なパルスを遮断可能な程度に小さい時定数を有
   するフィルタ回路と、 前記フィルタリングされた電圧が所定の基準電圧以上の
   とき半導体スイッチング素子に過電流が流れたことを検
   出する比較回路と を有する過電流検出回路。
2. 【請求項２】前記比較回路の出力に基づいて、過電流を
   遮断させる制御信号を出力するフォトカプラ をさらに有する請求項１記載の過電流検出回路。