JP2978183B2 - 自励インバータ - Google Patents
自励インバータInfo
- Publication number
- JP2978183B2 JP2978183B2 JP1252763A JP25276389A JP2978183B2 JP 2978183 B2 JP2978183 B2 JP 2978183B2 JP 1252763 A JP1252763 A JP 1252763A JP 25276389 A JP25276389 A JP 25276389A JP 2978183 B2 JP2978183 B2 JP 2978183B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- self
- excited inverter
- limiting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、主に高信頼性の要求される高周波スイッチ
ング電源に用いられる自励インバータに関する。
ング電源に用いられる自励インバータに関する。
（従来の技術） この種の自励インバータとして、従来第４図に示すも
のが知られている。
のが知られている。
同図に示す自励インバータ100は、電源101の両端に結
合された抵抗102とコンデンサ103の直列回路の接続点
と、開閉素子であるMOSFET104のゲートとの間にトリガ
ーダイオード105を接続し、前記コンデンサ103を第５図
（ａ）のように充放電させ、コンデンサ103の充電電圧V
C2の放電時に第５図（ｂ）のようなパルス電圧（VP）を
出力し、この出力にてMOSFET104にゲート電圧を供給し
て起動させ、起動と同時にコンデンサ103の充電電圧VC2
はダイオード106と抵抗107によってMOSFET104を通じて
放電させる。
合された抵抗102とコンデンサ103の直列回路の接続点
と、開閉素子であるMOSFET104のゲートとの間にトリガ
ーダイオード105を接続し、前記コンデンサ103を第５図
（ａ）のように充放電させ、コンデンサ103の充電電圧V
C2の放電時に第５図（ｂ）のようなパルス電圧（VP）を
出力し、この出力にてMOSFET104にゲート電圧を供給し
て起動させ、起動と同時にコンデンサ103の充電電圧VC2
はダイオード106と抵抗107によってMOSFET104を通じて
放電させる。
そして、MOSFET104の起動後は主変圧器108の補助巻線
111に電流制限用の抵抗113を介して並列接続して飽和リ
アクトル112の磁気飽和に伴う短絡動作を利用してMOSFE
T104をオフさせ、更に、飽和リアクトル112の極性反転
によりMOSFET104を再びオンさせる。
111に電流制限用の抵抗113を介して並列接続して飽和リ
アクトル112の磁気飽和に伴う短絡動作を利用してMOSFE
T104をオフさせ、更に、飽和リアクトル112の極性反転
によりMOSFET104を再びオンさせる。
このような動作が所定周波数で繰り返され、出力巻線
110から所定の周波数の交流出力を取出すことができ
る。尚、第４図中、114はゲートバイアス抵抗である。
110から所定の周波数の交流出力を取出すことができ
る。尚、第４図中、114はゲートバイアス抵抗である。
しかしながら、上記構成の自励インバータ100の場
合、下記のような問題がある。
合、下記のような問題がある。
即ち、飽和リアクトル112の短絡に伴い第４図に点線
で示す過大電流が流れ、このため、MOSFET104の破壊を
招くことがある。この対策として前記抵抗113が接続さ
れている。MOSFET104の開閉周波数が低い場合、飽和リ
アクトル112の巻数を多くし励磁電流を小さくできるの
で抵抗113における電圧降下は無視できる。
で示す過大電流が流れ、このため、MOSFET104の破壊を
招くことがある。この対策として前記抵抗113が接続さ
れている。MOSFET104の開閉周波数が低い場合、飽和リ
アクトル112の巻数を多くし励磁電流を小さくできるの
で抵抗113における電圧降下は無視できる。
ところが、開閉周波数が数百KHZ程度と高い自励イン
バータ100の場合、飽和リアクトル112の巻数が少なくな
り大きな励磁電流を流さなければならない。
バータ100の場合、飽和リアクトル112の巻数が少なくな
り大きな励磁電流を流さなければならない。
この結果、抵抗113の電圧降下が無視できなくなり、
電力損失が増大する。これを回避すべく抵抗113の抵抗
値を小さくすれば、今度は飽和リアクトル112の短絡時
の電流制限を十分行うことができなくなる。
電力損失が増大する。これを回避すべく抵抗113の抵抗
値を小さくすれば、今度は飽和リアクトル112の短絡時
の電流制限を十分行うことができなくなる。
（発明が解決しようとする課題） 本発明は上記事情に鑑みてなされたものであり、過大
電流通過時にはこれを適確に制限し他の回路素子の損壊
防止を図れる電流制限回路を有する自励インバータを提
供することを目的とするものである。
電流通過時にはこれを適確に制限し他の回路素子の損壊
防止を図れる電流制限回路を有する自励インバータを提
供することを目的とするものである。
［発明の構成］ （課題を解決するための手段） 本発明は、電源と、入力巻線、出力巻線及び補助巻線
を有する主変圧器と、電源と入力巻線との間に直列接続
した開閉素子と、前記補助巻線にインピーダンス素子を
介して接続され磁気飽和により前記開閉素子の転流駆動
を行う飽和リアクトルとを有する自励インバータにおい
て、前記補助巻線と飽和リアクトルとの間に前記飽和リ
アクトルの磁気飽和に伴う過大電流を制限する電流制限
回路を接続したものである。
を有する主変圧器と、電源と入力巻線との間に直列接続
した開閉素子と、前記補助巻線にインピーダンス素子を
介して接続され磁気飽和により前記開閉素子の転流駆動
を行う飽和リアクトルとを有する自励インバータにおい
て、前記補助巻線と飽和リアクトルとの間に前記飽和リ
アクトルの磁気飽和に伴う過大電流を制限する電流制限
回路を接続したものである。
前記電流制限回路は、定電流ダイオードの相補接続、
整流回路及び整流回路を過大電流通過時にこれを制限す
る制限回路、ツェナーダイオードを用いたエミッタフォ
ロワ回路及びこのエミッタフォロワ回路を過大電流通過
時にこれを制限する制限回路により各々構成される。
整流回路及び整流回路を過大電流通過時にこれを制限す
る制限回路、ツェナーダイオードを用いたエミッタフォ
ロワ回路及びこのエミッタフォロワ回路を過大電流通過
時にこれを制限する制限回路により各々構成される。
（作 用） 以下に上記構成の自励インバータの作用を説明する。
この自励インバータにおいて、飽和リアクトルが磁気
飽和により短絡状態になり開閉素子の転流駆動を行う際
に過大電流が電流制限回路に流れる。
飽和により短絡状態になり開閉素子の転流駆動を行う際
に過大電流が電流制限回路に流れる。
このとき、電流制限回路により過大電流が制限され開
閉素子を保護し、またインピーダンス素子の電圧降下も
過大になることを防止する。
閉素子を保護し、またインピーダンス素子の電圧降下も
過大になることを防止する。
電流制限回路の過大電流の制限動作は、相補接続され
た定電流ダイオードにより、又は整流回路及び制限回路
により、更にはエミッタフォロワ回路及び制限回路によ
り各々行われる。
た定電流ダイオードにより、又は整流回路及び制限回路
により、更にはエミッタフォロワ回路及び制限回路によ
り各々行われる。
（実施例） 以下に第１図を参照して本発明の第１の実施例を詳細
に説明する。
に説明する。
第１図に示す自励インバータ１は、主変圧器Ｔと、こ
の主変圧器Ｔの入力巻線２に陽極が接続された電源（直
流電源）３と、第1,第２の開閉素子であるＮ型MOSFET5
A,P型MOSFET5Bと、両MOSFET5A,5Bのドレン間に接続され
たコンデンサ27と、前記主変圧器Ｔの補助巻線19に直列
接続した電流制限回路50Aと、電流制限回路50Aを介して
補助巻線19に並列接続した飽和リアクトル７とを有して
いる。
の主変圧器Ｔの入力巻線２に陽極が接続された電源（直
流電源）３と、第1,第２の開閉素子であるＮ型MOSFET5
A,P型MOSFET5Bと、両MOSFET5A,5Bのドレン間に接続され
たコンデンサ27と、前記主変圧器Ｔの補助巻線19に直列
接続した電流制限回路50Aと、電流制限回路50Aを介して
補助巻線19に並列接続した飽和リアクトル７とを有して
いる。
前記飽和リアクトル７と電流制限回路50Aとの接続点
には、抵抗23A,23Bを介して前記両MOSFET5A,5Bの各ゲー
トが接続されている。
には、抵抗23A,23Bを介して前記両MOSFET5A,5Bの各ゲー
トが接続されている。
また、両MOSFET5A,5Bの各ソースは飽和リアクトル７
の他端と共に電源３の陰極に接続されている。
の他端と共に電源３の陰極に接続されている。
前記電流制限回路50Aは、互いに逆極性となる相補接
続の２個の定電流ダイオード51,52と、両定電流ダイオ
ード51,52と並列接続したバイパスコンデンサ53とを具
備している。
続の２個の定電流ダイオード51,52と、両定電流ダイオ
ード51,52と並列接続したバイパスコンデンサ53とを具
備している。
前記自励インバータ１の出力巻線８には、磁気増幅器
9,整流器14,転流器11,インダクタ15,コンデンサ16から
なる整流平滑回路12が接続され、コンデンサ16の両端子
を出力端子17,18として用いるようになっている。
9,整流器14,転流器11,インダクタ15,コンデンサ16から
なる整流平滑回路12が接続され、コンデンサ16の両端子
を出力端子17,18として用いるようになっている。
次に、上記構成の自励インバータ１の作用を飽和リア
クトル７及び電流制限回路50Aの動作を主にして説明す
る。
クトル７及び電流制限回路50Aの動作を主にして説明す
る。
この自励インバータ１が図示しない起動回路により起
動されＮ型MOSFET5がターンオンとなり、Ｐ型MOSFET5B
はオフ状態を維持しているものとする。このようなＮ型
MOSFET5Aのオン動作に伴い、主変圧器Ｔに蓄えられてい
たインダクティブエネルギーがそのターンオフ時にコン
デンサ27に放出され、Ｎ型MOSFET5Aの両端電圧Vq1はコ
ンデンサ27の端子電圧によってクランプされる。
動されＮ型MOSFET5がターンオンとなり、Ｐ型MOSFET5B
はオフ状態を維持しているものとする。このようなＮ型
MOSFET5Aのオン動作に伴い、主変圧器Ｔに蓄えられてい
たインダクティブエネルギーがそのターンオフ時にコン
デンサ27に放出され、Ｎ型MOSFET5Aの両端電圧Vq1はコ
ンデンサ27の端子電圧によってクランプされる。
また、この状態では、飽和リアクトル７には補助巻線
19から電流制限回路50Aの定電流ダイオード51を介して
一定の励磁電流が供給され、励磁状態が継続する。
19から電流制限回路50Aの定電流ダイオード51を介して
一定の励磁電流が供給され、励磁状態が継続する。
やがて、飽和リアクトル７が飽和レベルに達すると、
この飽和リアクトル７は短絡状態になり、Ｎ型MOSFET5A
のゲート電圧は放電により低下してこの結果Ｎ型MOSFET
5Aはターンオフになる。Ｎ型MOSFET5Aのターンオフに伴
い、入力巻線２及び飽和リアクトル７の各端子は上述し
た場合と逆極性となり、Ｐ型MOSFET5Bのゲートは正から
負に転じて、これにより、Ｐ型MOSFET5Bはターンオンと
なる。
この飽和リアクトル７は短絡状態になり、Ｎ型MOSFET5A
のゲート電圧は放電により低下してこの結果Ｎ型MOSFET
5Aはターンオフになる。Ｎ型MOSFET5Aのターンオフに伴
い、入力巻線２及び飽和リアクトル７の各端子は上述し
た場合と逆極性となり、Ｐ型MOSFET5Bのゲートは正から
負に転じて、これにより、Ｐ型MOSFET5Bはターンオンと
なる。
ところで、上述した飽和リアクトル７の短絡に伴い、
電流制限回路50Aの定電流ダイオード51,インピーダンス
素子20,補助巻線19、入力巻線２更にはＮ型MOSFET5Aの
ドレインには過大電流が流れようとするが、このとき、
過大電流は定電流ダイオード51の定電流作用で制限され
結局従来例の場合と比較し大幅に制限された電流とな
る。
電流制限回路50Aの定電流ダイオード51,インピーダンス
素子20,補助巻線19、入力巻線２更にはＮ型MOSFET5Aの
ドレインには過大電流が流れようとするが、このとき、
過大電流は定電流ダイオード51の定電流作用で制限され
結局従来例の場合と比較し大幅に制限された電流とな
る。
これにより、Ｎ型MOSFET5Aのドレイン及び補助巻線19
の保護も図ることができる。
の保護も図ることができる。
尚、バイパスコンデンサ53は、飽和リアクトル７の短
絡に伴い、チャージアップされ,N型MOSFET5Aのターンオ
フ時に主変圧器Ｔの電圧極性が反転する際に補助巻線19
の電圧と直列に加わり合ってＰ型MOSFET5Bのゲート電圧
を負に加速する役割を果す。
絡に伴い、チャージアップされ,N型MOSFET5Aのターンオ
フ時に主変圧器Ｔの電圧極性が反転する際に補助巻線19
の電圧と直列に加わり合ってＰ型MOSFET5Bのゲート電圧
を負に加速する役割を果す。
上述した場合と逆にＰ型MOSFET5Bがオンからターンオ
フする際の飽和リアクトル７の短絡に伴う過大電流につ
いても、定電流ダイオード52による定電流作用で制限さ
れ上述した場合と同様な動作となる。
フする際の飽和リアクトル７の短絡に伴う過大電流につ
いても、定電流ダイオード52による定電流作用で制限さ
れ上述した場合と同様な動作となる。
次に、第２図を参照し、本発明の第２の実施例につい
て説明する。
て説明する。
尚、第２図に示す自励インバータ1Bにおいて、第１図
に示すものと同一の機能を有するものには同一の符号を
付して示す。
に示すものと同一の機能を有するものには同一の符号を
付して示す。
第２図に示す自励インバータ1Bは、前記電流制限回路
50Aの代りに、整流回路31及び制限回路28からなる電流
制限回路50Cを用いたこと、起動回路29を用いたことで
ある。
50Aの代りに、整流回路31及び制限回路28からなる電流
制限回路50Cを用いたこと、起動回路29を用いたことで
ある。
前記電流制限回路50Cは、補助巻線19と、飽和リアク
トル７との間に接続した整流回路31と、この整流回路31
をバイパスするバイパスコンデンサ53と、前記整流回路
31にコレクタ，エミッタが各々接続されたトランジスタ
33と、このトランジスタ33のベースバイアス用の抵抗34
及びツェナーダイオード35と、エミッタ抵抗36とを具備
している。
トル７との間に接続した整流回路31と、この整流回路31
をバイパスするバイパスコンデンサ53と、前記整流回路
31にコレクタ，エミッタが各々接続されたトランジスタ
33と、このトランジスタ33のベースバイアス用の抵抗34
及びツェナーダイオード35と、エミッタ抵抗36とを具備
している。
この電流制限回路50Cは、前記補助巻線19に誘起する
電圧により飽和リアクトル７を励磁する際には、飽和リ
アクトル７を流れる比較的小さい電流が整流回路31によ
り整流されて補助巻線19に還流する。
電圧により飽和リアクトル７を励磁する際には、飽和リ
アクトル７を流れる比較的小さい電流が整流回路31によ
り整流されて補助巻線19に還流する。
このとき、整流回路31に接続されたトランジスタ33の
ベース，エミッタ間には順方向電圧が加わるが整流回路
31からの電流が比較的小さいので、抵抗36の電圧も低
く、トランジスタ33はオン状態を維持する。この結果、
整流回路31による整流された電流は補助巻線19に還流
し、飽和リアクトル７の励磁は支障なく行われる。
ベース，エミッタ間には順方向電圧が加わるが整流回路
31からの電流が比較的小さいので、抵抗36の電圧も低
く、トランジスタ33はオン状態を維持する。この結果、
整流回路31による整流された電流は補助巻線19に還流
し、飽和リアクトル７の励磁は支障なく行われる。
一方、飽和リアクトル７の飽和時にはこの飽和リアク
トル７が短絡状態になり、大電流が整流回路31に流れよ
うとするが、このとき、前記トランジスタ33のコレクタ
電位が上昇してこのトランジスタ33はオフの方向へ向
い、整流回路31は定電流に制限される。この結果、整流
回路31は飽和リアクトル７からの大電流を制限すること
になり、大電流の電流制限動作が行われる。
トル７が短絡状態になり、大電流が整流回路31に流れよ
うとするが、このとき、前記トランジスタ33のコレクタ
電位が上昇してこのトランジスタ33はオフの方向へ向
い、整流回路31は定電流に制限される。この結果、整流
回路31は飽和リアクトル７からの大電流を制限すること
になり、大電流の電流制限動作が行われる。
前記起動回路29は、前記飽和リアクトル７の他方の端
子と両MOSFET5A,5Bのソース間に接続されたコンデンサ4
0と、このコンデンサ40に対して前記ソース側をアノー
ドとして並列接続したダイオード41と、このダイオード
41のアノードにコレクタが、カソードにエミッタが各々
接続されたトランジスタ42と、このトランジスタ42のベ
ースに直列接続されたベースバイアス用の抵抗43、ダイ
オード44とを具備し、ダイオード44のカソードをスピー
ドアップ抵抗46,46に接続している。
子と両MOSFET5A,5Bのソース間に接続されたコンデンサ4
0と、このコンデンサ40に対して前記ソース側をアノー
ドとして並列接続したダイオード41と、このダイオード
41のアノードにコレクタが、カソードにエミッタが各々
接続されたトランジスタ42と、このトランジスタ42のベ
ースに直列接続されたベースバイアス用の抵抗43、ダイ
オード44とを具備し、ダイオード44のカソードをスピー
ドアップ抵抗46,46に接続している。
尚、第２図中、48はＮ型MOSFET5Aのドレインと、前記
飽和リアクトル７及びコンデンサ40の接続点間に接続し
た抵抗である。
飽和リアクトル７及びコンデンサ40の接続点間に接続し
た抵抗である。
前記起動回路29において、自励インバータ１の起動時
電源投入によりコンデンサ40の飽和リアクトル７側の端
子が抵抗48を介してプラス（＋）に、前記ソース側がマ
イナス（−）になるように充電される。これに伴い、飽
和リアクトル７、スピードアップ抵抗46を介してＮ型MO
SFET5Aのゲート電圧がコンデンサ40の充電と共に上昇し
て、Ｎ型MOSFET5Aは導通し、自励インバータ1Bは起動す
る。
電源投入によりコンデンサ40の飽和リアクトル７側の端
子が抵抗48を介してプラス（＋）に、前記ソース側がマ
イナス（−）になるように充電される。これに伴い、飽
和リアクトル７、スピードアップ抵抗46を介してＮ型MO
SFET5Aのゲート電圧がコンデンサ40の充電と共に上昇し
て、Ｎ型MOSFET5Aは導通し、自励インバータ1Bは起動す
る。
自励インバータ1B起動後は、コンデンサ40に充電され
たままになっているとMOSFET5A,5Bが同時にオンしてし
まう危険がある。
たままになっているとMOSFET5A,5Bが同時にオンしてし
まう危険がある。
そこで、このとき、ダイオード44,抵抗43を介してト
ランジスタ42のベースを順バイアスすることによりこの
トランジスタ42をオンさせ、コンデンサ40を放電させ
る。
ランジスタ42のベースを順バイアスすることによりこの
トランジスタ42をオンさせ、コンデンサ40を放電させ
る。
次に、第３図を参照して本発明の第３の実施例を説明
する。尚、第３図に示す自励インバータ1Cにおいて、第
２図に示すものと同一の機能を有するものには同一の符
号を付し、その詳細な説明は省略する。
する。尚、第３図に示す自励インバータ1Cにおいて、第
２図に示すものと同一の機能を有するものには同一の符
号を付し、その詳細な説明は省略する。
第３図に示す自励インバータ1Cが前記自励インバータ
1Bと相違する点は、エミッタフォロワ回路60A,60Bを含
む電流制限回路50Dを補助巻線19と飽和リアクトル７と
の間に接続したことである。
1Bと相違する点は、エミッタフォロワ回路60A,60Bを含
む電流制限回路50Dを補助巻線19と飽和リアクトル７と
の間に接続したことである。
電流制限回路50Dは、エミッタフォロワ回路60Aを含み
Ｎ型MOSFET5Aに対応する第１の電流制限回路61Aと、エ
ミッタフォロワ回路60Bを含みＰ型MOSFET5Bに対応する
第２の電流制限回路61Bとを具備している。
Ｎ型MOSFET5Aに対応する第１の電流制限回路61Aと、エ
ミッタフォロワ回路60Bを含みＰ型MOSFET5Bに対応する
第２の電流制限回路61Bとを具備している。
第１の電流制限回路61Aは、NPNトランジスタ62a,エミ
ッタ抵抗63a、このエミッタ抵抗63aとNPNトランジスタ6
2aのベースとに接続したツェナーダイオード64aからな
るエミッタフォロワ回路60Aと、このエミッタフォロワ
回路60AのNPNトランジスタ62aのコレクタと前記補助巻
線19との間に接続したダイオード69aと、補助巻線19の
中間タップと他方の端子とに並列接続し、電圧変動を平
滑して制限回路の動作を安定させる機能を発揮するコン
デンサ65aと、前記補助巻線19の中間タップとNPNトラン
ジスタ62aのベースとの間に直列接続されたインピーダ
ンス素子20、ベースバイアス用のダイオード66a、ベー
スバイアス用の抵抗67aと、前記中間タップとツェナー
ダイオード64aとに接続したコンデンサ53とを具備して
いる。
ッタ抵抗63a、このエミッタ抵抗63aとNPNトランジスタ6
2aのベースとに接続したツェナーダイオード64aからな
るエミッタフォロワ回路60Aと、このエミッタフォロワ
回路60AのNPNトランジスタ62aのコレクタと前記補助巻
線19との間に接続したダイオード69aと、補助巻線19の
中間タップと他方の端子とに並列接続し、電圧変動を平
滑して制限回路の動作を安定させる機能を発揮するコン
デンサ65aと、前記補助巻線19の中間タップとNPNトラン
ジスタ62aのベースとの間に直列接続されたインピーダ
ンス素子20、ベースバイアス用のダイオード66a、ベー
スバイアス用の抵抗67aと、前記中間タップとツェナー
ダイオード64aとに接続したコンデンサ53とを具備して
いる。
第２の電流制限回路61Bは、エミッタフォロワ回路60B
にPNPトランジスタ62bを用い、これに対応してツェナー
ダイオード64bを飽和リアクトル７の一端とトランジス
タ62bのベースとの間に接続し、ダイオード66b、69bを
上述した場合と逆極性に接続すると共に、第１の電流制
限回路61Aの場合と同様なエミッタ抵抗63b、抵抗67b、
コンデンサ65bを具備している。
にPNPトランジスタ62bを用い、これに対応してツェナー
ダイオード64bを飽和リアクトル７の一端とトランジス
タ62bのベースとの間に接続し、ダイオード66b、69bを
上述した場合と逆極性に接続すると共に、第１の電流制
限回路61Aの場合と同様なエミッタ抵抗63b、抵抗67b、
コンデンサ65bを具備している。
次に、この自励インバータ1Cの作用を、電流制限回路
50Dの動作を主にして説明する。
50Dの動作を主にして説明する。
飽和リアクトル７を励磁する際には、エミッタフォロ
ワ回路60AのNPNトランジスタ62aのベース，エミッタに
は順方向電圧が加わり、また、ベースは抵抗67a,68bに
より順方向にバイアスされ、かつ、ツェナーダイオード
64aにより一定の電位に保たれているのでNPNトランジス
タ62aはオン状態にあるので、補助巻線19の誘起電圧に
基きインピーダンス素子20,ダイオード69a,NPNトランジ
スタ62a,エミッタ抵抗63a,ダイオード70aを経て飽和リ
アクトル７に励磁電流が供給される。
ワ回路60AのNPNトランジスタ62aのベース，エミッタに
は順方向電圧が加わり、また、ベースは抵抗67a,68bに
より順方向にバイアスされ、かつ、ツェナーダイオード
64aにより一定の電位に保たれているのでNPNトランジス
タ62aはオン状態にあるので、補助巻線19の誘起電圧に
基きインピーダンス素子20,ダイオード69a,NPNトランジ
スタ62a,エミッタ抵抗63a,ダイオード70aを経て飽和リ
アクトル７に励磁電流が供給される。
一方、飽和リアクトル７が磁気飽和し、Ｎ型MOSFET5A
からＰ型MOSFET5Bへの転流が行われる際に過大電流が流
れようとすると、この過大電流により抵抗63aの電圧が
上り、NPNトランジスタ62aのベース電位が上昇するた
め、NPNトランジスタ62aはオフの方向へ向い電流を制限
する。
からＰ型MOSFET5Bへの転流が行われる際に過大電流が流
れようとすると、この過大電流により抵抗63aの電圧が
上り、NPNトランジスタ62aのベース電位が上昇するた
め、NPNトランジスタ62aはオフの方向へ向い電流を制限
する。
この結果、過大電流は断たれ、Ｎ型MOSFET5Aの破壊や
補助巻線19の損傷が防止される。
補助巻線19の損傷が防止される。
Ｐ型MOSFET5BからＮ型MOSFET5Aへの転流に伴う過大電
流は、上述した場合と逆方向に流れるが、このときに
は、第２の電流制限回路61Bのエミッタフォロワ回路60B
及び抵抗63bが上述した場合と同様な動作の基に過大電
流を遮断する。
流は、上述した場合と逆方向に流れるが、このときに
は、第２の電流制限回路61Bのエミッタフォロワ回路60B
及び抵抗63bが上述した場合と同様な動作の基に過大電
流を遮断する。
本発明は上述した実施例に限定されるものではなく、
その要旨の範囲内で種々の変形が可能であることはいう
もでもない。
その要旨の範囲内で種々の変形が可能であることはいう
もでもない。
例えば前記各実施例回路に対して、トランスＴの２次
巻線側に磁気増幅器を設け、これを出力検出電圧の変動
によって制御することによって出力の安定化を図った
り、あるいは１次巻線の電圧変動を前記スイッチング制
御回路にフィードバックして出力の安定化を図るように
してもよい。
巻線側に磁気増幅器を設け、これを出力検出電圧の変動
によって制御することによって出力の安定化を図った
り、あるいは１次巻線の電圧変動を前記スイッチング制
御回路にフィードバックして出力の安定化を図るように
してもよい。
［発明の効果］ 以上詳述した本発明によれば下記の効果を奏する。
請求項１記載の発明によれば、電流制限回路を備えた
ことにより、飽和リアクトル短絡に伴う過大電流を適確
に制限し、他の回路素子に損壊防止を図ることが可能な
自励インバータを提供することができる。
ことにより、飽和リアクトル短絡に伴う過大電流を適確
に制限し、他の回路素子に損壊防止を図ることが可能な
自励インバータを提供することができる。
請求項２記載の発明によれば、定電流ダイオードの相
補接続による電流制限動作により上記効果を奏する自励
インバータを提供することができる。
補接続による電流制限動作により上記効果を奏する自励
インバータを提供することができる。
請求項３記載の発明によれば、整流回路と制限回路と
により上記効果を奏する自励インバータを提供すること
ができる。
により上記効果を奏する自励インバータを提供すること
ができる。
請求項４記載の発明によれば、エミッタフォロワ回路
と制限回路とにより上記効果を奏する自励インバータを
提供することができる。
と制限回路とにより上記効果を奏する自励インバータを
提供することができる。
第１図は本発明の自励インバータの第１の実施例を示す
回路図、第２図は第２の実施例の回路図、第３図は第３
の実施例の回路図、第４図は従来例の回路図、第５図
（ａ），（ｂ）は各々従来例の各部の波形図である。 1,1A,1B,1C……自励インバータ、 ２……入力巻線、３……電源、 5A……Ｎ型MOSFET、 5B……Ｐ型MOSFET、 ７……飽和リアクトル、19……補助巻線、 20……インピーダンス素子、28……制限回路、 31……整流回路、 50A,50B,50C,50D……電流制限回路、 51,52……定電流ダイオード、 60A,60B……エミッタフォロワ回路。
回路図、第２図は第２の実施例の回路図、第３図は第３
の実施例の回路図、第４図は従来例の回路図、第５図
（ａ），（ｂ）は各々従来例の各部の波形図である。 1,1A,1B,1C……自励インバータ、 ２……入力巻線、３……電源、 5A……Ｎ型MOSFET、 5B……Ｐ型MOSFET、 ７……飽和リアクトル、19……補助巻線、 20……インピーダンス素子、28……制限回路、 31……整流回路、 50A,50B,50C,50D……電流制限回路、 51,52……定電流ダイオード、 60A,60B……エミッタフォロワ回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H02M 7/42 - 7/98 H02M 3/00 - 3/44
Claims (4)
- 【請求項１】電源と、入力巻線、出力巻線及び補助巻線
を有する主変圧器と、電源と入力巻線との間に直列接続
した開閉素子と、前記補助巻線にインピーダンス素子を
介して接続され磁気飽和により前記開閉素子の転流駆動
を行う飽和リアクトルとを有する自励インバータにおい
て、 前記補助巻線と飽和リアクトルとの間に前記飽和リアク
トルの磁気飽和に伴う過大電流を制限する電流制限回路
を接続したことを特徴とする自励インバータ。 - 【請求項２】前記電流制限回路は、定電流ダイオードの
相補接続を含んで構成されるものである請求項１記載の
自励インバータ。 - 【請求項３】前記電流制限回路は、整流回路と、過大電
流通過時に整流回路の電流を制限する制限回路とを含ん
で構成されるものである請求項１記載の自励インバー
タ。 - 【請求項４】前記電流制限回路は、ツェナーダイオード
によりベースバイアスが加えられるエミッタフォロワ回
路と、過大電流通過時に前記エミッタフォロワ回路に流
れる電流を制限する制限回路とを含んで構成されるもの
である請求項１記載の自励インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1252763A JP2978183B2 (ja) | 1989-09-28 | 1989-09-28 | 自励インバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1252763A JP2978183B2 (ja) | 1989-09-28 | 1989-09-28 | 自励インバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03117376A JPH03117376A (ja) | 1991-05-20 |
| JP2978183B2 true JP2978183B2 (ja) | 1999-11-15 |
Family
ID=17241956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1252763A Expired - Fee Related JP2978183B2 (ja) | 1989-09-28 | 1989-09-28 | 自励インバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978183B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102299658B (zh) * | 2011-07-18 | 2014-11-05 | 广州金升阳科技有限公司 | 一种自激推挽式变换器及其实现推挽振荡的方法 |
-
1989
- 1989-09-28 JP JP1252763A patent/JP2978183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03117376A (ja) | 1991-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3369134B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| EP0075947B1 (en) | Switching power supply apparatus | |
| US4740879A (en) | Blocking oscillator switched power supply with standby circuitry | |
| JP2978183B2 (ja) | 自励インバータ | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| JPH0226813B2 (ja) | ||
| JP3174273B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2881452B2 (ja) | 導通角制御自励インバータ | |
| US4602323A (en) | Single-ended transformer drive circuit | |
| KR200176401Y1 (ko) | 캐패시터 돌입 전류방지 회로 | |
| JPS642543Y2 (ja) | ||
| JPH06189545A (ja) | スイッチング電源装置 | |
| JP3327360B2 (ja) | スイッチング電源回路の過電流保護装置 | |
| JPS5822581A (ja) | 自励式コンバ−タ回路 | |
| JP2003033016A (ja) | スイッチング電源回路 | |
| JP2003244952A (ja) | 同期整流型フォワードコンバータ | |
| JPH0241275B2 (ja) | ||
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0619325Y2 (ja) | スイッチング電源回路 | |
| JPH10327574A (ja) | スイッチング手段の駆動回路 | |
| JPH0353866B2 (ja) | ||
| JPH1014228A (ja) | 過電流保護回路 | |
| JPH0311189B2 (ja) | ||
| JPH0568367A (ja) | スイツチングレギユレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |