JP3369134B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP3369134B2 JP3369134B2 JP32517999A JP32517999A JP3369134B2 JP 3369134 B2 JP3369134 B2 JP 3369134B2 JP 32517999 A JP32517999 A JP 32517999A JP 32517999 A JP32517999 A JP 32517999A JP 3369134 B2 JP3369134 B2 JP 3369134B2
- Authority
- JP
- Japan
- Prior art keywords
- rectifying
- circuit
- voltage
- control circuit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＤＣ−ＤＣコンバー
タ、特に負荷短絡等による出力インピーダンス低下時の
出力電流を低減して整流素子等の破壊を防止すると共に
電力損失を低減できるＤＣ−ＤＣコンバータに属する。
タ、特に負荷短絡等による出力インピーダンス低下時の
出力電流を低減して整流素子等の破壊を防止すると共に
電力損失を低減できるＤＣ−ＤＣコンバータに属する。
【０００２】
【従来の技術】従来から一般的に広く使用されているフ
ライバック方式のＤＣ−ＤＣコンバータの一例を図４に
示す。このＤＣ−ＤＣコンバータは、バッテリ又はコン
デンサ入力型整流回路等の直流電源(1)と、１次巻線(2
a)及び２次巻線(2b)並びに３次巻線(2c)を有するトラン
ス(2)と、主スイッチング素子としてのＭＯＳ-ＦＥＴ
（ＭＯＳ型電界効果トランジスタ）(3)と、第１の整流
ダイオード(5)及び第１の平滑コンデンサ(6)を有する第
１の整流平滑回路(4)と、第２の整流ダイオード(8)及び
第２の平滑コンデンサ(9)を有する第２の整流平滑回路
(7)と、ＭＯＳ-ＦＥＴ(3)をオン・オフ制御する制御回
路(10)と、起動手段としての起動用抵抗(11)と、入力電
流検出用抵抗(12)と、出力電流検出用抵抗(13)と、出力
電圧検出用抵抗(14,15)と、誤差増幅器(16,17)と、基準
電源(18,19)と、ダイオード(20,21)と、発光ダイオード
(23)及びフォトトランジスタ(24)を有するフォトカプラ
(22)とを備えている。トランス(2)の１次巻線(2a)及び
ＭＯＳ-ＦＥＴ(3)は直流電源(1)に対して直列に接続さ
れる。第１の整流平滑回路(4)はトランス(2)の２次巻線
(2b)に接続され、第２の整流平滑回路(7)はトランス(2)
の３次巻線(2c)に接続される。起動用抵抗(11)は直流電
源(1)の陽極端子と第２の整流平滑回路(7)の出力端子と
の間に接続される。入力電流検出用抵抗(12)はＭＯＳ-
ＦＥＴ(3)と直列に接続され、出力電流検出用抵抗(13)
は第１の整流平滑回路(4)の負側の出力ラインに接続さ
れる。出力電圧検出用抵抗(14,15)は、第１の整流平滑
回路(4)の出力端子間に直列に接続される。誤差増幅器
(16)は、反転入力端子（−端子）が出力電圧検出用抵抗
(14,15)の接続点に接続されると共に、非反転入力端子
（＋端子）に基準電源(18)が接続される。誤差増幅器(1
7)は、反転入力端子が出力電流検出用抵抗(13)の一端に
接続されると共に、非反転入力端子に基準電源(19)が接
続される。誤差増幅器(16,17)の各々の出力端子には、
ダイオード(20,21)を介してフォトカプラ(22)の発光ダ
イオード(23)が接続される。制御回路(10)の出力電圧検
出端子(10a)にはフォトカプラ(22)のフォトトランジス
タ(24)が接続され、入力電流検出端子(10b)は入力電流
検出用抵抗(12)の一端に接続され、電源入力端子(10c)
には第２の整流平滑回路(7)から駆動用の直流電力が供
給される。
ライバック方式のＤＣ−ＤＣコンバータの一例を図４に
示す。このＤＣ−ＤＣコンバータは、バッテリ又はコン
デンサ入力型整流回路等の直流電源(1)と、１次巻線(2
a)及び２次巻線(2b)並びに３次巻線(2c)を有するトラン
ス(2)と、主スイッチング素子としてのＭＯＳ-ＦＥＴ
（ＭＯＳ型電界効果トランジスタ）(3)と、第１の整流
ダイオード(5)及び第１の平滑コンデンサ(6)を有する第
１の整流平滑回路(4)と、第２の整流ダイオード(8)及び
第２の平滑コンデンサ(9)を有する第２の整流平滑回路
(7)と、ＭＯＳ-ＦＥＴ(3)をオン・オフ制御する制御回
路(10)と、起動手段としての起動用抵抗(11)と、入力電
流検出用抵抗(12)と、出力電流検出用抵抗(13)と、出力
電圧検出用抵抗(14,15)と、誤差増幅器(16,17)と、基準
電源(18,19)と、ダイオード(20,21)と、発光ダイオード
(23)及びフォトトランジスタ(24)を有するフォトカプラ
(22)とを備えている。トランス(2)の１次巻線(2a)及び
ＭＯＳ-ＦＥＴ(3)は直流電源(1)に対して直列に接続さ
れる。第１の整流平滑回路(4)はトランス(2)の２次巻線
(2b)に接続され、第２の整流平滑回路(7)はトランス(2)
の３次巻線(2c)に接続される。起動用抵抗(11)は直流電
源(1)の陽極端子と第２の整流平滑回路(7)の出力端子と
の間に接続される。入力電流検出用抵抗(12)はＭＯＳ-
ＦＥＴ(3)と直列に接続され、出力電流検出用抵抗(13)
は第１の整流平滑回路(4)の負側の出力ラインに接続さ
れる。出力電圧検出用抵抗(14,15)は、第１の整流平滑
回路(4)の出力端子間に直列に接続される。誤差増幅器
(16)は、反転入力端子（−端子）が出力電圧検出用抵抗
(14,15)の接続点に接続されると共に、非反転入力端子
（＋端子）に基準電源(18)が接続される。誤差増幅器(1
7)は、反転入力端子が出力電流検出用抵抗(13)の一端に
接続されると共に、非反転入力端子に基準電源(19)が接
続される。誤差増幅器(16,17)の各々の出力端子には、
ダイオード(20,21)を介してフォトカプラ(22)の発光ダ
イオード(23)が接続される。制御回路(10)の出力電圧検
出端子(10a)にはフォトカプラ(22)のフォトトランジス
タ(24)が接続され、入力電流検出端子(10b)は入力電流
検出用抵抗(12)の一端に接続され、電源入力端子(10c)
には第２の整流平滑回路(7)から駆動用の直流電力が供
給される。
【０００３】図４に示すＤＣ−ＤＣコンバータの動作の
概略は以下の通りである。起動時は直流電源(3)から起
動用抵抗(11)を介して第２の整流平滑回路(7)の第２の
平滑コンデンサ(9)に電流が流れ、第２の平滑コンデン
サ(9)が電圧ＶCCに充電される。この電圧ＶCCが制御回
路(10)の電源入力端子(10c)に供給されて制御回路(10)
が起動され、制御回路(10)の制御信号出力端子(10d)か
らＭＯＳ-ＦＥＴ(3)のゲート端子にゲート制御信号ＶG
が付与される。これにより、ＭＯＳ-ＦＥＴ(3)がオン・
オフ動作を開始し、直流電源(1)の電圧Ｅが断続的にト
ランス(2)の１次巻線(2a)に印加されて２次巻線(2b)に
電圧が誘起される。トランス(2)の２次巻線(2b)に誘起
された電圧は第１の整流平滑回路(4)の第１の整流ダイ
オード(5)及び第１の平滑コンデンサ(6)により整流平滑
され、直流電源(1)の電圧Ｅとは異なる値の直流出力電
圧ＶOが負荷(25)に供給される。これと同時に、トラン
ス(2)の３次巻線(2c)にも電圧が誘起され、この電圧が
第２の整流平滑回路(7)の第２の整流ダイオード(8)を介
して第２の平滑コンデンサ(9)に供給される。したがっ
て、起動時以降は第２の整流平滑回路(7)から電源入力
端子(10c)に供給される直流電力により制御回路(10)の
動作が継続される。
概略は以下の通りである。起動時は直流電源(3)から起
動用抵抗(11)を介して第２の整流平滑回路(7)の第２の
平滑コンデンサ(9)に電流が流れ、第２の平滑コンデン
サ(9)が電圧ＶCCに充電される。この電圧ＶCCが制御回
路(10)の電源入力端子(10c)に供給されて制御回路(10)
が起動され、制御回路(10)の制御信号出力端子(10d)か
らＭＯＳ-ＦＥＴ(3)のゲート端子にゲート制御信号ＶG
が付与される。これにより、ＭＯＳ-ＦＥＴ(3)がオン・
オフ動作を開始し、直流電源(1)の電圧Ｅが断続的にト
ランス(2)の１次巻線(2a)に印加されて２次巻線(2b)に
電圧が誘起される。トランス(2)の２次巻線(2b)に誘起
された電圧は第１の整流平滑回路(4)の第１の整流ダイ
オード(5)及び第１の平滑コンデンサ(6)により整流平滑
され、直流電源(1)の電圧Ｅとは異なる値の直流出力電
圧ＶOが負荷(25)に供給される。これと同時に、トラン
ス(2)の３次巻線(2c)にも電圧が誘起され、この電圧が
第２の整流平滑回路(7)の第２の整流ダイオード(8)を介
して第２の平滑コンデンサ(9)に供給される。したがっ
て、起動時以降は第２の整流平滑回路(7)から電源入力
端子(10c)に供給される直流電力により制御回路(10)の
動作が継続される。
【０００４】負荷(25)に供給される直流出力電圧ＶOは
出力電圧検出用抵抗(14,15)により検出され、出力電圧
検出用抵抗(14,15)の接続点の電圧が誤差増幅器(16)に
より基準電源(18)の基準電圧ＶR1と比較される。また、
負荷(25)に流れる直流出力電流ＩOは出力電流検出用抵
抗(13)によりその電流ＩOに対応する電圧として検出さ
れ、この検出電圧が誤差増幅器(17)により基準電源(19)
の基準電圧ＶR2と比較される。誤差増幅器(16,17)の比
較出力はフォトカプラ(22)の発光ダイオード(23)及びフ
ォトトランジスタ(24)を介して制御回路(10)の出力電圧
検出端子(10a)に伝達される。一方、１次側のＭＯＳ-Ｆ
ＥＴ(3)に流れる入力電流Ｉ1は入力電流検出用抵抗(12)
によりその電流Ｉ1に対応する電圧として検出され、こ
の検出電圧が制御回路(10)の入力電流検出端子(10b)に
入力される。制御回路(10)は、これらの入力信号に基づ
いてＭＯＳ-ＦＥＴ(3)のゲート端子に付与するゲート制
御信号ＶGをパルス幅変調（ＰＷＭ）することによりＭ
ＯＳ-ＦＥＴ(3)のオン・オフ期間を制御する。
出力電圧検出用抵抗(14,15)により検出され、出力電圧
検出用抵抗(14,15)の接続点の電圧が誤差増幅器(16)に
より基準電源(18)の基準電圧ＶR1と比較される。また、
負荷(25)に流れる直流出力電流ＩOは出力電流検出用抵
抗(13)によりその電流ＩOに対応する電圧として検出さ
れ、この検出電圧が誤差増幅器(17)により基準電源(19)
の基準電圧ＶR2と比較される。誤差増幅器(16,17)の比
較出力はフォトカプラ(22)の発光ダイオード(23)及びフ
ォトトランジスタ(24)を介して制御回路(10)の出力電圧
検出端子(10a)に伝達される。一方、１次側のＭＯＳ-Ｆ
ＥＴ(3)に流れる入力電流Ｉ1は入力電流検出用抵抗(12)
によりその電流Ｉ1に対応する電圧として検出され、こ
の検出電圧が制御回路(10)の入力電流検出端子(10b)に
入力される。制御回路(10)は、これらの入力信号に基づ
いてＭＯＳ-ＦＥＴ(3)のゲート端子に付与するゲート制
御信号ＶGをパルス幅変調（ＰＷＭ）することによりＭ
ＯＳ-ＦＥＴ(3)のオン・オフ期間を制御する。
【０００５】一般的なＤＣ−ＤＣコンバータでは、１次
側回路に流れる入力電流Ｉ1の検出値に基づいてＭＯＳ-
ＦＥＴ(3)をオン・オフ制御することにより１次側の電
力が制限されるが、負荷(25)の短絡等により出力インピ
ーダンスが著しく低下すると２次側回路に流れる直流出
力電流ＩOが急激に増加し、第１の整流平滑回路(4)の第
１の整流ダイオード(5)等が破壊される。これを防止す
るため、図４に示すＤＣ−ＤＣコンバータでは２次側回
路に出力電流検出用抵抗(13)を設け、その検出値に応じ
て制御回路(10)によりＭＯＳ-ＦＥＴ(3)のオン・オフ期
間を制御することにより、２次側回路に流れる直流出力
電流ＩOの急激な増加を抑制する。図４に示すＤＣ−Ｄ
Ｃコンバータの出力特性を図５に示す。図５において、
破線Iは直流出力電力ＰO、即ち直流出力電圧ＶOと直流
出力電流ＩOとの積が一定となる定電力制御領域を示
し、一点鎖線IIは直流出力電流ＩOが一定となる定電流
制御領域を示す。
側回路に流れる入力電流Ｉ1の検出値に基づいてＭＯＳ-
ＦＥＴ(3)をオン・オフ制御することにより１次側の電
力が制限されるが、負荷(25)の短絡等により出力インピ
ーダンスが著しく低下すると２次側回路に流れる直流出
力電流ＩOが急激に増加し、第１の整流平滑回路(4)の第
１の整流ダイオード(5)等が破壊される。これを防止す
るため、図４に示すＤＣ−ＤＣコンバータでは２次側回
路に出力電流検出用抵抗(13)を設け、その検出値に応じ
て制御回路(10)によりＭＯＳ-ＦＥＴ(3)のオン・オフ期
間を制御することにより、２次側回路に流れる直流出力
電流ＩOの急激な増加を抑制する。図４に示すＤＣ−Ｄ
Ｃコンバータの出力特性を図５に示す。図５において、
破線Iは直流出力電力ＰO、即ち直流出力電圧ＶOと直流
出力電流ＩOとの積が一定となる定電力制御領域を示
し、一点鎖線IIは直流出力電流ＩOが一定となる定電流
制御領域を示す。
【０００６】負荷(25)のインピーダンスが著しく低下し
た場合、図６に示すように直流出力電圧ＶOが急激に低
下するので、誤差増幅器(16,17)の比較出力のレベルが
低下する。これに伴って、フォトカプラ(22)の発光ダイ
オード(23)の発光輝度が低下し、フォトトランジスタ(2
4)に流れる電流が小さくなる。これと同時に、制御回路
(10)に供給される電圧ＶCCも低下し、電圧ＶCCが停止電
圧ＶOFFに達すると制御回路(10)の動作が停止して直流
出力電圧ＶOが略０Ｖとなり、ＤＣ−ＤＣコンバータが
停止する。ＤＣ−ＤＣコンバータの停止後、直流電源
(1)から起動用抵抗(11)を通して第２の整流平滑回路(7)
の第２の平滑コンデンサ(9)が充電され、第２の平滑コ
ンデンサ(9)から制御回路(10)に供給される電圧ＶCCが
上昇して起動電圧ＶONに達すると制御回路(10)が再び動
作を開始して最小電圧レベルの直流出力電圧ＶOが発生
し、ＤＣ−ＤＣコンバータが再び起動される。これによ
り、ＤＣ−ＤＣコンバータの起動及び停止が交互に繰り
返され、間欠発振動作が行なわれる。
た場合、図６に示すように直流出力電圧ＶOが急激に低
下するので、誤差増幅器(16,17)の比較出力のレベルが
低下する。これに伴って、フォトカプラ(22)の発光ダイ
オード(23)の発光輝度が低下し、フォトトランジスタ(2
4)に流れる電流が小さくなる。これと同時に、制御回路
(10)に供給される電圧ＶCCも低下し、電圧ＶCCが停止電
圧ＶOFFに達すると制御回路(10)の動作が停止して直流
出力電圧ＶOが略０Ｖとなり、ＤＣ−ＤＣコンバータが
停止する。ＤＣ−ＤＣコンバータの停止後、直流電源
(1)から起動用抵抗(11)を通して第２の整流平滑回路(7)
の第２の平滑コンデンサ(9)が充電され、第２の平滑コ
ンデンサ(9)から制御回路(10)に供給される電圧ＶCCが
上昇して起動電圧ＶONに達すると制御回路(10)が再び動
作を開始して最小電圧レベルの直流出力電圧ＶOが発生
し、ＤＣ−ＤＣコンバータが再び起動される。これによ
り、ＤＣ−ＤＣコンバータの起動及び停止が交互に繰り
返され、間欠発振動作が行なわれる。
【０００７】図４に示すＤＣ−ＤＣコンバータでは、負
荷(25)のインピーダンスが著しく低下したときに間欠発
振動作を行なうことにより、負荷(25)に供給される直流
出力電流ＩOが間欠的に流れて直流出力電流ＩOの平均値
が低下する。このため、出力インピーダンス低下時に負
荷(25)に供給される直流出力電流ＩOを制限できる。図
５の実線IIIは、図４に示すＤＣ−ＤＣコンバータの間
欠発振動作時の出力特性を示す。また、トランス(2)の
３次巻線(2c)の電圧を適宜調整することにより、比較的
安定に間欠発振動作を行なわせることが可能である。
荷(25)のインピーダンスが著しく低下したときに間欠発
振動作を行なうことにより、負荷(25)に供給される直流
出力電流ＩOが間欠的に流れて直流出力電流ＩOの平均値
が低下する。このため、出力インピーダンス低下時に負
荷(25)に供給される直流出力電流ＩOを制限できる。図
５の実線IIIは、図４に示すＤＣ−ＤＣコンバータの間
欠発振動作時の出力特性を示す。また、トランス(2)の
３次巻線(2c)の電圧を適宜調整することにより、比較的
安定に間欠発振動作を行なわせることが可能である。
【０００８】
【発明が解決しようとする課題】ところで、最近では負
荷稼働時のみならず負荷待機時における消費電力の低減
の要求も多い。負荷待機時の消費電力を低減するために
は、例えばＤＣ−ＤＣコンバータの制御回路部における
電力損失を抑制することが必須であるが、最近では制御
回路部を構成するＩＣ（集積回路）のＢi-ＣＭＯＳ（バ
イポーラ素子とＭＯＳ素子の混成集積回路）化等により
可能となった。しかしながら、図４に示すＤＣ−ＤＣコ
ンバータの制御回路(10)をＢi-ＣＭＯＳで構成する場
合、Ｂi-ＣＭＯＳの消費電力が小さいため、間欠発振動
作をする際に適切な容量の駆動用電力を制御回路(10)に
供給できない。このため、負荷短絡等により出力インピ
ーダンスが著しく低下した場合に直流出力電流ＩOを充
分に制限できず、第１の整流平滑回路(4)の第１の整流
ダイオード(5)等が破壊される問題点があった。
荷稼働時のみならず負荷待機時における消費電力の低減
の要求も多い。負荷待機時の消費電力を低減するために
は、例えばＤＣ−ＤＣコンバータの制御回路部における
電力損失を抑制することが必須であるが、最近では制御
回路部を構成するＩＣ（集積回路）のＢi-ＣＭＯＳ（バ
イポーラ素子とＭＯＳ素子の混成集積回路）化等により
可能となった。しかしながら、図４に示すＤＣ−ＤＣコ
ンバータの制御回路(10)をＢi-ＣＭＯＳで構成する場
合、Ｂi-ＣＭＯＳの消費電力が小さいため、間欠発振動
作をする際に適切な容量の駆動用電力を制御回路(10)に
供給できない。このため、負荷短絡等により出力インピ
ーダンスが著しく低下した場合に直流出力電流ＩOを充
分に制限できず、第１の整流平滑回路(4)の第１の整流
ダイオード(5)等が破壊される問題点があった。
【０００９】そこで、本発明は負荷短絡等による出力イ
ンピーダンス低下時の出力電流を低減して整流素子等の
破壊を防止すると共に電力損失を低減できるＤＣ−ＤＣ
コンバータを提供することを目的とする。
ンピーダンス低下時の出力電流を低減して整流素子等の
破壊を防止すると共に電力損失を低減できるＤＣ−ＤＣ
コンバータを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明によるＤＣ−ＤＣ
コンバータは、直流電源(1)に対して直列に接続される
トランス(2)の１次巻線(2a)及び主スイッチング素子(3)
と、主スイッチング素子(3)をオン・オフ制御する制御
回路(10)と、直流電源(1)と制御回路(10)との間に接続
される起動手段(11)とを備えている。起動時に直流電源
(1)から起動手段(11)を介して制御回路(10)に駆動用電
力を供給し、起動後に制御回路(10)により主スイッチン
グ素子(3)をオン・オフ制御することにより、トランス
(2)の２次巻線(2b)又は１次巻線(2a)から第１の整流平
滑回路(4)を介して負荷(25)への第１の直流出力を取り
出すと共に、トランス(2)の３次巻線(2c)から第２の整
流平滑回路(7)を介して得られる第２の直流出力を制御
回路(10)に供給する。このＤＣ−ＤＣコンバータでは、
第２の整流平滑回路(7)の出力端子間に擬似インピーダ
ンス回路(26)を接続し、負荷(25)のインピーダンスが著
しく低下し、第１の整流平滑回路(4)の出力電圧の低下
により第２の整流平滑回路(7)の出力電圧(VCC)が制御回
路(10)の起動電圧(VON)以下に低下したとき、擬似イン
ピーダンス回路(26)により制御回路(10)が停止する電圧
(VOFF)まで第２の整流平滑回路(7)の出力電圧(VCC)を降
下させて、ＤＣ−ＤＣコンバータの動作を停止させる。
その後、直流電源(1)から起動手段(11)を介して駆動用
電力が供給される第２の整流平滑回路(7)の出力電圧(V
CC)が制御回路(10)の起動電圧(VON)に達すると、ＤＣ−
ＤＣコンバータが再び起動され、これ以降は、ＤＣ−Ｄ
Ｃコンバータの起動及び停止が交互に繰り返されて間欠
発振動作を行う。
コンバータは、直流電源(1)に対して直列に接続される
トランス(2)の１次巻線(2a)及び主スイッチング素子(3)
と、主スイッチング素子(3)をオン・オフ制御する制御
回路(10)と、直流電源(1)と制御回路(10)との間に接続
される起動手段(11)とを備えている。起動時に直流電源
(1)から起動手段(11)を介して制御回路(10)に駆動用電
力を供給し、起動後に制御回路(10)により主スイッチン
グ素子(3)をオン・オフ制御することにより、トランス
(2)の２次巻線(2b)又は１次巻線(2a)から第１の整流平
滑回路(4)を介して負荷(25)への第１の直流出力を取り
出すと共に、トランス(2)の３次巻線(2c)から第２の整
流平滑回路(7)を介して得られる第２の直流出力を制御
回路(10)に供給する。このＤＣ−ＤＣコンバータでは、
第２の整流平滑回路(7)の出力端子間に擬似インピーダ
ンス回路(26)を接続し、負荷(25)のインピーダンスが著
しく低下し、第１の整流平滑回路(4)の出力電圧の低下
により第２の整流平滑回路(7)の出力電圧(VCC)が制御回
路(10)の起動電圧(VON)以下に低下したとき、擬似イン
ピーダンス回路(26)により制御回路(10)が停止する電圧
(VOFF)まで第２の整流平滑回路(7)の出力電圧(VCC)を降
下させて、ＤＣ−ＤＣコンバータの動作を停止させる。
その後、直流電源(1)から起動手段(11)を介して駆動用
電力が供給される第２の整流平滑回路(7)の出力電圧(V
CC)が制御回路(10)の起動電圧(VON)に達すると、ＤＣ−
ＤＣコンバータが再び起動され、これ以降は、ＤＣ−Ｄ
Ｃコンバータの起動及び停止が交互に繰り返されて間欠
発振動作を行う。
【００１１】負荷短絡等により負荷(25)のインピーダン
スが著しく低下すると、第１の整流平滑回路(4)の出力
電圧(VO)が低下すると共に、第２の整流平滑回路(7)の
出力電圧(VCC)も低下する。第２の整流平滑回路(7)の出
力電圧(VCC)が制御回路(10)の起動電圧(VON)以下に低下
すると、擬似インピーダンス回路(26)により、制御回路
(10)が停止する電圧(VOFF)まで第２の整流平滑回路(7)
の出力電圧(VCC)をを急速に降下させ、ＤＣ−ＤＣコン
バータの作動を停止させる。負荷(25)のインピーダンス
低下時に擬似インピーダンス回路(26)により制御回路(1
0)が停止する電圧(VOFF)まで第２の整流平滑回路(7)の
出力電圧(VCC)を急速に降下させるので、消費電力の小
さい制御回路(10)を備えたＤＣ−ＤＣコンバータでも、
間欠発振動作が良好に行なわれ、直流出力電流(IO)を充
分小さな値に低減でき、過大な出力電流(IO)による２次
側の整流素子(5)等の破壊を防止できる。また、消費電
力の小さいＢi-ＣＭＯＳ構成の制御回路(10)を使用でき
るので、制御回路(10)の電力損失を低減することが可能
となる。その後、直流電源(1)から起動手段(11)を介し
て制御回路(10)に駆動用電力が供給され、第２の整流平
滑回路(7)の出力電圧(VCC)が制御回路(10)の起動電圧(V
ON)に達すると、ＤＣ−ＤＣコンバータが再び起動さ
れ、以上の動作の繰り返しにより、ＤＣ−ＤＣコンバー
タの間欠発振動作が行われる。
スが著しく低下すると、第１の整流平滑回路(4)の出力
電圧(VO)が低下すると共に、第２の整流平滑回路(7)の
出力電圧(VCC)も低下する。第２の整流平滑回路(7)の出
力電圧(VCC)が制御回路(10)の起動電圧(VON)以下に低下
すると、擬似インピーダンス回路(26)により、制御回路
(10)が停止する電圧(VOFF)まで第２の整流平滑回路(7)
の出力電圧(VCC)をを急速に降下させ、ＤＣ−ＤＣコン
バータの作動を停止させる。負荷(25)のインピーダンス
低下時に擬似インピーダンス回路(26)により制御回路(1
0)が停止する電圧(VOFF)まで第２の整流平滑回路(7)の
出力電圧(VCC)を急速に降下させるので、消費電力の小
さい制御回路(10)を備えたＤＣ−ＤＣコンバータでも、
間欠発振動作が良好に行なわれ、直流出力電流(IO)を充
分小さな値に低減でき、過大な出力電流(IO)による２次
側の整流素子(5)等の破壊を防止できる。また、消費電
力の小さいＢi-ＣＭＯＳ構成の制御回路(10)を使用でき
るので、制御回路(10)の電力損失を低減することが可能
となる。その後、直流電源(1)から起動手段(11)を介し
て制御回路(10)に駆動用電力が供給され、第２の整流平
滑回路(7)の出力電圧(VCC)が制御回路(10)の起動電圧(V
ON)に達すると、ＤＣ−ＤＣコンバータが再び起動さ
れ、以上の動作の繰り返しにより、ＤＣ−ＤＣコンバー
タの間欠発振動作が行われる。
【００１２】本発明による変更実施の形態では、トラン
ス(2)に設けられた４次巻線(2d)に第３の整流平滑回路
(34)を接続し、第１の整流平滑回路(4)の出力電圧(VO)
の低下により第３の整流平滑回路(34)の出力電圧(VS)が
制御回路(10)の起動電圧(VON)以下に低下するとき、擬
似インピーダンス回路(26)により制御回路(10)が停止す
る電圧(VOFF)まで第２の整流平滑回路(7)の出力電圧(V
CC)を降下させる。
ス(2)に設けられた４次巻線(2d)に第３の整流平滑回路
(34)を接続し、第１の整流平滑回路(4)の出力電圧(VO)
の低下により第３の整流平滑回路(34)の出力電圧(VS)が
制御回路(10)の起動電圧(VON)以下に低下するとき、擬
似インピーダンス回路(26)により制御回路(10)が停止す
る電圧(VOFF)まで第２の整流平滑回路(7)の出力電圧(V
CC)を降下させる。
【００１３】負荷短絡等により出力インピーダンスが著
しく低下すると、第１の整流平滑回路(4)の出力電圧
(VO)が低下すると共に、第３の整流平滑回路(34)の出力
電圧(VS)も低下する。第３の整流平滑回路(34)の出力電
圧(VS)が制御回路(10)の起動電圧(VON)以下に低下する
と、擬似インピーダンス回路(26)により第２の整流平滑
回路(7)の出力電圧(VCC)が制御回路(10)が停止する電圧
(VOFF)まで急速に降下し、ＤＣ−ＤＣコンバータが停止
する。その後、直流電源(1)から起動手段(11)を介して
制御回路(10)に駆動用電力が供給され、第２の整流平滑
回路(7)の出力電圧(VCC)が制御回路(10)の起動電圧
(VON)に達すると、ＤＣ−ＤＣコンバータが再び起動す
る。以上の動作の繰り返しにより、間欠発振動作が行な
われる。したがって、この実施の形態においても前記と
同様の作用効果が得られる。
しく低下すると、第１の整流平滑回路(4)の出力電圧
(VO)が低下すると共に、第３の整流平滑回路(34)の出力
電圧(VS)も低下する。第３の整流平滑回路(34)の出力電
圧(VS)が制御回路(10)の起動電圧(VON)以下に低下する
と、擬似インピーダンス回路(26)により第２の整流平滑
回路(7)の出力電圧(VCC)が制御回路(10)が停止する電圧
(VOFF)まで急速に降下し、ＤＣ−ＤＣコンバータが停止
する。その後、直流電源(1)から起動手段(11)を介して
制御回路(10)に駆動用電力が供給され、第２の整流平滑
回路(7)の出力電圧(VCC)が制御回路(10)の起動電圧
(VON)に達すると、ＤＣ−ＤＣコンバータが再び起動す
る。以上の動作の繰り返しにより、間欠発振動作が行な
われる。したがって、この実施の形態においても前記と
同様の作用効果が得られる。
【００１４】
【発明の実施の形態】以下、本発明によるＤＣ−ＤＣコ
ンバータの一実施の形態を図１及び図２に基づいて説明
する。但し、これらの図面では図４〜図６と同一の箇所
には同一の符号を付し、その説明を省略する。本実施の
形態のＤＣ−ＤＣコンバータは、図１に示すように、図
４に示すＤＣ−ＤＣコンバータの第２の整流平滑回路
(7)の出力端子間に擬似インピーダンス回路(26)を接続
した点に特徴がある。擬似インピーダンス回路(26)は。
逆流阻止用ダイオード(27)と、ツェナダイオード(28)
と、２つの直列抵抗(29,30)と、２つのＮＰＮ型トラン
ジスタ(31,32)と、ダミー抵抗(33)とを備えている。逆
流阻止用ダイオード(27)のアノード端子はトランス(2)
の３次巻線(2c)の一端に接続される。逆流阻止用ダイオ
ード(27)のカソード端子とＮＰＮ型トランジスタ(31)の
ベース端子との間には、ツェナダイオード(28)及び直列
抵抗(29)が直列に接続される。逆流阻止用ダイオード(2
7)及びツェナダイオード(28)の接続点とＮＰＮ型トラン
ジスタ(31)のコレクタ端子との間には、直列抵抗(30)が
接続される。ＮＰＮ型トランジスタ(32)のベース端子は
ＮＰＮ型トランジスタ(31)のコレクタ端子に接続され、
同トランジスタ(32)のコレクタ端子はダミー抵抗(33)を
介して第２の整流ダイオード(8)のカソード端子に接続
される。ＮＰＮ型トランジスタ(32)のエミッタ端子は、
ＮＰＮ型トランジスタ(31)のエミッタ端子と共に接地さ
れる。ここで、トランス(2)の３次巻線(2c)から逆流阻
止用ダイオード(27)を介して得られる整流電圧の値は、
第２の整流平滑回路(7)を介して出力される制御回路(1
0)の電源電圧ＶCCの値に略等しいとする。このため、ツ
ェナダイオード(28)のブレークダウン電圧は制御回路(1
0)の起動電圧ＶONと略同等の電圧値に設定される。その
他の構成は、図４に示す従来のＤＣ−ＤＣコンバータと
略同様である。
ンバータの一実施の形態を図１及び図２に基づいて説明
する。但し、これらの図面では図４〜図６と同一の箇所
には同一の符号を付し、その説明を省略する。本実施の
形態のＤＣ−ＤＣコンバータは、図１に示すように、図
４に示すＤＣ−ＤＣコンバータの第２の整流平滑回路
(7)の出力端子間に擬似インピーダンス回路(26)を接続
した点に特徴がある。擬似インピーダンス回路(26)は。
逆流阻止用ダイオード(27)と、ツェナダイオード(28)
と、２つの直列抵抗(29,30)と、２つのＮＰＮ型トラン
ジスタ(31,32)と、ダミー抵抗(33)とを備えている。逆
流阻止用ダイオード(27)のアノード端子はトランス(2)
の３次巻線(2c)の一端に接続される。逆流阻止用ダイオ
ード(27)のカソード端子とＮＰＮ型トランジスタ(31)の
ベース端子との間には、ツェナダイオード(28)及び直列
抵抗(29)が直列に接続される。逆流阻止用ダイオード(2
7)及びツェナダイオード(28)の接続点とＮＰＮ型トラン
ジスタ(31)のコレクタ端子との間には、直列抵抗(30)が
接続される。ＮＰＮ型トランジスタ(32)のベース端子は
ＮＰＮ型トランジスタ(31)のコレクタ端子に接続され、
同トランジスタ(32)のコレクタ端子はダミー抵抗(33)を
介して第２の整流ダイオード(8)のカソード端子に接続
される。ＮＰＮ型トランジスタ(32)のエミッタ端子は、
ＮＰＮ型トランジスタ(31)のエミッタ端子と共に接地さ
れる。ここで、トランス(2)の３次巻線(2c)から逆流阻
止用ダイオード(27)を介して得られる整流電圧の値は、
第２の整流平滑回路(7)を介して出力される制御回路(1
0)の電源電圧ＶCCの値に略等しいとする。このため、ツ
ェナダイオード(28)のブレークダウン電圧は制御回路(1
0)の起動電圧ＶONと略同等の電圧値に設定される。その
他の構成は、図４に示す従来のＤＣ−ＤＣコンバータと
略同様である。
【００１５】上記の構成において、負荷(25)のインピー
ダンスが著しく低下すると、図２に示すように第１の整
流平滑回路(4)から負荷(25)に供給される直流出力電圧
ＶOが低下すると同時にトランス(2)の３次巻線(2c)に発
生する電圧も低下する。これと共に、トランス(2)の３
次巻線(2c)から第２の整流平滑回路(7)を介して制御回
路(10)の電源入力端子(10c)に供給される電源電圧ＶCC
も低下する。トランス(2)の３次巻線(2c)から第２の整
流平滑回路(7)を介して出力される制御回路(10)の電源
電圧ＶCC、即ちトランス(2)の３次巻線(2c)から逆流阻
止用ダイオード(27)を介して得られる整流電圧が制御回
路(10)の起動電圧ＶON以下に低下すると、擬似インピー
ダンス回路(26)のツェナダイオード(28)が非導通状態と
なり、各ＮＰＮ型トランジスタ(31),(32)がそれぞれオ
フ状態及びオン状態となる。これにより、第２の整流平
滑回路(7)の第２の平滑コンデンサ(9)に充電された電荷
が擬似インピーダンス回路(26)のダミー抵抗(33)及びＮ
ＰＮ型トランジスタ(32)を通して速やかに放出されるの
で、制御回路(10)の電源電圧ＶCCが制御回路(10)の停止
する電圧ＶOFFまで急速に降下し、制御回路(10)の動作
が停止して直流出力電圧ＶOが略０Ｖとなり、ＤＣ−Ｄ
Ｃコンバータが停止する。その後、直流電源(1)から起
動用抵抗(11)を通して第２の整流平滑回路(7)の第２の
平滑コンデンサ(9)が充電され、第２の平滑コンデンサ
(9)から制御回路(10)に供給される電源電圧ＶC Cが上昇
して起動電圧ＶONに達すると制御回路(10)が再び動作を
開始して最小電圧レベルの直流出力電圧ＶOが発生し、
ＤＣ−ＤＣコンバータが再び起動する。これ以降は、上
述したＤＣ−ＤＣコンバータの起動及び停止が交互に繰
り返され、間欠発振動作が行なわれる。なお、負荷(25)
が定常状態のときの図１に示すＤＣ−ＤＣコンバータの
動作については図４に示す従来のＤＣ−ＤＣコンバータ
の動作と同様であるので、説明は省略する。
ダンスが著しく低下すると、図２に示すように第１の整
流平滑回路(4)から負荷(25)に供給される直流出力電圧
ＶOが低下すると同時にトランス(2)の３次巻線(2c)に発
生する電圧も低下する。これと共に、トランス(2)の３
次巻線(2c)から第２の整流平滑回路(7)を介して制御回
路(10)の電源入力端子(10c)に供給される電源電圧ＶCC
も低下する。トランス(2)の３次巻線(2c)から第２の整
流平滑回路(7)を介して出力される制御回路(10)の電源
電圧ＶCC、即ちトランス(2)の３次巻線(2c)から逆流阻
止用ダイオード(27)を介して得られる整流電圧が制御回
路(10)の起動電圧ＶON以下に低下すると、擬似インピー
ダンス回路(26)のツェナダイオード(28)が非導通状態と
なり、各ＮＰＮ型トランジスタ(31),(32)がそれぞれオ
フ状態及びオン状態となる。これにより、第２の整流平
滑回路(7)の第２の平滑コンデンサ(9)に充電された電荷
が擬似インピーダンス回路(26)のダミー抵抗(33)及びＮ
ＰＮ型トランジスタ(32)を通して速やかに放出されるの
で、制御回路(10)の電源電圧ＶCCが制御回路(10)の停止
する電圧ＶOFFまで急速に降下し、制御回路(10)の動作
が停止して直流出力電圧ＶOが略０Ｖとなり、ＤＣ−Ｄ
Ｃコンバータが停止する。その後、直流電源(1)から起
動用抵抗(11)を通して第２の整流平滑回路(7)の第２の
平滑コンデンサ(9)が充電され、第２の平滑コンデンサ
(9)から制御回路(10)に供給される電源電圧ＶC Cが上昇
して起動電圧ＶONに達すると制御回路(10)が再び動作を
開始して最小電圧レベルの直流出力電圧ＶOが発生し、
ＤＣ−ＤＣコンバータが再び起動する。これ以降は、上
述したＤＣ−ＤＣコンバータの起動及び停止が交互に繰
り返され、間欠発振動作が行なわれる。なお、負荷(25)
が定常状態のときの図１に示すＤＣ−ＤＣコンバータの
動作については図４に示す従来のＤＣ−ＤＣコンバータ
の動作と同様であるので、説明は省略する。
【００１６】本実施の形態では、負荷(25)のインピーダ
ンスが著しく低下したときに擬似インピーダンス回路(2
6)により第２の整流平滑回路(7)から出力される制御回
路(10)の電源電圧ＶCCが制御回路(10)の停止する電圧Ｖ
OFFまで急速に降下するので、消費電力の小さいＢi-Ｃ
ＭＯＳで構成された制御回路(10)の場合でも間欠発振動
作が良好に行なわれ、直流出力電流ＩOを充分小さな値
に低減できる。したがって、過大な直流出力電流ＩOに
よる２次側の整流ダイオード(5)等の破壊を防止でき
る。また、負荷(25)のインピーダンスが低下したときの
み擬似インピーダンス回路(26)が作動するので、高効率
及び低損失化が図られる。更に、制御回路(10)をＢi-Ｃ
ＭＯＳで構成することにより、起動用抵抗(11)の抵抗値
を大きくすることができるので、制御回路(10)における
電力損失を低減することが可能となる。
ンスが著しく低下したときに擬似インピーダンス回路(2
6)により第２の整流平滑回路(7)から出力される制御回
路(10)の電源電圧ＶCCが制御回路(10)の停止する電圧Ｖ
OFFまで急速に降下するので、消費電力の小さいＢi-Ｃ
ＭＯＳで構成された制御回路(10)の場合でも間欠発振動
作が良好に行なわれ、直流出力電流ＩOを充分小さな値
に低減できる。したがって、過大な直流出力電流ＩOに
よる２次側の整流ダイオード(5)等の破壊を防止でき
る。また、負荷(25)のインピーダンスが低下したときの
み擬似インピーダンス回路(26)が作動するので、高効率
及び低損失化が図られる。更に、制御回路(10)をＢi-Ｃ
ＭＯＳで構成することにより、起動用抵抗(11)の抵抗値
を大きくすることができるので、制御回路(10)における
電力損失を低減することが可能となる。
【００１７】図１に示す実施の形態のＤＣ−ＤＣコンバ
ータは変更が可能である。例えば、図３に示す実施の形
態のＤＣ−ＤＣコンバータでは、トランス(2)に４次巻
線(4d)を設け、４次巻線(2d)に第３の整流ダイオード(3
5)及び第３の平滑コンデンサ(36)を有する第３の整流平
滑回路(34)を接続し、起動用抵抗(11)を第３の整流平滑
回路(34)の第３の平滑コンデンサ(36)に接続し、擬似イ
ンピーダンス回路(26)の逆流阻止用ダイオード(27)を省
略し、ツェナダイオード(28)のカソード端子を第３の整
流平滑回路(34)の第３の平滑コンデンサ(36)に接続して
いる。その他の構成は、図１に示す実施の形態と略同様
である。
ータは変更が可能である。例えば、図３に示す実施の形
態のＤＣ−ＤＣコンバータでは、トランス(2)に４次巻
線(4d)を設け、４次巻線(2d)に第３の整流ダイオード(3
5)及び第３の平滑コンデンサ(36)を有する第３の整流平
滑回路(34)を接続し、起動用抵抗(11)を第３の整流平滑
回路(34)の第３の平滑コンデンサ(36)に接続し、擬似イ
ンピーダンス回路(26)の逆流阻止用ダイオード(27)を省
略し、ツェナダイオード(28)のカソード端子を第３の整
流平滑回路(34)の第３の平滑コンデンサ(36)に接続して
いる。その他の構成は、図１に示す実施の形態と略同様
である。
【００１８】図３に示す構成において、負荷(25)のイン
ピーダンスが著しく低下すると、第１の整流平滑回路
(4)から負荷(25)に供給される直流出力電圧ＶOが低下す
ると共に、第３の整流平滑回路(34)の第３の平滑コンデ
ンサ(36)の電圧ＶSも低下する。第３の整流平滑回路(3
4)の第３の平滑コンデンサ(36)の電圧ＶSが制御回路(1
0)の起動電圧ＶON以下に低下すると、擬似インピーダン
ス回路(26)のツェナダイオード(28)が非導通状態とな
り、各ＮＰＮ型トランジスタ(31),(32)がそれぞれオフ
状態及びオン状態となる。これにより、第２の整流平滑
回路(7)の第２の平滑コンデンサ(9)に充電された電荷が
擬似インピーダンス回路(26)のダミー抵抗(33)及びＮＰ
Ｎ型トランジスタ(32)を通して速やかに放出されるの
で、制御回路(10)の電源電圧ＶCCが制御回路(10)の停止
する電圧ＶOFFまで急速に降下し、制御回路(10)の動作
が停止して直流出力電圧ＶOが略０Ｖとなり、ＤＣ−Ｄ
Ｃコンバータが停止する。その後、直流電源(1)から起
動用抵抗(11)を通して第３の整流平滑回路(34)の第３の
平滑コンデンサ(36)及び第２の整流平滑回路(7)の第２
の平滑コンデンサ(9)が充電され、第３の平滑コンデン
サ(36)の電圧ＶSが上昇して制御回路(10)の起動電圧Ｖ
ONに達すると制御回路(10)が再び動作を開始して最小電
圧レベルの直流出力電圧ＶOが発生し、ＤＣ−ＤＣコン
バータが再び起動する。これ以降は、上述したＤＣ−Ｄ
Ｃコンバータの起動及び停止が交互に繰り返され、間欠
発振動作が行なわれる。なお、負荷(25)が定常状態のと
きの図３に示すＤＣ−ＤＣコンバータの動作については
図４に示す従来のＤＣ−ＤＣコンバータの動作と同様で
あるので、説明は省略する。
ピーダンスが著しく低下すると、第１の整流平滑回路
(4)から負荷(25)に供給される直流出力電圧ＶOが低下す
ると共に、第３の整流平滑回路(34)の第３の平滑コンデ
ンサ(36)の電圧ＶSも低下する。第３の整流平滑回路(3
4)の第３の平滑コンデンサ(36)の電圧ＶSが制御回路(1
0)の起動電圧ＶON以下に低下すると、擬似インピーダン
ス回路(26)のツェナダイオード(28)が非導通状態とな
り、各ＮＰＮ型トランジスタ(31),(32)がそれぞれオフ
状態及びオン状態となる。これにより、第２の整流平滑
回路(7)の第２の平滑コンデンサ(9)に充電された電荷が
擬似インピーダンス回路(26)のダミー抵抗(33)及びＮＰ
Ｎ型トランジスタ(32)を通して速やかに放出されるの
で、制御回路(10)の電源電圧ＶCCが制御回路(10)の停止
する電圧ＶOFFまで急速に降下し、制御回路(10)の動作
が停止して直流出力電圧ＶOが略０Ｖとなり、ＤＣ−Ｄ
Ｃコンバータが停止する。その後、直流電源(1)から起
動用抵抗(11)を通して第３の整流平滑回路(34)の第３の
平滑コンデンサ(36)及び第２の整流平滑回路(7)の第２
の平滑コンデンサ(9)が充電され、第３の平滑コンデン
サ(36)の電圧ＶSが上昇して制御回路(10)の起動電圧Ｖ
ONに達すると制御回路(10)が再び動作を開始して最小電
圧レベルの直流出力電圧ＶOが発生し、ＤＣ−ＤＣコン
バータが再び起動する。これ以降は、上述したＤＣ−Ｄ
Ｃコンバータの起動及び停止が交互に繰り返され、間欠
発振動作が行なわれる。なお、負荷(25)が定常状態のと
きの図３に示すＤＣ−ＤＣコンバータの動作については
図４に示す従来のＤＣ−ＤＣコンバータの動作と同様で
あるので、説明は省略する。
【００１９】以上のように、図３に示す実施の形態にお
いても負荷(25)のインピーダンスが著しく低下したとき
に擬似インピーダンス回路(26)により第２の整流平滑回
路(7)から出力される制御回路(10)の電源電圧ＶCCが制
御回路(10)の停止する電圧ＶO FFまで急速に降下するの
で、図１に示す実施の形態と同様に消費電力の小さいＢ
i-ＣＭＯＳで構成された制御回路(10)の場合でも間欠発
振動作が良好に行なわれ、直流出力電流ＩOを充分小さ
な値に低減できる。したがって、図３に示す実施の形態
においても図１に示す実施の形態と略同様な作用効果が
得られる。
いても負荷(25)のインピーダンスが著しく低下したとき
に擬似インピーダンス回路(26)により第２の整流平滑回
路(7)から出力される制御回路(10)の電源電圧ＶCCが制
御回路(10)の停止する電圧ＶO FFまで急速に降下するの
で、図１に示す実施の形態と同様に消費電力の小さいＢ
i-ＣＭＯＳで構成された制御回路(10)の場合でも間欠発
振動作が良好に行なわれ、直流出力電流ＩOを充分小さ
な値に低減できる。したがって、図３に示す実施の形態
においても図１に示す実施の形態と略同様な作用効果が
得られる。
【００２０】本発明の実施態様は前記の各実施の形態に
限定されず、更に種々の変更が可能である。例えば、上
記の各実施の形態では３つ又は４つの巻線を有するトラ
ンス(2)を使用したが、１次巻線(2a)の一部又は延長部
より出力を取り出すオートトランス（単巻線トランス）
又は複数個の出力巻線を有する多出力型のトランスを使
用してもよい。また、上記の各実施形態では主スイッチ
ング素子としてＭＯＳ-ＦＥＴを使用した形態を示した
が、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型
バイポーラトランジスタ）、Ｊ-ＦＥＴ（接合型電界効
果トランジスタ）又はサイリスタ等の他のスイッチング
素子を使用してもよい。更に、上記の各実施の形態では
フライバック方式のＤＣ−ＤＣコンバータに本発明を適
用した例を示したが、フォワード方式のＤＣ−ＤＣコン
バータにも適用が可能である。
限定されず、更に種々の変更が可能である。例えば、上
記の各実施の形態では３つ又は４つの巻線を有するトラ
ンス(2)を使用したが、１次巻線(2a)の一部又は延長部
より出力を取り出すオートトランス（単巻線トランス）
又は複数個の出力巻線を有する多出力型のトランスを使
用してもよい。また、上記の各実施形態では主スイッチ
ング素子としてＭＯＳ-ＦＥＴを使用した形態を示した
が、バイポーラトランジスタ、ＩＧＢＴ（絶縁ゲート型
バイポーラトランジスタ）、Ｊ-ＦＥＴ（接合型電界効
果トランジスタ）又はサイリスタ等の他のスイッチング
素子を使用してもよい。更に、上記の各実施の形態では
フライバック方式のＤＣ−ＤＣコンバータに本発明を適
用した例を示したが、フォワード方式のＤＣ−ＤＣコン
バータにも適用が可能である。
【００２１】
【発明の効果】本発明によれば、負荷短絡等により出力
インピーダンスが著しく低下するときに擬似インピーダ
ンス回路により制御回路の電源電圧を急速に降下させる
ので、消費電力の少ない制御回路でも間欠発振動作が可
能となり、出力電流を充分小さな値に制限することがで
きる。また、出力インピーダンスが低下するときのみ擬
似インピーダンス回路が作動するので、高効率及び低損
失化が図られる。更に、制御回路を消費電力の少ないＢ
i-ＣＭＯＳで構成することにより、制御回路における電
力損失を低減することができる。したがって、負荷短絡
等による出力インピーダンス低下時の出力電流を低減し
て整流素子等の破壊を防止できると共にＤＣ−ＤＣコン
バータの電力損失を低減することが可能となる。
インピーダンスが著しく低下するときに擬似インピーダ
ンス回路により制御回路の電源電圧を急速に降下させる
ので、消費電力の少ない制御回路でも間欠発振動作が可
能となり、出力電流を充分小さな値に制限することがで
きる。また、出力インピーダンスが低下するときのみ擬
似インピーダンス回路が作動するので、高効率及び低損
失化が図られる。更に、制御回路を消費電力の少ないＢ
i-ＣＭＯＳで構成することにより、制御回路における電
力損失を低減することができる。したがって、負荷短絡
等による出力インピーダンス低下時の出力電流を低減し
て整流素子等の破壊を防止できると共にＤＣ−ＤＣコン
バータの電力損失を低減することが可能となる。
【図１】 本発明によるＤＣ−ＤＣコンバータの一実施
の形態を示す電気回路図
の形態を示す電気回路図
【図２】 図１のＤＣ−ＤＣコンバータにおける出力イ
ンピーダンス低下時の直流出力電圧及び制御回路の電源
電圧を示すグラフ
ンピーダンス低下時の直流出力電圧及び制御回路の電源
電圧を示すグラフ
【図３】 図１の変更実施の形態を示す電気回路図
【図４】 従来のＤＣ−ＤＣコンバータを示す電気回路
図
図
【図５】 図４のＤＣ−ＤＣコンバータの出力特性を示
すグラフ
すグラフ
【図６】 図４のＤＣ−ＤＣコンバータにおける出力イ
ンピーダンス低下時の直流出力電圧及び制御回路の電源
電圧を示すグラフ
ンピーダンス低下時の直流出力電圧及び制御回路の電源
電圧を示すグラフ
(1)・・直流電源、 (2)・・トランス、 (2a)・・１次
巻線、 (2b)・・２次巻線、 (2c)・・３次巻線、 (2
d)・・４次巻線、 (3)・・ＭＯＳ-ＦＥＴ（主スイッチ
ング素子）、 (4)・・第１の整流平滑回路、 (5)・・
第１の整流ダイオード、 (6)・・第１の平滑コンデン
サ、 (7)・・第２の整流平滑回路、 (8)・・第２の整
流ダイオード、 (9)・・第２の平滑コンデンサ、 (1
0)・・制御回路、 (10a)・・出力電圧検出端子、 (10
b)・・入力電流検出端子、 (10c)・・電源入力端子、
(10d)・・制御信号出力端子、 (11)・・起動用抵抗
（起動手段）、 (12)・・入力電流検出用抵抗、 (13)
・・出力電流検出用抵抗、(14),(15)・・出力電圧検出
用抵抗、 (16),(17)・・誤差増幅器、 (18),(19)・・
基準電源、 (20),(21)・・ダイオード、 (22)・・フ
ォトカプラ、 (23)・・発光ダイオード、 (24)・・フ
ォトトランジスタ、 (25)・・負荷、 (26)・・擬似イ
ンピーダンス回路、 (27)・・逆流阻止用ダイオード、
(28)・・ツェナダイオード、 (29),(30)・・直列抵
抗、 (31),(32)・・ＮＰＮ型トランジスタ、 (33)・
・ダミー抵抗、 (34)・・第３の整流平滑回路、 (35)
・・第３の整流ダイオード、 (36)・・第３の平滑コン
デンサ
巻線、 (2b)・・２次巻線、 (2c)・・３次巻線、 (2
d)・・４次巻線、 (3)・・ＭＯＳ-ＦＥＴ（主スイッチ
ング素子）、 (4)・・第１の整流平滑回路、 (5)・・
第１の整流ダイオード、 (6)・・第１の平滑コンデン
サ、 (7)・・第２の整流平滑回路、 (8)・・第２の整
流ダイオード、 (9)・・第２の平滑コンデンサ、 (1
0)・・制御回路、 (10a)・・出力電圧検出端子、 (10
b)・・入力電流検出端子、 (10c)・・電源入力端子、
(10d)・・制御信号出力端子、 (11)・・起動用抵抗
（起動手段）、 (12)・・入力電流検出用抵抗、 (13)
・・出力電流検出用抵抗、(14),(15)・・出力電圧検出
用抵抗、 (16),(17)・・誤差増幅器、 (18),(19)・・
基準電源、 (20),(21)・・ダイオード、 (22)・・フ
ォトカプラ、 (23)・・発光ダイオード、 (24)・・フ
ォトトランジスタ、 (25)・・負荷、 (26)・・擬似イ
ンピーダンス回路、 (27)・・逆流阻止用ダイオード、
(28)・・ツェナダイオード、 (29),(30)・・直列抵
抗、 (31),(32)・・ＮＰＮ型トランジスタ、 (33)・
・ダミー抵抗、 (34)・・第３の整流平滑回路、 (35)
・・第３の整流ダイオード、 (36)・・第３の平滑コン
デンサ
Claims (2)
- 【請求項１】 直流電源に対して直列に接続されるトラ
ンスの１次巻線及び主スイッチング素子と、該主スイッ
チング素子をオン・オフ制御する制御回路と、前記直流
電源と前記制御回路との間に接続される起動手段とを備
え、起動時に前記直流電源から前記起動手段を介して前
記制御回路に駆動用電力を供給し、起動後に前記制御回
路により前記主スイッチング素子をオン・オフ制御する
ことにより、前記トランスの２次巻線又は１次巻線から
第１の整流平滑回路を介して負荷への第１の直流出力を
取り出すと共に、前記トランスの３次巻線から第２の整
流平滑回路を介して得られる第２の直流出力を前記制御
回路に供給するＤＣ−ＤＣコンバータにおいて、 前記第２の整流平滑回路の出力端子間に擬似インピーダ
ンス回路を接続し、 前記負荷のインピーダンスが著しく低下し、前記第１の
整流平滑回路の出力電圧の低下により前記第２の整流平
滑回路の出力電圧が前記制御回路の起動電圧以下に低下
したとき、前記擬似インピーダンス回路により前記制御
回路が停止する電圧まで前記第２の整流平滑回路の出力
電圧を降下させて、前記ＤＣ−ＤＣコンバータの動作を
停止させ、 その後、前記直流電源から前記起動手段を介して駆動用
電力が供給される前記第２の整流平滑回路の出力電圧が
前記制御回路の起動電圧に達すると、前記ＤＣ−ＤＣコ
ンバータが再び起動され、ＤＣ−ＤＣコンバータの起動
及び停止が交互に繰り返されて間欠発振動作を行うこと
を特徴とするＤＣ−ＤＣコンバータ。 - 【請求項２】 前記トランスに設けられた４次巻線に第
３の整流平滑回路を接続し、前記第１の整流平滑回路の
出力電圧の低下により前記第３の整流平滑回路の出力電
圧が前記制御回路の起動電圧以下に低下するとき、前記
擬似インピーダンス回路により前記制御回路が停止する
電圧まで前記第２の整流平滑回路の出力電圧を降下させ
る請求項１に記載のＤＣ−ＤＣコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32517999A JP3369134B2 (ja) | 1999-11-16 | 1999-11-16 | Ｄｃ−ｄｃコンバータ |
| US09/712,568 US6366479B1 (en) | 1999-11-16 | 2000-11-14 | DC-DC converter with reduced energy loss under lowered load impedance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32517999A JP3369134B2 (ja) | 1999-11-16 | 1999-11-16 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001145344A JP2001145344A (ja) | 2001-05-25 |
| JP3369134B2 true JP3369134B2 (ja) | 2003-01-20 |
Family
ID=18173900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32517999A Expired - Fee Related JP3369134B2 (ja) | 1999-11-16 | 1999-11-16 | Ｄｃ−ｄｃコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6366479B1 (ja) |
| JP (1) | JP3369134B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3578124B2 (ja) * | 2001-08-31 | 2004-10-20 | ソニー株式会社 | スイッチング電源装置 |
| JP3883857B2 (ja) * | 2001-12-05 | 2007-02-21 | ソニー株式会社 | スイッチング電源装置および電源制御方法 |
| JP4117676B2 (ja) * | 2002-01-17 | 2008-07-16 | 横河電機株式会社 | スイッチング電源装置 |
| JP4096201B2 (ja) * | 2002-09-04 | 2008-06-04 | サンケン電気株式会社 | Ｄｃ−ｄｃ変換器 |
| US6819063B2 (en) * | 2002-12-13 | 2004-11-16 | Bruce Industries, Inc. | Sensing voltage for fluorescent lamp protection |
| JP4193536B2 (ja) * | 2003-03-24 | 2008-12-10 | 横河電機株式会社 | スイッチング電源 |
| US6862194B2 (en) * | 2003-06-18 | 2005-03-01 | System General Corp. | Flyback power converter having a constant voltage and a constant current output under primary-side PWM control |
| JP4203768B2 (ja) | 2004-01-14 | 2009-01-07 | サンケン電気株式会社 | Ｄｃ−ｄｃ変換器 |
| JP2005261112A (ja) * | 2004-03-12 | 2005-09-22 | Sanken Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP4774904B2 (ja) | 2005-10-18 | 2011-09-21 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
| JP4973916B2 (ja) * | 2006-08-02 | 2012-07-11 | 株式会社タムラ製作所 | 保護回路およびスイッチング電源装置 |
| JP2009231640A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Lighting & Technology Corp | 電源装置及び照明器具 |
| JP2010088272A (ja) * | 2008-10-02 | 2010-04-15 | Sumitomo Electric Ind Ltd | 接合型電界効果トランジスタの駆動装置および駆動方法 |
| JP2010093922A (ja) * | 2008-10-07 | 2010-04-22 | Panasonic Corp | スイッチング電源装置 |
| TWI411358B (zh) * | 2009-12-31 | 2013-10-01 | Delta Electronics Inc | 電子安定器具雙檢測訊號之燈管壽命終了保護電路及其方法 |
| JP5526857B2 (ja) * | 2010-02-24 | 2014-06-18 | ミツミ電機株式会社 | 電源制御用半導体集積回路および絶縁型直流電源装置 |
| JP5316903B2 (ja) | 2010-11-30 | 2013-10-16 | ブラザー工業株式会社 | 電源システム及び画像形成装置 |
| JP6761357B2 (ja) * | 2017-01-20 | 2020-09-23 | コーセル株式会社 | スイッチング電源装置 |
| JP7275764B2 (ja) * | 2019-03-29 | 2023-05-18 | Tdk株式会社 | 補正回路、及び電源装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890001259B1 (ko) * | 1986-06-20 | 1989-04-28 | 주식회사 금성사 | 스위칭모드 전원공급회로의 안정화회로 |
| JPH04225505A (ja) * | 1990-12-27 | 1992-08-14 | Nec Corp | オンオフコンバータ |
| DE19518863A1 (de) * | 1995-05-23 | 1996-11-28 | Thomson Brandt Gmbh | Schaltnetzteil mit Bereitschaftsbetrieb |
| US5717578A (en) * | 1996-02-07 | 1998-02-10 | Emerging Technologies Corporation | Constant current source employing power conversion circuitry |
| JP2900876B2 (ja) * | 1996-03-19 | 1999-06-02 | サンケン電気株式会社 | 表示装置の電源装置 |
| US5734564A (en) * | 1996-07-26 | 1998-03-31 | Lucent Technologies Inc. | High-efficiency switching power converter |
| KR100268465B1 (ko) * | 1997-05-30 | 2001-03-02 | 윤종용 | 스위칭모드 전원공급기의 초기 구동전압 공급회로 |
| US5812383A (en) * | 1997-07-31 | 1998-09-22 | Philips Electronics North North America Corporation | Low power stand-by for switched-mode power supply circuit with burst mode operation |
| JP2956681B2 (ja) * | 1998-02-27 | 1999-10-04 | 富士電機株式会社 | スイッチング電源の切換運転回路 |
| SG71774A1 (en) * | 1998-04-01 | 2000-04-18 | Compaq Computer Corp | Switched-mode power converter with triple protection in single latch |
| EP0993105B1 (en) * | 1998-10-07 | 2003-01-08 | STMicroelectronics S.r.l. | Control of power transfer in a flyback converter by modulating the off-phase in function of the load |
-
1999
- 1999-11-16 JP JP32517999A patent/JP3369134B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-14 US US09/712,568 patent/US6366479B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001145344A (ja) | 2001-05-25 |
| US6366479B1 (en) | 2002-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3369134B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US6980444B2 (en) | Switching power supply | |
| KR100630855B1 (ko) | Ｄｃ-ｄｃ 컨버터의 제어 회로, ｄｃ-ｄｃ 컨버터의 제어 방법, 반도체 장치, ｄｃ-ｄｃ 컨버터 및 전자 기기 | |
| JP4752484B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3358588B2 (ja) | スイッチング電源回路 | |
| JP2000184698A (ja) | スイッチング電源 | |
| JPH0680385U (ja) | スイッチング電源装置 | |
| JP2004015993A (ja) | 無負荷時省電力電源装置 | |
| JP3107193B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2767782B2 (ja) | スイッチング電源装置 | |
| JPH11341799A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP2002281749A (ja) | スイッチング電源装置 | |
| JP3458363B2 (ja) | スイッチング電源 | |
| JP3408508B2 (ja) | 同期整流式フォワード型スイッチング電源装置 | |
| JP2008193803A (ja) | スイッチング電源装置 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| WO2000038305A9 (en) | A synchronous flyback converter | |
| JPS60128867A (ja) | 直流一直流変換器 | |
| JP2977442B2 (ja) | スイッチング電源 | |
| JP2767783B2 (ja) | スイッチング電源装置 | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2005033971A (ja) | スイッチング電源回路 | |
| JP2676982B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JP3460403B2 (ja) | 自励発振式スイッチング電源装置 | |
| JP2006109543A (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081115 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091115 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |