JP3458363B2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP3458363B2 JP3458363B2 JP08498599A JP8498599A JP3458363B2 JP 3458363 B2 JP3458363 B2 JP 3458363B2 JP 08498599 A JP08498599 A JP 08498599A JP 8498599 A JP8498599 A JP 8498599A JP 3458363 B2 JP3458363 B2 JP 3458363B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- npn transistor
- switching power
- choke coil
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、整流素子の損失を
低減することにより電力変換効率を改善した同期整流方
式のスイッチング電源、特に昇圧型スイッチング電源に
関する。 【０００２】 【従来の技術】スイッチング電源は電力変換効率が高
く、小型に構成できることから、コンピュータやＯＡ機
器をはじめ各種の産業機器分野、民生機器分野の電源と
して広く採用されている。また、昨今、携帯型情報端末
や通信機器等の電池で駆動されることの多い機器の普及
にともない、昇圧型スイッチング電源の更なる効率向上
が求められている。 【０００３】この要求を満たす手段の一つとして、同期
整流方式を用いたスイッチング電源が提案されている。
同期整流方式のスイッチング電源は、オン状態にあるト
ランジスタのコレクタ・エミッタ間飽和電圧がダイオー
ドの順方向降下電圧よりも低いことに着目してなされた
もので、従来から整流回路の整流素子として通常用いら
れていたダイオードを、トランジスタに置換することに
より、整流素子で発生する電力損失を低減し、スイッチ
ング電源の効率向上を図るものである。 【０００４】このような同期整流方式のスイッチング電
源の一例は、例えば、特開平８−２８９５３４号公報に
開示されている。この公報に示されたスイッチング電源
装置は、直流入力電圧が印加されるチョークコイルと、
この電圧を断続するスイッチング素子と、スイッチング
出力を整流平滑する整流平滑回路とを備えた同期整流方
式の昇降圧型スイッチング電源装置であって、整流平滑
回路の同期整流素子として、バイポーラＰＮＰ型トラン
ジスタを用い、前記ＰＮＰ型トランジスタの駆動信号を
前記チョークコイルの両端に現れる電圧としたものであ
る。このため、整流素子としてダイオードを用いたスイ
ッチング電源装置と比較して、電力損失を低減でき、さ
らにＰＮＰ型トランジスタの駆動信号としてチョークコ
イルの両端に現れる電圧を直接利用しているため、駆動
回路が簡単に構成できる利点を有している。 【０００５】 【発明が解決しようとする課題】しかし、バイポーラ型
トランジスタのコレクタ・エミッタ間飽和電圧は、ＮＰ
Ｎ型トランジスタでは、通常、０．１Ｖ程度であるのに
対し、ＰＮＰ型トランジスタでは０．２Ｖ程度と高く、
電流素子としてＰＮＰ型トランジスタを用いた同期整流
方式のスイッチング電源装置では、バイポーラ型トラン
ジスタのもつ利点を充分生かせないという問題があっ
た。 【０００６】更に、この種のスイッチング電源に好適に
用いられるバイポーラ型高周波パワートランジスタはシ
リコンで構成されており、シリコントランジスタにおい
て、ＰＮＰ型トランジスタはＮＰＮ型トランジスタと比
較し製造が困難なため、スイッチング電源の低価格化を
阻む一因ともなっていた。 【０００７】そこで、本発明の課題は、電力変換効率が
高く、かつ、低価格化の可能な同期整流方式のスイッチ
ング電源を提供することである。 【０００８】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。 【０００９】 【課題を解決するための手段】上述の課題を解決するた
め、本発明のスイッチング電源は、チョークコイルと、
前記チョークコイルに印加される直流入力電圧を断続す
るスイッチング素子と、前記スイッチング素子のオフ期
間に前記チョークコイルに発生するフライバック電圧
が、前記直流入力電圧に重畳して入力される整流平滑回
路とを含み、前記整流平滑回路は同期整流素子と一端が
前記同期整流素子に接続された平滑コンデンサとを含
み、前記平滑コンデンサの両端に昇圧された直流電圧を
出力する。 【００１０】前記同期整流素子はＮＰＮ型トランジスタ
で成り、前記ＮＰＮ型トランジスタのベース駆動回路
は、前記チョークコイルに磁気的に結合して設けた補助
巻線と、前記補助巻線と前記ＮＰＮ型トランジスタのベ
−スとの間に設けた直流阻止用コンデンサと、前記ＮＰ
Ｎ型トランジスタのベースと前記平滑コンデンサとの他
端との間に設けたリセット回路とを含む。 【００１１】このように、本発明のスイッチング電源
は、同期整流素子としてＮＰＮ型トランジスタを用いる
ためバイポーラトランジスタのコレクタ・エミッタ間飽
和電圧の低さが最大限利用でき、電力変換効率の高いス
イッチング電源を提供できる。また、ＮＰＮ型トランジ
スタはＰＮＰ型トランジスタと比較して価格が安く、コ
イルに巻線を１個追加するだけでベース電流の供給を行
うためスイッチング電源の低価格化を図ることができ
る。 【００１２】 【発明の実施の形態】図１は本発明のスイッチング電源
の一例を示す電気回路図である。図において、１は直流
入力電圧源、２はチョークコイル、３はスイッチング素
子、４は整流平滑回路、４１は同期整流素子であるＮＰ
Ｎ型トランジスタ、４２は平滑コンデンサ、５は負荷、
６はベース駆動回路、６１は補助巻線、６２は直流阻止
用コンデンサ、６３はリセット回路、７は出力電圧検出
回路、８は制御回路である。 【００１３】直流入力電圧源１は直流を出力するもので
あればよく、典型的にはバッテリーや、商用交流を整流
平滑して得た電源あるいは他の直流電源装置の出力であ
ってもよい。チョークコイル２はその一端が直流入力電
圧源１の一端に接続され、他端がスイッチング素子３を
介して直流入力電圧源１の他端に接続されている。 【００１４】スイッチング素子３はバイポーラトランジ
スタ、ＦＥＴ、その他制御極付半導体スイッチング素子
等のいずれかで構成され、チョークコイル２に印加され
る直流電圧を断続する。整流平滑回路４は同期整流素子
であるＮＰＮ型トランジスタ４１と平滑コンデンサ４２
とを含んでいる。ＮＰＮ型トランジスタ４１は、そのコ
レクタがチョークコイル２の他端に接続されている。平
滑コンデンサ４２はその一端がＮＰＮ型トランジスタ４
１のエミッタに接続されるとともに他端がスイッチング
素子３の他端に接続され、両端に昇圧された直流電圧を
出力する。 【００１５】ＮＰＮ型トランジスタ４１のベース駆動回
路６は、チョークコイル２に磁気的に結合して設けられ
た補助巻線６１と直流阻止用コンデンサ６２とリセット
回路６３とを含んでいる。 【００１６】補助巻線６１は一端がＮＰＮ型トランジス
タ４１のコレクタに接続され、他端が直流阻止用コンデ
ンサ６２を介してＮＰＮ型トランジスタ４１のベースに
接続されている。補助巻線６１は、チョークコイル２に
発生したフライバック電圧により誘起された電圧によ
り、直流阻止用コンデンサ６２を介してＮＰＮ型トラン
ジスタ４１にベース電流を供給する方向に巻線されてい
る。 【００１７】リセット回路６３は、ＮＰＮ型トランジス
タ４１のオン期間に直流阻止用コンデンサ６２に蓄積さ
れた電荷を、ＮＰＮ型トランジスタ４１のオフ期間に放
電するための回路である。リセット回路６３は、例えば
ＮＰＮ型トランジスタ４１のベースを抵抗Ｒ１を介して
平滑コンデンサ４２の一端に接続することにより構成す
ることもできるが、本実施の形態では、ＮＰＮ型トラン
ジスタ４１のベースを抵抗Ｒ１とダイオードＤとの直列
回路を介して平滑コンデンサ４２の他端に接続する構成
としてある。この構成によれば、ＮＰＮ型トランジスタ
４１のオフ期間に、ＮＰＮ型トランジスタ４１のベース
が、より電位差の小さい平滑コンデンサ４２の他端に接
続されるため、損失を低減することができる。 【００１８】ＮＰＮ型トランジスタ４１のオフ期間を設
定する時定数は直流阻止用コンデンサ６２の容量と抵抗
Ｒ１の抵抗値の積となる。本発明のスイッチング電源で
は直流阻止用コンデンサ６２と抵抗Ｒ１とを幅広く選定
できるため、スイッチング電源に要求される仕様にあわ
せ、スイッチング素子３、やＮＰＮ型トランジスタ４１
の特性およびそれらのオン、オフのタイミングを考慮し
た設計の自由度が広がり、要求特性にあったスイッチン
グ電源を容易に提供することができる。 【００１９】平滑コンデンサ４２の両端は負荷５に接続
されるとともに、分圧抵抗Ｒ２、Ｒ３で構成された出力
電圧検出回路７が接続されている。制御回路８は自励
式、他励式またはその組合せでなる発振回路を含み、出
力電圧検出回路７の検出信号が入力されて、負荷５に供
給される出力電圧が所定値となるようにパルス幅変調あ
るいは周波数変調等の制御方式でスイッチング素子３の
オン、オフを制御するよう構成されている。 【００２０】次に、このように構成されたスイッチング
電源の動作を説明する。制御回路８によりスイッチング
素子３がオン、オフ制御されると、チョークコイル２に
断続された電圧が印加される。スイッチング素子３のオ
ン期間には、同期整流素子を構成するＮＰＮ型トランジ
スタ４１にベース電流が供給されず、ＮＰＮ型トランジ
スタ４１はオフ状態を維持する。このため、出力側への
電力伝送は行われず、チョークコイル２にエネルギーが
蓄積される。 【００２１】次に、スイッチング素子３がオフ状態にな
ると、チョークコイル２にフライバック電圧が発生し、
同時にチョークコイル２に磁気的に結合して設けられた
補助巻線６１から直流阻止用コンデンサ６２を介してＮ
ＰＮ型トランジスタ４１にベース電流が供給され、直流
阻止用コンデンサ６２を充電するとともにＮＰＮ型トラ
ンジスタ４１がオンとなる。このため、チョークコイル
２に発生したフライバック電圧が直流入力電圧に重畳さ
れて整流平滑回路４に供給され、平滑コンデンサ４２を
充電する。 【００２２】再び、スイッチング素子３がオンになる
と、ＮＰＮ型トランジスタ４１は逆バイアスされてオフ
となり、直流阻止用コンデンサ６２に充電されていた電
荷はリセット回路６３のダイオードＤ、抵抗Ｒ１を介し
て放電される。 【００２３】以上の繰返しにより平滑コンデンサ４２は
充電され昇圧された直流電圧が負荷５に出力される。 【００２４】本発明のスイッチング電源は、同期整流素
子としてＮＰＮ型トランジスタ４１を使用しているた
め、ＰＮＰ型トランジスタを用したスイッチング電源と
比較して、整流素子に起因する損失を低減できる。 【００２５】例えば、この種のスイッチング電源に用い
ることのできる定格電流２ＡのＮＰＮ型スイッチングト
ランジスタである２ＳＤ１８０１のコレクタ・エミック
間飽和電圧が０．１Ｖであるのに対し、同等の定格のＰ
ＮＰ型トランジスタ、例えば２ＳＢ１２０１のコレクタ
・エミッタ間飽和電圧は０．２Ｖである。 【００２６】これらを、例えば５Ｖ、１Ａの５Ｗ出力の
スイッチング電源に用いた場合、整流素子の損失とし
て、ＰＮＰ型トランジスタを用いたスイッチング電源で
は０．２Ｗの損失が発生するのに対し、本発明の如く、
ＮＰＮ型トランジスタを用いたスイッチング電源では
０．１Ｗの損失にとどめることができる。 【００２７】また、昨今、ＩＣやその他の半導体素子の
駆動電圧の低電圧化が進み、スイッチング電源に要求さ
れる出力電圧も低下する傾向にあるが、出力容量が同一
で出力電圧が低下すると上記損失の差はより顕著とな
る。 【００２８】すなわち、出力容量が同様に５Ｗで２．５
Ｖ、２Ａ出力のスイッチング電源を前述のトランジスタ
を用いて構成した場合、ＰＮＰ型トランジスタを用いた
スイッチング電源では０．４Ｗの損失となるが、本発明
の如く、ＮＰＮ型トランジスタを用いたスイッチング電
源では０．２Ｗの損失となり、その差は０．２Ｗで倍に
拡大される。 【００２９】以上、本発明の一実施例を図面を参照して
説明したが図示は省略するが、本実施例から自明な回路
の組合わせや変形例が存在することは言うまでもない。 【００３０】 【発明の効果】以上説明した如く、本発明によれば、効
率が高く、かつ、低価格化の可能な同期整流方式のスイ
ッチング電源を提供することができる。
低減することにより電力変換効率を改善した同期整流方
式のスイッチング電源、特に昇圧型スイッチング電源に
関する。 【０００２】 【従来の技術】スイッチング電源は電力変換効率が高
く、小型に構成できることから、コンピュータやＯＡ機
器をはじめ各種の産業機器分野、民生機器分野の電源と
して広く採用されている。また、昨今、携帯型情報端末
や通信機器等の電池で駆動されることの多い機器の普及
にともない、昇圧型スイッチング電源の更なる効率向上
が求められている。 【０００３】この要求を満たす手段の一つとして、同期
整流方式を用いたスイッチング電源が提案されている。
同期整流方式のスイッチング電源は、オン状態にあるト
ランジスタのコレクタ・エミッタ間飽和電圧がダイオー
ドの順方向降下電圧よりも低いことに着目してなされた
もので、従来から整流回路の整流素子として通常用いら
れていたダイオードを、トランジスタに置換することに
より、整流素子で発生する電力損失を低減し、スイッチ
ング電源の効率向上を図るものである。 【０００４】このような同期整流方式のスイッチング電
源の一例は、例えば、特開平８−２８９５３４号公報に
開示されている。この公報に示されたスイッチング電源
装置は、直流入力電圧が印加されるチョークコイルと、
この電圧を断続するスイッチング素子と、スイッチング
出力を整流平滑する整流平滑回路とを備えた同期整流方
式の昇降圧型スイッチング電源装置であって、整流平滑
回路の同期整流素子として、バイポーラＰＮＰ型トラン
ジスタを用い、前記ＰＮＰ型トランジスタの駆動信号を
前記チョークコイルの両端に現れる電圧としたものであ
る。このため、整流素子としてダイオードを用いたスイ
ッチング電源装置と比較して、電力損失を低減でき、さ
らにＰＮＰ型トランジスタの駆動信号としてチョークコ
イルの両端に現れる電圧を直接利用しているため、駆動
回路が簡単に構成できる利点を有している。 【０００５】 【発明が解決しようとする課題】しかし、バイポーラ型
トランジスタのコレクタ・エミッタ間飽和電圧は、ＮＰ
Ｎ型トランジスタでは、通常、０．１Ｖ程度であるのに
対し、ＰＮＰ型トランジスタでは０．２Ｖ程度と高く、
電流素子としてＰＮＰ型トランジスタを用いた同期整流
方式のスイッチング電源装置では、バイポーラ型トラン
ジスタのもつ利点を充分生かせないという問題があっ
た。 【０００６】更に、この種のスイッチング電源に好適に
用いられるバイポーラ型高周波パワートランジスタはシ
リコンで構成されており、シリコントランジスタにおい
て、ＰＮＰ型トランジスタはＮＰＮ型トランジスタと比
較し製造が困難なため、スイッチング電源の低価格化を
阻む一因ともなっていた。 【０００７】そこで、本発明の課題は、電力変換効率が
高く、かつ、低価格化の可能な同期整流方式のスイッチ
ング電源を提供することである。 【０００８】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。 【０００９】 【課題を解決するための手段】上述の課題を解決するた
め、本発明のスイッチング電源は、チョークコイルと、
前記チョークコイルに印加される直流入力電圧を断続す
るスイッチング素子と、前記スイッチング素子のオフ期
間に前記チョークコイルに発生するフライバック電圧
が、前記直流入力電圧に重畳して入力される整流平滑回
路とを含み、前記整流平滑回路は同期整流素子と一端が
前記同期整流素子に接続された平滑コンデンサとを含
み、前記平滑コンデンサの両端に昇圧された直流電圧を
出力する。 【００１０】前記同期整流素子はＮＰＮ型トランジスタ
で成り、前記ＮＰＮ型トランジスタのベース駆動回路
は、前記チョークコイルに磁気的に結合して設けた補助
巻線と、前記補助巻線と前記ＮＰＮ型トランジスタのベ
−スとの間に設けた直流阻止用コンデンサと、前記ＮＰ
Ｎ型トランジスタのベースと前記平滑コンデンサとの他
端との間に設けたリセット回路とを含む。 【００１１】このように、本発明のスイッチング電源
は、同期整流素子としてＮＰＮ型トランジスタを用いる
ためバイポーラトランジスタのコレクタ・エミッタ間飽
和電圧の低さが最大限利用でき、電力変換効率の高いス
イッチング電源を提供できる。また、ＮＰＮ型トランジ
スタはＰＮＰ型トランジスタと比較して価格が安く、コ
イルに巻線を１個追加するだけでベース電流の供給を行
うためスイッチング電源の低価格化を図ることができ
る。 【００１２】 【発明の実施の形態】図１は本発明のスイッチング電源
の一例を示す電気回路図である。図において、１は直流
入力電圧源、２はチョークコイル、３はスイッチング素
子、４は整流平滑回路、４１は同期整流素子であるＮＰ
Ｎ型トランジスタ、４２は平滑コンデンサ、５は負荷、
６はベース駆動回路、６１は補助巻線、６２は直流阻止
用コンデンサ、６３はリセット回路、７は出力電圧検出
回路、８は制御回路である。 【００１３】直流入力電圧源１は直流を出力するもので
あればよく、典型的にはバッテリーや、商用交流を整流
平滑して得た電源あるいは他の直流電源装置の出力であ
ってもよい。チョークコイル２はその一端が直流入力電
圧源１の一端に接続され、他端がスイッチング素子３を
介して直流入力電圧源１の他端に接続されている。 【００１４】スイッチング素子３はバイポーラトランジ
スタ、ＦＥＴ、その他制御極付半導体スイッチング素子
等のいずれかで構成され、チョークコイル２に印加され
る直流電圧を断続する。整流平滑回路４は同期整流素子
であるＮＰＮ型トランジスタ４１と平滑コンデンサ４２
とを含んでいる。ＮＰＮ型トランジスタ４１は、そのコ
レクタがチョークコイル２の他端に接続されている。平
滑コンデンサ４２はその一端がＮＰＮ型トランジスタ４
１のエミッタに接続されるとともに他端がスイッチング
素子３の他端に接続され、両端に昇圧された直流電圧を
出力する。 【００１５】ＮＰＮ型トランジスタ４１のベース駆動回
路６は、チョークコイル２に磁気的に結合して設けられ
た補助巻線６１と直流阻止用コンデンサ６２とリセット
回路６３とを含んでいる。 【００１６】補助巻線６１は一端がＮＰＮ型トランジス
タ４１のコレクタに接続され、他端が直流阻止用コンデ
ンサ６２を介してＮＰＮ型トランジスタ４１のベースに
接続されている。補助巻線６１は、チョークコイル２に
発生したフライバック電圧により誘起された電圧によ
り、直流阻止用コンデンサ６２を介してＮＰＮ型トラン
ジスタ４１にベース電流を供給する方向に巻線されてい
る。 【００１７】リセット回路６３は、ＮＰＮ型トランジス
タ４１のオン期間に直流阻止用コンデンサ６２に蓄積さ
れた電荷を、ＮＰＮ型トランジスタ４１のオフ期間に放
電するための回路である。リセット回路６３は、例えば
ＮＰＮ型トランジスタ４１のベースを抵抗Ｒ１を介して
平滑コンデンサ４２の一端に接続することにより構成す
ることもできるが、本実施の形態では、ＮＰＮ型トラン
ジスタ４１のベースを抵抗Ｒ１とダイオードＤとの直列
回路を介して平滑コンデンサ４２の他端に接続する構成
としてある。この構成によれば、ＮＰＮ型トランジスタ
４１のオフ期間に、ＮＰＮ型トランジスタ４１のベース
が、より電位差の小さい平滑コンデンサ４２の他端に接
続されるため、損失を低減することができる。 【００１８】ＮＰＮ型トランジスタ４１のオフ期間を設
定する時定数は直流阻止用コンデンサ６２の容量と抵抗
Ｒ１の抵抗値の積となる。本発明のスイッチング電源で
は直流阻止用コンデンサ６２と抵抗Ｒ１とを幅広く選定
できるため、スイッチング電源に要求される仕様にあわ
せ、スイッチング素子３、やＮＰＮ型トランジスタ４１
の特性およびそれらのオン、オフのタイミングを考慮し
た設計の自由度が広がり、要求特性にあったスイッチン
グ電源を容易に提供することができる。 【００１９】平滑コンデンサ４２の両端は負荷５に接続
されるとともに、分圧抵抗Ｒ２、Ｒ３で構成された出力
電圧検出回路７が接続されている。制御回路８は自励
式、他励式またはその組合せでなる発振回路を含み、出
力電圧検出回路７の検出信号が入力されて、負荷５に供
給される出力電圧が所定値となるようにパルス幅変調あ
るいは周波数変調等の制御方式でスイッチング素子３の
オン、オフを制御するよう構成されている。 【００２０】次に、このように構成されたスイッチング
電源の動作を説明する。制御回路８によりスイッチング
素子３がオン、オフ制御されると、チョークコイル２に
断続された電圧が印加される。スイッチング素子３のオ
ン期間には、同期整流素子を構成するＮＰＮ型トランジ
スタ４１にベース電流が供給されず、ＮＰＮ型トランジ
スタ４１はオフ状態を維持する。このため、出力側への
電力伝送は行われず、チョークコイル２にエネルギーが
蓄積される。 【００２１】次に、スイッチング素子３がオフ状態にな
ると、チョークコイル２にフライバック電圧が発生し、
同時にチョークコイル２に磁気的に結合して設けられた
補助巻線６１から直流阻止用コンデンサ６２を介してＮ
ＰＮ型トランジスタ４１にベース電流が供給され、直流
阻止用コンデンサ６２を充電するとともにＮＰＮ型トラ
ンジスタ４１がオンとなる。このため、チョークコイル
２に発生したフライバック電圧が直流入力電圧に重畳さ
れて整流平滑回路４に供給され、平滑コンデンサ４２を
充電する。 【００２２】再び、スイッチング素子３がオンになる
と、ＮＰＮ型トランジスタ４１は逆バイアスされてオフ
となり、直流阻止用コンデンサ６２に充電されていた電
荷はリセット回路６３のダイオードＤ、抵抗Ｒ１を介し
て放電される。 【００２３】以上の繰返しにより平滑コンデンサ４２は
充電され昇圧された直流電圧が負荷５に出力される。 【００２４】本発明のスイッチング電源は、同期整流素
子としてＮＰＮ型トランジスタ４１を使用しているた
め、ＰＮＰ型トランジスタを用したスイッチング電源と
比較して、整流素子に起因する損失を低減できる。 【００２５】例えば、この種のスイッチング電源に用い
ることのできる定格電流２ＡのＮＰＮ型スイッチングト
ランジスタである２ＳＤ１８０１のコレクタ・エミック
間飽和電圧が０．１Ｖであるのに対し、同等の定格のＰ
ＮＰ型トランジスタ、例えば２ＳＢ１２０１のコレクタ
・エミッタ間飽和電圧は０．２Ｖである。 【００２６】これらを、例えば５Ｖ、１Ａの５Ｗ出力の
スイッチング電源に用いた場合、整流素子の損失とし
て、ＰＮＰ型トランジスタを用いたスイッチング電源で
は０．２Ｗの損失が発生するのに対し、本発明の如く、
ＮＰＮ型トランジスタを用いたスイッチング電源では
０．１Ｗの損失にとどめることができる。 【００２７】また、昨今、ＩＣやその他の半導体素子の
駆動電圧の低電圧化が進み、スイッチング電源に要求さ
れる出力電圧も低下する傾向にあるが、出力容量が同一
で出力電圧が低下すると上記損失の差はより顕著とな
る。 【００２８】すなわち、出力容量が同様に５Ｗで２．５
Ｖ、２Ａ出力のスイッチング電源を前述のトランジスタ
を用いて構成した場合、ＰＮＰ型トランジスタを用いた
スイッチング電源では０．４Ｗの損失となるが、本発明
の如く、ＮＰＮ型トランジスタを用いたスイッチング電
源では０．２Ｗの損失となり、その差は０．２Ｗで倍に
拡大される。 【００２９】以上、本発明の一実施例を図面を参照して
説明したが図示は省略するが、本実施例から自明な回路
の組合わせや変形例が存在することは言うまでもない。 【００３０】 【発明の効果】以上説明した如く、本発明によれば、効
率が高く、かつ、低価格化の可能な同期整流方式のスイ
ッチング電源を提供することができる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源装置の一実施例を示
す回路図である。 【符号の説明】 １ 直流入力電圧源 ２ チョークコイル ３ スイッチング素子 ４ 整流平滑回路 ４１ ＮＰＮ型トランジスタ ４２ 平滑コンデンサ ６ ベース駆動回路 ６１ 補助巻線 ６２ 直流阻止用コンデンサ ６３ リセット回路
す回路図である。 【符号の説明】 １ 直流入力電圧源 ２ チョークコイル ３ スイッチング素子 ４ 整流平滑回路 ４１ ＮＰＮ型トランジスタ ４２ 平滑コンデンサ ６ ベース駆動回路 ６１ 補助巻線 ６２ 直流阻止用コンデンサ ６３ リセット回路
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 チョークコイルと、前記チョークコイル
に印加される直流入力電圧を断続するスイッチング素子
と、前記スイッチング素子のオフ期間に前記チョークコ
イルに発生するフライバック電圧が、前記直流入力電圧
に重畳して入力される整流平滑回路とを含み、前記整流
平滑回路は、同期整流素子と、一端が前記同期整流素子
に接続された平滑コンデンサとを含み、前記平滑コンデ
ンサの両端に昇圧された直流電圧を出力するスイッチン
グ電源であって、 前記同期整流素子は、ＮＰＮ型トランジスタで成り、 前記ＮＰＮ型トランジスタのベース駆動回路は、前記チ
ョークコイルに磁気的に結合して設けた補助巻線と、前
記補助巻線と前記ＮＰＮ型トランジスタのベ−スとの間
に設けた直流阻止用コンデンサと、前記ＮＰＮ型トラン
ジスタのベースと前記平滑コンデンサとの他端との間に
設けたリセット回路とを含み、 前記リセット回路は抵抗とダイオードとの直列回路でな
り、 前記ダイオードは、前記ＮＰＮ型トランジスタのＯＦＦ
期間にＯＮ状態となり、前記ＮＰＮ型トランジスタのＯ
Ｎ期間にＯＦＦ状態となること を特徴とするスイッチン
グ電源。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08498599A JP3458363B2 (ja) | 1999-03-26 | 1999-03-26 | スイッチング電源 |
| US09/534,338 US6188207B1 (en) | 1999-03-26 | 2000-03-24 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08498599A JP3458363B2 (ja) | 1999-03-26 | 1999-03-26 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000287437A JP2000287437A (ja) | 2000-10-13 |
| JP3458363B2 true JP3458363B2 (ja) | 2003-10-20 |
Family
ID=13845926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08498599A Expired - Fee Related JP3458363B2 (ja) | 1999-03-26 | 1999-03-26 | スイッチング電源 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6188207B1 (ja) |
| JP (1) | JP3458363B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781351B2 (en) * | 2002-08-17 | 2004-08-24 | Supertex Inc. | AC/DC cascaded power converters having high DC conversion ratio and improved AC line harmonics |
| JP6132086B2 (ja) * | 2013-03-12 | 2017-05-24 | 富士電機株式会社 | 直流電圧変換回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2687290B2 (ja) | 1992-03-31 | 1997-12-08 | 東光株式会社 | スイッチング電源装置 |
| JPH08289534A (ja) | 1995-04-14 | 1996-11-01 | Toko Inc | スイッチング電源装置 |
| US5691632A (en) * | 1995-05-26 | 1997-11-25 | Toko, Inc. | Switching power supply |
| US5929615A (en) * | 1998-09-22 | 1999-07-27 | Impala Linear Corporation | Step-up/step-down voltage regulator using an MOS synchronous rectifier |
| US5994882A (en) * | 1998-11-03 | 1999-11-30 | Linear Technology Corporation | Synchronous rectifier for boost converters |
-
1999
- 1999-03-26 JP JP08498599A patent/JP3458363B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-24 US US09/534,338 patent/US6188207B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000287437A (ja) | 2000-10-13 |
| US6188207B1 (en) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH118910A (ja) | ハイブリッド電気自動車の電源装置 | |
| US20090097291A1 (en) | Universal power supply for a laptop | |
| JP3760379B2 (ja) | スイッチング電源装置 | |
| JP2000184698A (ja) | スイッチング電源 | |
| JP2001145344A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH08182321A (ja) | 導通形コンバータ | |
| JP2000004579A (ja) | 自励型ｄｃ−ｄｃコンバータ及び電源装置 | |
| JP3458363B2 (ja) | スイッチング電源 | |
| US5757629A (en) | Switched-mode power supply with compensation for varying input voltage | |
| JP2003339157A (ja) | 自励式スイッチング電源装置 | |
| JP2004208379A (ja) | 多出力スイッチング電源装置 | |
| JP4484006B2 (ja) | スイッチング電源装置 | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| JPH11341799A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JP3570270B2 (ja) | 電源装置 | |
| WO2000038305A1 (en) | A synchronous flyback converter | |
| JP3499659B2 (ja) | 自励式スイッチング電源回路 | |
| JPS635434Y2 (ja) | ||
| JPH04101664A (ja) | 多出力スイツチングレギユレータ | |
| JPH11341805A (ja) | 安定化電源回路 | |
| JPH06335176A (ja) | 充放電電源装置 | |
| JP2781600B2 (ja) | ラッチアップ保護回路 | |
| JP2002136110A (ja) | 非絶縁チョッパコンバータ | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2532203Y2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |