JP6132086B2

JP6132086B2 - 直流電圧変換回路

Info

Publication number: JP6132086B2
Application number: JP2013048738A
Authority: JP
Inventors: 山田　隆二; 隆二山田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2013-03-12
Filing date: 2013-03-12
Publication date: 2017-05-24
Anticipated expiration: 2033-03-12
Also published as: CN104052268B; US20140268963A1; EP2779392A1; US9287767B2; CN104052268A; EP2779392B1; JP2014176245A

Description

本発明は、半導体スイッチング素子のスイッチングにより直流電圧を所定の大きさの直流電圧に変換する直流電圧変換回路に関し、詳しくは、配線の寄生インダクタンスに起因して発生するサージ電圧をスナバ回路により吸収して半導体スイッチング素子を保護するようにした過電圧保護技術に関するものである。

図７は、この種の直流電圧変換回路の第１の従来技術を示している。
図７において、直流電源１の正極にはリアクトル２の一端が接続され、リアクトル２の他端と直流電源１の負極との間には、ＭＯＳＦＥＴ等の半導体スイッチング素子３が接続されている。スイッチング素子３の両端（ドレイン電極ｄとソース電極ｓとの間）には、ダイオード４とコンデンサ５とが直列に接続され、コンデンサ５の両端には負荷６が接続されている。なお、図７において、Ｐは直流電圧変換回路の正側端子、Ｎは負側端子であり、Ａは、後述するように回路の配線に起因する寄生インダクタンスである。

図７に示す直流電圧変換回路は、直流入力電圧をそれより高い直流電圧に変換する、いわゆる昇圧チョッパと呼ばれている。この回路の動作を、以下に説明する。なお、以下の説明において、ダイオード等のＰＮ接合における順電圧降下は無視するものとする。
スイッチング素子３をオンすると、直流電源１→リアクトル２→スイッチング素子３→直流電源１の経路で電流が流れ、直流電源１の電圧（入力電圧）Ｖ_ｉがリアクトル２に加わって入力電流Ｉ_ｉｎは増加する。スイッチング素子３をオフすると、直流電源１→リアクトル２→ダイオード４→コンデンサ５→直流電源１の経路で電流が流れる。このとき、リアクトル２にはコンデンサ５の電圧（出力電圧）Ｖ_ｏと入力電圧Ｖ_ｉとの差電圧が印加されるが、後述するように、Ｖ_ｏはＶ_ｉより高く保たれているので、Ｉ_ｉｎは減少する。

スイッチング素子３のオン／オフの時間比率を制御することにより、入力電流Ｉ_ｉｎの大きさを任意に制御することができ、負荷６の消費電力に応じて入力電流Ｉ_ｉｎを制御すれば、出力電圧Ｖ_ｏを所望の値に保つことができる。
また、スイッチング素子３がオンする時間比率を増加させれば、入力電流Ｉ_ｉｎ、更には入力電力（Ｖ_ｉ×Ｉ_ｉｎ）を理論上、無制限に増加させることができる。このため、出力電圧Ｖ_ｏを入力電圧Ｖ_ｉよりも高い範囲で任意の値に制御することができ、スイッチング素子３をオンさせる時間比率が０、つまりスイッチング素子３が全くオンしない場合には、出力電圧Ｖ_ｏがほぼ入力電圧Ｖ_ｉと等しくなる。

一般に、電気回路では、意図しない寄生インダクタンスＡが配線上に存在する。図７では、スイッチング素子３−ダイオード４−コンデンサ５−スイッチング素子３の一巡回路に存在する寄生インダクタンスＡを表わしている。

図８は、スイッチング素子３を流れていた電流がダイオード４を介してコンデンサ５に転流する際の電圧、電流波形を示している。
図８において、スイッチング素子３が時刻ｔ_０でターンオフを開始すると、スイッチング素子３のインピーダンスが上昇し、それにつれてドレイン−ソース間電圧Ｖ_ｄｓが上昇する。電圧Ｖ_ｄｓが時刻ｔ_１で出力電圧Ｖ_ｏを超えると図７のダイオード４が導通し、スイッチング素子３→ダイオード４→寄生インダクタンスＡ→コンデンサ５→スイッチング素子３の経路で電流ｉが流れ始める。

このとき、寄生インダクタンスＡでは、電流ｉの変化率に比例した数式１の電圧（いわゆるサージ電圧）が発生する。
［数１］
ΔＶ＝Ｌ・（ｄｉ／ｄｔ）
ここで、Ｌは寄生インダクタンスＡのインダクタンス値である。

スイッチング素子３のドレイン電流をＩ_ｄとすると、ｉ＝Ｉ_ｉｎ−Ｉ_ｄであり、サージ電圧ΔＶが発生する短い期間ではＩ_ｉｎが一定とみなせるので、（ｄｉ／ｄｔ）は概ねＩ_ｄの減少率、すなわち（−ｄＩ_ｄ／ｄｔ）に等しい。サージ電圧ΔＶはＶ_ｏに加算される形でスイッチング素子３のドレイン−ソース間に印加されるため、ドレイン−ソース間電圧Ｖ_ｄｓは、図８に示すように、時刻ｔ_１以後の僅かな期間、出力電圧Ｖ_ｏより高くなる。
サージ電圧ΔＶが大きいとスイッチング素子３の耐圧を超えてしまい、スイッチング素子３が破損する危険がある。このため、従来では、配線長などの回路構成を工夫して寄生インダクタンスＡのインダクタンス値Ｌを極力小さくする、等の対策が採られている。

一方、近年の半導体素子の性能向上により、より高速のスイッチングが可能になっている。スイッチング損失を低減するにはなるべく短い時間でスイッチングを行うことが望ましいが、いわゆる高速スイッチングは（ｄｉ／ｄｔ）の増加につながる。このような高速スイッチング条件において、回路構成の工夫によりインダクタンス値Ｌを低減するには限度がある。

次に、図９は直流電圧変換回路の第２の従来技術を示している。図７に示した回路との相違点は、ダイオード４に並列にスナバコンデンサ７を接続した点にあり、これによってスイッチング素子３のドレイン−ソース間電圧Ｖ_ｄｓの低減を図っている。
図９において、スイッチング素子３がオンしている期間に、スナバコンデンサ７は、その電圧Ｖ_ｃが出力電圧Ｖ_ｏと概ね等しくなるように充電されている。

図１０は、図９において、スイッチング素子３を流れていた電流がダイオード４を介してコンデンサ５に転流する際の電圧、電流波形を示している。
スイッチング素子３が時刻ｔ_０でターンオフを開始し、ドレイン−ソース間電圧Ｖ_ｄｓが０［Ｖ］より僅かでも大きくなると、Ｐ−Ｎ間電圧Ｖ_ＰＮ（＝Ｖ_ｄｓ＋Ｖ_ｃ）がＶ_ｏを超え、リアクトル２→コンデンサ７→寄生インダクタンスＡ→コンデンサ５の経路で電流が流れ始める。つまり、Ｖ_ｄｓがＶ_ｏを超える以前に転流が始まる。
図９に示す回路でもサージ電圧ΔＶが発生するのは図７と同等であるが、図９ではＶ_ｄｓ＝Ｖ_ｏ＋ΔＶ−Ｖ_ｃであるため、図１０と図８との比較から明らかなように、Ｖ_ｄｓのピーク値は図１０の方が小さくなる。
図９，図１０と同様の原理によってＶ_ｄｓを抑制し、スイッチング素子を保護する技術は、例えば特許文献１に記載されている。

特開平１０−１３６６３７号公報（段落［００１４］〜［００１６］、図１等）

図９の回路によれば、サージ電圧ΔＶを図７の回路よりも抑制することが可能である。しかし、スイッチング素子３がオンしてスナバコンデンサ７が出力電圧Ｖ_ｏに等しい値まで充電される際に、コンデンサ５→スナバコンデンサ７→スイッチング素子３→コンデンサ５の経路で充電電流が流れるため、スイッチング素子３において損失（充電損失）を生じる。この損失電力は、充電回路の抵抗値に無関係に（１／２）ＣＶ_ｏ ^２となり（Ｃはコンデンサ７のキャパシタンス値）、スナバコンデンサ７の充電回路に充電抵抗を設けた場合も、その抵抗で同様の損失を生じることになる。

また、スイッチング素子３を周波数ｆで動作させた場合には、数式２に示す損失電力Ｐ_ｓが発生する。
[数２]
Ｐ_ｓ＝（１／２）ＣＶ_ｏ ^２・ｆ
従って、スイッチング周波数ｆを高くし、すなわち、直流電圧変換回路を高周波で動作させる場合には、上記の損失電力Ｐ_ｓが大きくなり、装置全体の効率の低下を招くという問題があった。

そこで、本発明の解決課題は、スナバコンデンサの充電に伴う損失電力を最小限にして効率の低下を防止しつつ、寄生インダクタンスに起因するサージ電圧を抑制して半導体スイッチング素子を保護するようにした直流電圧変換回路を提供することにある。

上記課題を解決するため、請求項１に係る発明は、第１の直流電源と、前記第１の直流電源の両端にリアクトルを介して接続された第１の半導体スイッチング素子と、前記スイッチング素子に並列に接続され、かつ整流素子及び負荷からなる直列回路と、を備え、前記直流電源から供給される入力電圧を、前記スイッチング素子のスイッチング動作により所定の大きさの出力電圧に変換して前記負荷に供給する直流電圧変換回路において、前記整流素子の両端に接続され、かつ第１のスナバコンデンサ及び第１のスナバダイオードからなる直列回路と、前記スイッチング素子がオンしている期間に、前記第１のスナバコンデンサを前記第１の直流電源の電圧の１／２以下の一定値に充電する充電回路と、を備えたものである。

ここで、第１のスナバコンデンサに対する充電回路は、請求項２に記載するように、第２の直流電源とダイオードとの直列回路により構成するか、請求項３に記載するように、第２の直流電源とリアクトルとダイオードとの直列回路により構成することができる。

また、請求項４に係る発明は、第１の直流電源と、前記第１の直流電源の両端にリアクトルを介して接続された半導体スイッチング素子と、前記スイッチング素子に並列に接続され、かつ整流素子及び負荷からなる直列回路と、を備え、前記直流電源から供給される入力電圧を、前記スイッチング素子のスイッチング動作により所定の大きさの出力電圧に変換して前記負荷に供給する直流電圧変換回路であって、前記整流素子の両端に接続され、かつ第１のスナバコンデンサ及び第１のスナバダイオードからなる直列回路と、前記スイッチング素子がオンしている期間に、前記第１のスナバコンデンサを前記入力電圧または前記出力電圧よりも低い電圧に充電する充電回路と、を備えた直流電圧変換回路において、前記リアクトルとして、直列接続された複数のリアクトルを備え、これらのリアクトル同士の接続点の一つと、前記第１のスナバコンデンサと前記第１のスナバダイオードとの接続点とをダイオードを介して接続することにより、前記充電回路を構成したものである。
更に、請求項５に記載するように、請求項１におけるリアクトルに補助巻線を設け、この補助巻線の一端と、第１のスナバコンデンサと第１のスナバダイオードとの接続点とを、ダイオードを介して接続することにより、第１のスナバコンデンサに対する充電回路を構成しても良い。

また、請求項６に記載するように、請求項１における整流素子に代えて、第１の半導体スイッチング素子に対して直列に接続される第２の半導体スイッチング素子を設け、この半導体スイッチング素子が有する整流機能によって前記整流素子を置き換えることもできる。
なお、請求項７に記載するように、請求項６における第１のスナバコンデンサの充電回路は、請求項２と同様に第２の直流電源とダイオードとの直列回路によって構成すれば良い。
更に、請求項８に係る発明は、第１の直流電源と、前記第１の直流電源の両端にリアクトルを介して接続された第１の半導体スイッチング素子と、前記第１の半導体スイッチング素子に並列に接続され、かつ整流機能を有する第２の半導体スイッチング素子及び負荷からなる直列回路と、を備え、前記直流電源から供給される入力電圧を、前記第１，第２の半導体スイッチング素子のスイッチング動作により所定の大きさの出力電圧に変換して前記負荷に供給する直流電圧変換回路であって、前記第２の半導体スイッチング素子の両端に接続され、かつ第１のスナバコンデンサ及び第１のスナバダイオードからなる直列回路と、前記第１の半導体スイッチング素子がオンしている期間に、前記第１のスナバコンデンサを前記入力電圧または前記出力電圧よりも低い電圧に充電するための第２の直流電源と第１の充電用ダイオードとの直列回路からなる充電回路と、を備えた直流電圧変換回路において、前記第１の半導体スイッチング素子に並列に、第２のスナバコンデンサと第２のスナバダイオードとの直列回路を接続し、前記第２のスナバコンデンサと前記第２のスナバダイオードとの接続点と前記負荷の一端との間に、第２のスナバコンデンサの充電回路として、第３の直流電源と第２の充電用ダイオードとの直列回路を接続したものである。

本発明によれば、スナバコンデンサの充電に伴う損失電力を最小限にして効率の低下を防止することができる。また、半導体スイッチング素子をオフする際に発生するサージ電圧を抑制し、半導体スイッチング素子を過電圧から保護することができる。

本発明の第１実施形態を示す回路図である。図１において、半導体スイッチング素子を流れていた電流がコンデンサに転流する際の電流、電圧波形図である。本発明の第２実施形態を示す回路図である。本発明の第３実施形態を示す回路図である。本発明の第４実施形態を示す回路図である。本発明の第５実施形態を示す回路図である。直流電圧変換回路の第１の従来技術を示す図である。図７において、半導体スイッチング素子を流れていた電流がコンデンサに転流する際の電流、電圧波形図である。直流電圧変換回路の第２の従来技術を示す図である図９において、半導体スイッチング素子を流れていた電流がコンデンサに転流する際の電圧、電流波形図である。

以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の第１実施形態を示す回路図であり、図７，図９における各素子と同一の素子については同一の番号を付してある。この第１実施形態も、前記同様に、半導体スイッチング素子３のスイッチング動作によって入力電圧Ｖ_ｉを昇圧した出力電圧Ｖ_ｏを負荷６に供給する昇圧チョッパを構成している。

図１において、第１の直流電源１、リアクトル２、ＭＯＳＦＥＴ等の半導体スイッチング素子３、ダイオード４、コンデンサ５及び負荷６の接続状態は図７，図９と同一である。この実施形態の特徴は、ダイオード４に並列に、スナバ回路を構成するスナバダイオード１０１とスナバコンデンサ１０３との直列回路が接続され、スナバダイオード１０１とスナバコンデンサ１０３との接続点と負側端子Ｎとの間に、スナバコンデンサ１０３の充電回路として、ダイオード１０２と第２の直流電源１０４とが直列に接続されている点である。

以下、この実施形態の動作を説明する。
スイッチング素子３がオンしているとき、直流電源１０４→ダイオード１０２→スナバコンデンサ１０３→スイッチング素子３→直流電源１０４の経路で電流が流れるので、スナバコンデンサ１０３は、その電圧Ｖ_ｃが直流電源１０４の電圧に等しくなるように充電される。ここで、例えば第１の直流電源１による入力電圧Ｖ_ｉを２００[Ｖ]、出力電圧Ｖ_ｏを４００[Ｖ]、第２の直流電源１０４の電圧を１００[Ｖ]に設定するものとする。

図２は、図１において、スイッチング素子３を流れていた電流がコンデンサ５に転流する際の電流、電圧波形図である。
スイッチング素子３が時刻ｔ_０でターンオフを開始し、スイッチング素子３のインピーダンスが上昇すると、スイッチング素子３のドレイン−ソース間電圧Ｖ_ｄｓが上昇を始める。しかしながら、この実施形態では、図９と異なって（Ｖ_ｄｓ＋Ｖ_ｃ）の値がＶ_ｏ（＝４００[Ｖ]）を超えるまで、すなわち、Ｖ_ｄｓが（Ｖ_ｏ−Ｖ_ｃ）＝３００[Ｖ]を超えるまではスナバダイオード１０１及びスナバコンデンサ１０３には電流が流れない。なお、前述したようにＶ_ｃは直流電圧源１０４の電圧に等しいため、１００[Ｖ]である。

（Ｖ_ｄｓ＋Ｖ_ｃ）の値がＶ_ｏを超えると、リアクトル２→スナバコンデンサ１０３→スナバダイオード１０１→寄生リアクトルＡ→コンデンサ５の経路でスナバコンデンサ１０３の放電電流が流れる。このとき、寄生リアクトルＡにはサージ電圧ΔＶが発生するが、図１から明らかなように、Ｖ_ｄｓ＝ΔＶ＋Ｖ_ｏ−Ｖ_ｃであるため、スナバコンデンサ１０３が放電を終了するまでの間、Ｖ_ｄｓはΔＶ＋Ｖ_ｏより低く保たれる。
つまり、スナバダイオード１０１及びスナバコンデンサ１０３からなるスナバ回路は、サージ電圧ΔＶが発生するタイミング付近でのみ動作し、それ以前の期間では不要な放電を行わない。このため、スナバコンデンサ１０３の充電電圧Ｖ_ｃが低い場合にもサージ電圧ΔＶを効果的に抑制することができる。

前述した図９の回路において、スナバコンデンサ７は、その電圧Ｖ_ｃが出力電圧Ｖ_ｏと概ね等しくなるように充電されるので、Ｖ_ｃ＝４００[Ｖ]となるが、図１の回路によれば、スナバコンデンサ１０３の電圧Ｖ_ｃは第２の直流電源１０４の電圧に等しく、１００[Ｖ]である。すなわち、図１における電圧Ｖ_ｃは図９の１／４になるため、スナバコンデンサ１０３のキャパシタンス値Ｃが図９のスナバコンデンサ７と同じ場合、充電損失としての（１／２）ＣＶ_ｃ ^２は１／４の二乗、すなわち１／１６となる。スナバコンデンサ１０３のキャパシタンス値を図９のスナバコンデンサ７の数倍にしても、充電損失は図９の回路より小さくなるので、従来よりもサージ抑制効果を向上させることが可能である。

次に、図３は本発明の第２実施形態を示す回路図である。この実施形態は、図１におけるダイオード１０２と第２の直流電源１０４との間にリアクトル１０５を挿入したものであり、スナバコンデンサ１０３の充電損失を更に低減するためのものである。

図１の回路では、スナバコンデンサ１０３の電圧Ｖ_ｃ自体が小さくなるが、充電損失としての（１／２）ＣＶ_ｃ ^２は、原理的に依然として発生する。
これに対し、図３の回路によれば、ダイオード１０２、リアクトル１０５及びスイッチング素子３において若干の損失が発生するものの、その値は（１／２）ＣＶ_ｃ ^２よりも小さくなり、理想的には０に近づけることが可能である。なお、図３の回路では、スイッチング素子３がオンした際にスナバコンデンサ１０３とリアクトル１０５とがＬＣ共振を起こし、スナバコンデンサ１０３の電圧Ｖ_ｃは結果として直流電源１０４の電圧の約２倍に充電される。このため、直流電源１０４の電圧を図１の１／２（コンデンサ１０３を１００[Ｖ]に充電したい場合には、直流電源１０４の電圧を５０[Ｖ]）に設定することが望ましい。

なお、上述した第１，第２実施形態において、スナバコンデンサ１０３の充電回路を構成する第２の直流電源１０４としては、専用電源を設ける、制御電源の一部を流用する、負荷６がマルチレベルコンバータである場合に直列コンデンサの一部を利用する等の方法が考えられる。しかしながら、適当な電源を用意できない場合には、図４の第３実施形態に示すような方法を採っても良い。
すなわち、図４に示すごとく、第１の直流電源１とは反対側の第１のリアクトル２の一端とダイオード４のアノードとの間に第２のリアクトル１０６を接続し、リアクトル２，１０６同士の接続点と、スナバダイオード１０１のアノードとの間にダイオード１０２を図示の極性で接続する。

この実施形態においては、スイッチング素子３がオンした際に、直流電源１の電圧をリアクトル２，１０６の直列回路により分圧し、その分圧電圧を、ダイオード１０２を介してスナバコンデンサ１０３に印加してスナバコンデンサ１０３を充電する。ただし、図３の回路と同様に、リアクトル１０６とスナバコンデンサ１０３とによるＬＣ共振により、スナバコンデンサ１０３は起電力の２倍に充電されるため、この点を予め考慮してリアクトル２，１０６による分圧比を設定する必要がある。

次いで、図５は本発明の第４実施形態を示す回路図である。
この実施形態は、リアクトル２に補助巻線２ａを設け、リアクトル２の変圧器動作により補助巻線２ａから入力電圧Ｖ_ｉより低い電圧を発生させてダイオード１０２を介しスナバコンデンサ１０３を充電するものである。この場合、リアクトル２と補助巻線２ａとの間の漏れインダクタンスと、スナバコンデンサ１０３とによる直列回路がＬＣ共振を起こすことにより、スナバコンデンサ１０３の電圧がリアクトル２と補助巻線２ａとの巻数比による起電力よりも高くなるため、これを考慮してリアクトル２と補助巻線２ａとの巻線比を設定する必要がある。
なお、直流電源１の電圧Ｖ_ｉが出力電圧Ｖ_ｏに比べて常に十分低い場合（昇圧チョッパとしての昇圧比が高い場合）には、第１の直流電源１自体を図１または図３における第２の直流電源１０４として利用可能なことは言うまでもない。

次に、図６は本発明の第５実施形態を示す回路図である。
この実施形態では、図１におけるダイオード４をＭＯＳＦＥＴ等の第２の半導体スイッチング素子４ａの整流機能によって置き換えている。更に、第１の半導体スイッチング素子３のドレイン電極ｄとソース電極ｓとの間に第２のスナバコンデンサ２０３と第２のスナバダイオード２０１とを直列に接続し、スナバコンデンサ２０３とスナバダイオード２０１との接続点と正側端子Ｐとの間に、ダイオード２０２と第３の直流電源２０４とを直列に接続する。
なお、図６において、ダイオード１０２，２０２は、請求項８における第１の充電用ダイオード，第２の充電用ダイオードにそれぞれ相当する。

通常、ＭＯＳＦＥＴは出力電流の通流方向とは逆方向（ソース電極ｓからドレイン電極ｄに向かう方向）に導通する性質をもつので、図６における第２の半導体スイッチング素子４ａは、図１のダイオード４と同様の整流機能を備えている。また、第２のスイッチング素子４ａをスイッチングさせることで、負荷６から直流電源１への電力回生動作を行わせることも可能である。

図６において、第２のスイッチング素子４ａをオンすると負荷６→スイッチング素子４ａ→リアクトル２→直流電源１→負荷６の経路で電流が流れ、リアクトル２の電流が増加する。スイッチング素子４ａをオフすると、リアクトル２→直流電源１→第１のスイッチング素子３の経路で電流が流れ、リアクトル２の電流は減少する。このため、第２のスイッチング素子４ａがオンする時間比率を制御すれば、リアクトル２の電流を任意に制御することができる。この回路動作は、降圧チョッパとしてよく知られている。

上記の動作において、スイッチング素子４ａのオフにより寄生インダクタンスＡを流れる電流が減少するので、サージ電圧ΔＶが発生する。
図６では、上記のサージ電圧ΔＶを抑制するスナバ回路として、スナバダイオード２０１とスナバコンデンサ２０３との直列回路を設け、スナバコンデンサ２０３の充電回路としてダイオード２０２と第３の直流電源２０４との直列回路を設けている。

スイッチング素子４ａがオンしている期間には直流電源２０４→スイッチング素子４ａ→スナバコンデンサ２０３→ダイオード２０２→直流電源２０４の経路で電流が流れ、スナバコンデンサ２０３の電圧Ｖ_ｃは直流電源２０４の電圧まで充電される。スイッチング素子４ａがオフして、そのドレイン−ソース間電圧Ｖ_ｄｓが（Ｖ_ｏ−Ｖ_ｃ）に達するとスナバダイオード２０１がオンするので、スイッチング素子４ａのＶ_ｄｓはＰ−Ｎ間電圧、すなわち（Ｖ_ｏ＋ΔＶ）からＶ_ｃを差し引いた値となり、Ｐ−Ｎ間電圧より低く保たれる。このため、スイッチング素子４ａのドレイン−ソース間に過電圧が印加されることはない。

なお、図６に示した回路は、第１，第２のスイッチング素子３，４ａの直列回路の構成、動作原理がブリッジインバータの１相分と同じであるため、単相インバータや三相インバータにも、スナバダイオード１０１，２０１、スナバコンデンサ１０３，２０３等からなるスナバ回路を適用することができる。

１：直流電源
２：リアクトル
２ａ：補助巻線
３，４ａ：半導体スイッチング素子
４：ダイオード
５：コンデンサ
６：負荷
１０１：スナバダイオード
１０２：ダイオード
１０３：スナバコンデンサ
１０４：直流電源
１０５，１０６：リアクトル
２０１：スナバダイオード
２０２：ダイオード
２０３：スナバコンデンサ
２０４：直流電源
Ａ：寄生インダクタンス

Claims

第１の直流電源と、前記第１の直流電源の両端にリアクトルを介して接続された第１の半導体スイッチング素子と、前記スイッチング素子に並列に接続され、かつ整流素子及び負荷からなる直列回路と、を備え、
前記直流電源から供給される入力電圧を、前記スイッチング素子のスイッチング動作により所定の大きさの出力電圧に変換して前記負荷に供給する直流電圧変換回路において、
前記整流素子の両端に接続され、かつ第１のスナバコンデンサ及び第１のスナバダイオードからなる直列回路と、
前記スイッチング素子がオンしている期間に、前記第１のスナバコンデンサを前記第１の直流電源の電圧の１／２以下の一定値に充電する充電回路と、
を備えたことを特徴とする直流電圧変換回路。
請求項１に記載した直流電圧変換回路において、
前記充電回路を、第２の直流電源とダイオードとの直列回路により構成したことを特徴とする直流電圧変換回路。
請求項１に記載した直流電圧変換回路において、
前記充電回路を、第２の直流電源とリアクトルとダイオードとの直列回路により構成したことを特徴とする直流電圧変換回路。
第１の直流電源と、前記第１の直流電源の両端にリアクトルを介して接続された半導体スイッチング素子と、前記スイッチング素子に並列に接続され、かつ整流素子及び負荷からなる直列回路と、を備え、
前記直流電源から供給される入力電圧を、前記スイッチング素子のスイッチング動作により所定の大きさの出力電圧に変換して前記負荷に供給する直流電圧変換回路であって、
前記整流素子の両端に接続され、かつ第１のスナバコンデンサ及び第１のスナバダイオードからなる直列回路と、
前記スイッチング素子がオンしている期間に、前記第１のスナバコンデンサを前記入力電圧または前記出力電圧よりも低い電圧に充電する充電回路と、
を備えた直流電圧変換回路において、
前記リアクトルとして、直列接続された複数のリアクトルを備え、これらのリアクトル同士の接続点の一つと、前記第１のスナバコンデンサと前記第１のスナバダイオードとの接続点とをダイオードを介して接続することにより、前記充電回路を構成したことを特徴とする直流電圧変換回路。
請求項１に記載した直流電圧変換回路において、
前記リアクトルに補助巻線を設け、この補助巻線の一端と、前記第１のスナバコンデンサと前記第１のスナバダイオードとの接続点とをダイオードを介して接続することにより、前記充電回路を構成したことを特徴とする直流電圧変換回路。
請求項１に記載した直流電圧変換回路において、
前記整流素子に代えて、前記第１の半導体スイッチング素子に対して直列に接続される第２の半導体スイッチング素子を設け、前記第２の半導体スイッチング素子が有する整流機能によって前記整流素子を置き換えたことを特徴とする直流電圧変換回路。
請求項６に記載した直流電圧変換回路において、
前記充電回路を、第２の直流電源とダイオードとの直列回路により構成したことを特徴とする直流電圧変換回路。
第１の直流電源と、前記第１の直流電源の両端にリアクトルを介して接続された第１の半導体スイッチング素子と、前記第１の半導体スイッチング素子に並列に接続され、かつ整流機能を有する第２の半導体スイッチング素子及び負荷からなる直列回路と、を備え、前記直流電源から供給される入力電圧を、前記第１，第２の半導体スイッチング素子のスイッチング動作により所定の大きさの出力電圧に変換して前記負荷に供給する直流電圧変換回路であって、
前記第２の半導体スイッチング素子の両端に接続され、かつ第１のスナバコンデンサ及び第１のスナバダイオードからなる直列回路と、
前記第１の半導体スイッチング素子がオンしている期間に、前記第１のスナバコンデンサを前記入力電圧または前記出力電圧よりも低い電圧に充電するための第２の直流電源と第１の充電用ダイオードとの直列回路からなる充電回路と、
を備えた直流電圧変換回路において、
前記第１の半導体スイッチング素子に並列に、第２のスナバコンデンサと第２のスナバダイオードとの直列回路を接続し、前記第２のスナバコンデンサと前記第２のスナバダイオードとの接続点と前記負荷の一端との間に、第２のスナバコンデンサの充電回路として、第３の直流電源と第２の充電用ダイオードとの直列回路を接続したことを特徴とする直流電圧変換回路。