JPS635434Y2 - - Google Patents
Info
- Publication number
- JPS635434Y2 JPS635434Y2 JP1982061430U JP6143082U JPS635434Y2 JP S635434 Y2 JPS635434 Y2 JP S635434Y2 JP 1982061430 U JP1982061430 U JP 1982061430U JP 6143082 U JP6143082 U JP 6143082U JP S635434 Y2 JPS635434 Y2 JP S635434Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching element
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案はいわゆる安定化した直流電源を得る為
のスイツチング電源回路に関し、特に過電流保護
回路を設けた場合における起動の不確実さを回避
するようにしたものである。
のスイツチング電源回路に関し、特に過電流保護
回路を設けた場合における起動の不確実さを回避
するようにしたものである。
本考案による電源回路を説明するに先立ち、第
１図について従来のこの種のスイツチング電源回
路の一例を説明するに、１ａ，１ｂは商用交流電
源に接続される端子、２は電源スイツチ、３は整
流回路、４は整流出力の平滑用コンデンサ、５は
抵抗器、６はその平滑用コンデンサであつて、こ
の抵抗器５及びコンデンサ６の接続点よりスター
タ用直流電源端子７が導出されている。８はトラ
ンス、９ａは１次側コイル、９ｂは２次側コイル
である。この１次側コイル９ａには、抵抗器１０
及びコンデンサ１１よりなるスナーバ回路１２が
並列に接続され、コンデンサ４にはこれと並列
に、１次側コイル９ａ−スイツチング素子として
のトランジスタ１３−抵抗器１４よりなる直列回
路が接続されている。１５はスイツチング素子と
してのトランジスタ１３のベース・エミツタ間に
挿入された抵抗器である。
１図について従来のこの種のスイツチング電源回
路の一例を説明するに、１ａ，１ｂは商用交流電
源に接続される端子、２は電源スイツチ、３は整
流回路、４は整流出力の平滑用コンデンサ、５は
抵抗器、６はその平滑用コンデンサであつて、こ
の抵抗器５及びコンデンサ６の接続点よりスター
タ用直流電源端子７が導出されている。８はトラ
ンス、９ａは１次側コイル、９ｂは２次側コイル
である。この１次側コイル９ａには、抵抗器１０
及びコンデンサ１１よりなるスナーバ回路１２が
並列に接続され、コンデンサ４にはこれと並列
に、１次側コイル９ａ−スイツチング素子として
のトランジスタ１３−抵抗器１４よりなる直列回
路が接続されている。１５はスイツチング素子と
してのトランジスタ１３のベース・エミツタ間に
挿入された抵抗器である。
上述した２次側コイル９ｂにはダイオード１６
を通じて平滑回路が接続され、これより出力端子
１８ａ，１８ｂが導出されている。１９は負荷で
ある。尚、この出力端子１８ａ，１８ｂには、こ
の間に得られる直流電圧の検出回路２０が接続さ
れている。この回路２０について説明すると、端
子１８ａ，１８ｂ間に分圧抵抗器２１ａ，２１ｂ
が接続され、その一端が比較回路２２の一方の入
力側に接続され、他方の入力側には基準電圧源２
３が接続されている。このような比較回路２２の
出力側には更にホトカプラ２４を構成する発光素
子即ち発光ダイオード２５ａが接続され、回路２
２よりの出力の大きさにより発光ダイオード２５
ａの発光量が変化するようになされている。
を通じて平滑回路が接続され、これより出力端子
１８ａ，１８ｂが導出されている。１９は負荷で
ある。尚、この出力端子１８ａ，１８ｂには、こ
の間に得られる直流電圧の検出回路２０が接続さ
れている。この回路２０について説明すると、端
子１８ａ，１８ｂ間に分圧抵抗器２１ａ，２１ｂ
が接続され、その一端が比較回路２２の一方の入
力側に接続され、他方の入力側には基準電圧源２
３が接続されている。このような比較回路２２の
出力側には更にホトカプラ２４を構成する発光素
子即ち発光ダイオード２５ａが接続され、回路２
２よりの出力の大きさにより発光ダイオード２５
ａの発光量が変化するようになされている。
２６は全体として、上述したスイツチング素子
１３の駆動回路を示すもので、２７はクロツクパ
ルスの発生回路、３０はこのクロツクパルスが供
給されて矩形波信号を形成する電圧−パルス幅変
換回路であり、この矩形波信号がその次段のドラ
イバ３１により増力されてスイツチング素子１３
のベースに印加されるようになされている。
１３の駆動回路を示すもので、２７はクロツクパ
ルスの発生回路、３０はこのクロツクパルスが供
給されて矩形波信号を形成する電圧−パルス幅変
換回路であり、この矩形波信号がその次段のドラ
イバ３１により増力されてスイツチング素子１３
のベースに印加されるようになされている。
３２は直流電源端子であり、これと整流回路３
の一側（E0とする）との間に、抵抗器３６−ホ
トカプラ２４の受光素子２５ｂ−ダイオード３３
−抵抗器３４の直列回路が接続されている。３５
は温度保償用素子（例えばサーミスタ）である。
そしてこのダイオード３３と抵抗器３４の接続点
Ｐに得られる電圧E1が上述したパルス幅変換回
路３０に供給され、これによりスイツチング素子
１３のベースに印加されるパルス幅を決めるよう
にしている。このようにして負荷１９の両端電圧
が一定となるように制御系が構成されている。
の一側（E0とする）との間に、抵抗器３６−ホ
トカプラ２４の受光素子２５ｂ−ダイオード３３
−抵抗器３４の直列回路が接続されている。３５
は温度保償用素子（例えばサーミスタ）である。
そしてこのダイオード３３と抵抗器３４の接続点
Ｐに得られる電圧E1が上述したパルス幅変換回
路３０に供給され、これによりスイツチング素子
１３のベースに印加されるパルス幅を決めるよう
にしている。このようにして負荷１９の両端電圧
が一定となるように制御系が構成されている。
３７はスイツチング素子１３の電流検出兼保護
回路であつて、抵抗器１４に対して並列に分圧用
の第１の抵抗器３８及び第２の抵抗器３９よりな
る直列回路が接続され、この両者３８及び接続点
Ｑが、制御用トランジスタ４０のベースに接続さ
れ、そのコレクタが抵抗器４１を通じて電源端子
３２に接続され、エミツタが端子E0に接続され
ている。そしてこのトランジスタ４０のコレクタ
よりの出力がインバータ４２及びダイオード４３
を通じて上述した接続点Ｐに供給されるようにな
されている。この場合、抵抗器１４は、スイツチ
ング素子１３に流れる電流の大きさを電圧E2の
大きさに変換する為のものである。
回路であつて、抵抗器１４に対して並列に分圧用
の第１の抵抗器３８及び第２の抵抗器３９よりな
る直列回路が接続され、この両者３８及び接続点
Ｑが、制御用トランジスタ４０のベースに接続さ
れ、そのコレクタが抵抗器４１を通じて電源端子
３２に接続され、エミツタが端子E0に接続され
ている。そしてこのトランジスタ４０のコレクタ
よりの出力がインバータ４２及びダイオード４３
を通じて上述した接続点Ｐに供給されるようにな
されている。この場合、抵抗器１４は、スイツチ
ング素子１３に流れる電流の大きさを電圧E2の
大きさに変換する為のものである。
尚、トランス８には３次側コイル９ｃが巻装さ
れており、これにダイオード４４及びコンデンサ
４５が接続されて端子４６に直流電圧V2が得ら
れるようになされている。そして上述した各ブロ
ツク２７，３０，３１の直流電源端子２７ａ，３
０ａ，３１ａ及び電流検出兼保護回路３７の直流
電源端子３２は全て互に接続され、これらが上述
した電源端子７及び４６に夫々接続されるもので
あり、スイツチ２のオン時には端子７よりの出力
電圧V1によつて起動し、起動後は端子４６より
の出力電圧V2によつて動作が継続される。
れており、これにダイオード４４及びコンデンサ
４５が接続されて端子４６に直流電圧V2が得ら
れるようになされている。そして上述した各ブロ
ツク２７，３０，３１の直流電源端子２７ａ，３
０ａ，３１ａ及び電流検出兼保護回路３７の直流
電源端子３２は全て互に接続され、これらが上述
した電源端子７及び４６に夫々接続されるもので
あり、スイツチ２のオン時には端子７よりの出力
電圧V1によつて起動し、起動後は端子４６より
の出力電圧V2によつて動作が継続される。
この構成によれば、２次側コイル９ｂに平滑回
路１７が接続されており、不使用状態ではそのコ
ンデンサは完全に放電されているので、このスイ
ツチング電源回路の始動開始（スタート）時で
は、２次側はシヨート状態（即ち出力電圧が低
下）と等価となつており、従つて、ホトカプラ２
４を通ずる制御系によりパルス幅変換回路３０よ
りは、幅の大なるパルスが得られて、これがスイ
ツチング素子１３のベースに印加される為に、ス
イツチング素子１３には電流がほとんど流れ続け
る状態となり、即ちこのスイツチング素子１３の
損失が最大状態となり、長時間この状態が続く
と、このスイツチング素子１３が損傷されること
がある。尚この場合の負荷１９に流れる電流I0
と、その両端の直流電圧V0との関係を、第４図
の曲線ａに示す。
路１７が接続されており、不使用状態ではそのコ
ンデンサは完全に放電されているので、このスイ
ツチング電源回路の始動開始（スタート）時で
は、２次側はシヨート状態（即ち出力電圧が低
下）と等価となつており、従つて、ホトカプラ２
４を通ずる制御系によりパルス幅変換回路３０よ
りは、幅の大なるパルスが得られて、これがスイ
ツチング素子１３のベースに印加される為に、ス
イツチング素子１３には電流がほとんど流れ続け
る状態となり、即ちこのスイツチング素子１３の
損失が最大状態となり、長時間この状態が続く
と、このスイツチング素子１３が損傷されること
がある。尚この場合の負荷１９に流れる電流I0
と、その両端の直流電圧V0との関係を、第４図
の曲線ａに示す。
このような欠点を回避する為に、第２図に示す
回路が考えられている。同図において、第１図と
の対応部分には、同一符号を附してその説明を省
略する。
回路が考えられている。同図において、第１図と
の対応部分には、同一符号を附してその説明を省
略する。
本例では更に第４次側コイル９ｄ（これは３次
側コイル９ｃの一部でもよい）を設け、これにダ
イオード４７及びコンデンサ４８を接続して、上
述したE0点より低い−の電源を作り、制御用ト
ランジスタ４０のベースを、抵抗器５０を通じ
て、この−電源に接続したものである。４９はそ
の−電源端子であり、直流電圧−V3が得られる。
側コイル９ｃの一部でもよい）を設け、これにダ
イオード４７及びコンデンサ４８を接続して、上
述したE0点より低い−の電源を作り、制御用ト
ランジスタ４０のベースを、抵抗器５０を通じ
て、この−電源に接続したものである。４９はそ
の−電源端子であり、直流電圧−V3が得られる。
この回路では、スイツチング素子１３に対して
上述したような最大損失となるような過大電流が
流れたとき（抵抗器１４の両端電圧E2がE2′とな
つたとする）、トランジスタ４０をオンさせ、抵
抗器３４に得られる制御電圧E1を大幅に上昇さ
せることによりパルス幅変換回路３０より得られ
るパルス幅を小にして、スイツチング素子１３を
保護する。但し、正常の動作時では、端子４９に
−V3の電圧が生じ、これによりトランジスタ４
０のベース電位が、抵抗器５０を通じて低下され
るので、上述した保護を要する電圧E2′では、制
御用トランジスタ４０はオンせず、よつて上述し
た保護動作は行なわない。即ち正常の動作状態で
は上述した電圧E2′より更に高い電圧E2″でトラン
ジスタ４０がオンし、スイツチング素子１３を保
護するものである。これはスイツチング素子１３
の正常スイツチング動作時では、そのコレクタ−
エミツタに通ずる電流が上述したスタート時と同
一であつても、損失が低下するので、それ丈け発
熱量が減少し、損傷を招くおそれが少くなるから
である。よつて第２図の例では、スタート時、ス
イツチング素子１３に電流が流れ続ける状態にお
いて、これを保護するものである。尚この第２図
に示す回路のI0−V0特性を第４図の曲線ｂにて示
す。この曲線図より明らかなように、本例では、
電流I0がある一定値I0′以上に達すると、急激に、
I0もV0も低下し、理想的な保護動作を行う。
上述したような最大損失となるような過大電流が
流れたとき（抵抗器１４の両端電圧E2がE2′とな
つたとする）、トランジスタ４０をオンさせ、抵
抗器３４に得られる制御電圧E1を大幅に上昇さ
せることによりパルス幅変換回路３０より得られ
るパルス幅を小にして、スイツチング素子１３を
保護する。但し、正常の動作時では、端子４９に
−V3の電圧が生じ、これによりトランジスタ４
０のベース電位が、抵抗器５０を通じて低下され
るので、上述した保護を要する電圧E2′では、制
御用トランジスタ４０はオンせず、よつて上述し
た保護動作は行なわない。即ち正常の動作状態で
は上述した電圧E2′より更に高い電圧E2″でトラン
ジスタ４０がオンし、スイツチング素子１３を保
護するものである。これはスイツチング素子１３
の正常スイツチング動作時では、そのコレクタ−
エミツタに通ずる電流が上述したスタート時と同
一であつても、損失が低下するので、それ丈け発
熱量が減少し、損傷を招くおそれが少くなるから
である。よつて第２図の例では、スタート時、ス
イツチング素子１３に電流が流れ続ける状態にお
いて、これを保護するものである。尚この第２図
に示す回路のI0−V0特性を第４図の曲線ｂにて示
す。この曲線図より明らかなように、本例では、
電流I0がある一定値I0′以上に達すると、急激に、
I0もV0も低下し、理想的な保護動作を行う。
この第２図の回路によれば、第１図で説明した
欠点は回避されるが、反面、スタート時に保護回
路３７が動作し易くなつている為に、スタートし
にくくなる欠点がある。
欠点は回避されるが、反面、スタート時に保護回
路３７が動作し易くなつている為に、スタートし
にくくなる欠点がある。
本考案は、このような点に鑑みて考慮されたも
ので、第３図についてその一例を説明するも、第
１図及び第２図との対応部分に同一符号を付し
て、その説明を省略する。
ので、第３図についてその一例を説明するも、第
１図及び第２図との対応部分に同一符号を付し
て、その説明を省略する。
即ち、本考案においては、抵抗器１４に並列に
第１及び第２の抵抗器３８及び３９を接続し、か
かる接続点Ｑを更に第３の抵抗器５１を通じてト
ランジスタ４０のベースに接続し、このトランジ
スタ４０のベースを第４の抵抗器５０を通じて、
上述した電源端子４９に接続したものである。５
２はダイオードである。
第１及び第２の抵抗器３８及び３９を接続し、か
かる接続点Ｑを更に第３の抵抗器５１を通じてト
ランジスタ４０のベースに接続し、このトランジ
スタ４０のベースを第４の抵抗器５０を通じて、
上述した電源端子４９に接続したものである。５
２はダイオードである。
この構成によれば、トランジスタ４０がオンす
るときの電圧E2はE2＝R1＋R2／R2R4｛（R1＋R4）VBE −V3R3｝で表わされる。但し、R1，R2，R3及び
R4は、第１、第２、第３及び第４の抵抗器３８，
３９，５１及び５０の抵抗値、VBEはトランジス
タ４０のベース・エミツタ間順方向降下電圧であ
る。
るときの電圧E2はE2＝R1＋R2／R2R4｛（R1＋R4）VBE −V3R3｝で表わされる。但し、R1，R2，R3及び
R4は、第１、第２、第３及び第４の抵抗器３８，
３９，５１及び５０の抵抗値、VBEはトランジス
タ４０のベース・エミツタ間順方向降下電圧であ
る。
よつて本考案によれば、上述した第１〜第４の
抵抗器３８，３９，５１，５０の抵抗値を任意に
選ぶことによつて、制御用トランジスタ４０がオ
ンするときの電圧E2は自由に選ぶことができ、
従つて、第２図で説明したような、スタートの困
難さを回避できると共に、第１図で説明した欠点
も回避できる特徴を有するものである。第４図に
おいて曲線ｃに示す特性が、本考案による場合で
あつて、上述した第１〜第４の抵抗器３８〜５１
の抵抗値を変更することにより、これを点線c′，
c″に示す如く、特性を変更することができるもの
である。
抵抗器３８，３９，５１，５０の抵抗値を任意に
選ぶことによつて、制御用トランジスタ４０がオ
ンするときの電圧E2は自由に選ぶことができ、
従つて、第２図で説明したような、スタートの困
難さを回避できると共に、第１図で説明した欠点
も回避できる特徴を有するものである。第４図に
おいて曲線ｃに示す特性が、本考案による場合で
あつて、上述した第１〜第４の抵抗器３８〜５１
の抵抗値を変更することにより、これを点線c′，
c″に示す如く、特性を変更することができるもの
である。
第１図及び第２図は、従来のスイツチング電源
回路を示す接続図、第３図は本考案によるスイツ
チング電源回路の一例を示す接続図、第４図はそ
の波形図である。 １３はスイツチング素子、３７は電流検出兼保
護回路、１４は電流−電圧変換回路、４０は制御
用トランジスタ、３８，３９，５１及び５０は第
１、第２、第３及び第４の抵抗器である。
回路を示す接続図、第３図は本考案によるスイツ
チング電源回路の一例を示す接続図、第４図はそ
の波形図である。 １３はスイツチング素子、３７は電流検出兼保
護回路、１４は電流−電圧変換回路、４０は制御
用トランジスタ、３８，３９，５１及び５０は第
１、第２、第３及び第４の抵抗器である。
Claims (1)
- 【実用新案登録請求の範囲】 トランスの１次側コイルに接続されたスイツチ
ング素子のオンオフにより直流電流を断続して、
上記トランスの２次側コイルより整流回路を通じ
て直流電圧を取り出して負荷に供給すると共に、
上記直流電圧を検出する直流電圧検出回路の出力
に応じて上記スイツチング素子をオンオフ制御し
て、上記２次側に得られる直流電圧を安定化する
ようにしたスイツチング電源回路において、 上記スイツチング素子に流れる電流を電流−電
圧変換回路にて変換した電圧を制御用トランジス
タの入力電極に順方向バイアス電圧として供給
し、 上記トランスの３次側コイルの出力を整流して
コンデンサを充電し、該充電電圧を上記制御用ト
ランジスタの入力電極に逆方向バイアス電圧とし
て供給し、 該制御用トランジスタの出力により上記直流電
圧検出回路の出力を制御して、 上記スイツチング素子の動作開始状態において
のみ上記スイツチング素子のオン時のパルス幅を
正常動作時に比べて小となるように制御するよう
にしたことを特徴とするスイツチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143082U JPS58166290U (ja) | 1982-04-27 | 1982-04-27 | スイツチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143082U JPS58166290U (ja) | 1982-04-27 | 1982-04-27 | スイツチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58166290U JPS58166290U (ja) | 1983-11-05 |
| JPS635434Y2 true JPS635434Y2 (ja) | 1988-02-15 |
Family
ID=30071629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6143082U Granted JPS58166290U (ja) | 1982-04-27 | 1982-04-27 | スイツチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58166290U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003289668A (ja) * | 2002-03-27 | 2003-10-10 | Densei Lambda Kk | 電源装置のフィードバック回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564819A (en) * | 1979-06-22 | 1981-01-19 | Matsushita Electric Ind Co Ltd | Electric power supply unit |
-
1982
- 1982-04-27 JP JP6143082U patent/JPS58166290U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564819A (en) * | 1979-06-22 | 1981-01-19 | Matsushita Electric Ind Co Ltd | Electric power supply unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003289668A (ja) * | 2002-03-27 | 2003-10-10 | Densei Lambda Kk | 電源装置のフィードバック回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58166290U (ja) | 1983-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08182321A (ja) | 導通形コンバータ | |
| JPS635434Y2 (ja) | ||
| JP3267730B2 (ja) | 自動電圧切換式電源回路 | |
| JP4484006B2 (ja) | スイッチング電源装置 | |
| JP3475415B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US5838553A (en) | Voltage stabilized self-oscillating power supply | |
| JPS6219104Y2 (ja) | ||
| JPH0315423B2 (ja) | ||
| JP3242456B2 (ja) | インバータ電源回路 | |
| JP3458363B2 (ja) | スイッチング電源 | |
| JP3129037B2 (ja) | スイッチング電源装置 | |
| JP4623252B2 (ja) | スイッチング電源装置 | |
| JP2773534B2 (ja) | 直流電源装置 | |
| JPH0357708B2 (ja) | ||
| JPH09182425A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS6325908Y2 (ja) | ||
| JPH10257760A (ja) | スイッチング電源回路 | |
| JPH08280172A (ja) | スイッチング電源装置のダミー負荷回路 | |
| JP3287039B2 (ja) | スイッチング電源装置 | |
| JPS6223270Y2 (ja) | ||
| JPH0258860B2 (ja) | ||
| JPH0250715B2 (ja) | ||
| JPH0413945B2 (ja) | ||
| JPS6355298B2 (ja) | ||
| JPH07143740A (ja) | 電源回路 |