JP3129037B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3129037B2 JP3129037B2 JP05172498A JP17249893A JP3129037B2 JP 3129037 B2 JP3129037 B2 JP 3129037B2 JP 05172498 A JP05172498 A JP 05172498A JP 17249893 A JP17249893 A JP 17249893A JP 3129037 B2 JP3129037 B2 JP 3129037B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- output
- winding
- switching
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、リンギング・チョーク
・コンバータ（ＲＣＣ）方式を用いたスイッチング電源
装置に関するものである。
・コンバータ（ＲＣＣ）方式を用いたスイッチング電源
装置に関するものである。
【０００２】
【従来の技術】図３は従来のＦＥＴ式のリンギング・チ
ョーク・コンバータ（ＲＣＣ）方式のスイッチング電源
装置の具体回路図を示すものである。尚、この種の従来
例としては、例えば、特公平４−９０３３号公報が挙げ
られる。交流電源ＡＣがヒューズＦ及びラインフィルタ
ＬＦを介して整流用のダイオードブリッジＤＢ1 の入力
端に接続されており、このダイオードブリッジＤＢ1 の
出力端には平滑用のコンデンサＣ1 が接続されている。
ここで、ａ，ｂはそれぞれ接続していることを示してい
る。
ョーク・コンバータ（ＲＣＣ）方式のスイッチング電源
装置の具体回路図を示すものである。尚、この種の従来
例としては、例えば、特公平４−９０３３号公報が挙げ
られる。交流電源ＡＣがヒューズＦ及びラインフィルタ
ＬＦを介して整流用のダイオードブリッジＤＢ1 の入力
端に接続されており、このダイオードブリッジＤＢ1 の
出力端には平滑用のコンデンサＣ1 が接続されている。
ここで、ａ，ｂはそれぞれ接続していることを示してい
る。
【０００３】インバータ回路は、出力トランスＴ、ＦＥ
Ｔからなるスイッチング素子Ｑ1 、起動用の抵抗Ｒ1 ，
Ｒ2 等で構成されている。また、出力トランスＴの出力
巻線Ｎ2 の両端には、整流用のダイオードＤ1 、インダ
クタＬ1 、コンデンサＣ3 ，Ｃ4 からなる平滑回路が接
続されている。
Ｔからなるスイッチング素子Ｑ1 、起動用の抵抗Ｒ1 ，
Ｒ2 等で構成されている。また、出力トランスＴの出力
巻線Ｎ2 の両端には、整流用のダイオードＤ1 、インダ
クタＬ1 、コンデンサＣ3 ，Ｃ4 からなる平滑回路が接
続されている。
【０００４】更に、出力電圧の安定制御及び過電流保護
回路としての電圧検出回路及び制御回路が設けてある。
インバータ回路の出力側に設けた電圧検出回路は、出力
電圧を分圧して検出する抵抗Ｒ7 ，Ｒ8 、フォトカプラ
ＰＣ1 の発光側の発光ダイオードＰＤ、シャントレギュ
レータＩＣ1 等で構成されている。また、インバータ回
路の出力トランスＴの帰還巻線ＮB 側に設けた制御回路
は、上記フォトカプラＰＣ1 の発光ダイオードＰＤと対
となるフォトトランジスタＰＴ、抵抗Ｒ3 〜Ｒ5 、ダイ
オードＤ2 、スイッチング素子Ｑ1 のゲート・ソース間
に並列に接続したトランジスタＱ2 等で構成されてい
る。
回路としての電圧検出回路及び制御回路が設けてある。
インバータ回路の出力側に設けた電圧検出回路は、出力
電圧を分圧して検出する抵抗Ｒ7 ，Ｒ8 、フォトカプラ
ＰＣ1 の発光側の発光ダイオードＰＤ、シャントレギュ
レータＩＣ1 等で構成されている。また、インバータ回
路の出力トランスＴの帰還巻線ＮB 側に設けた制御回路
は、上記フォトカプラＰＣ1 の発光ダイオードＰＤと対
となるフォトトランジスタＰＴ、抵抗Ｒ3 〜Ｒ5 、ダイ
オードＤ2 、スイッチング素子Ｑ1 のゲート・ソース間
に並列に接続したトランジスタＱ2 等で構成されてい
る。
【０００５】次に、図３に示す回路の動作について説明
する。まず、電源が投入された起動時においては、抵抗
Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲートに電
圧が印加されて、該スイッチング素子Ｑ1 がオンする。
このスイッチング素子Ｑ1 がオンすると、出力トランス
Ｔの１次巻線ＮP に電源電圧が印加されて、帰還巻線Ｎ
B に１次巻線ＮP と同方向に電圧が発生する。この発生
した電圧により抵抗Ｒ3 を介してコンデンサＣ2 を充電
する。
する。まず、電源が投入された起動時においては、抵抗
Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲートに電
圧が印加されて、該スイッチング素子Ｑ1 がオンする。
このスイッチング素子Ｑ1 がオンすると、出力トランス
Ｔの１次巻線ＮP に電源電圧が印加されて、帰還巻線Ｎ
B に１次巻線ＮP と同方向に電圧が発生する。この発生
した電圧により抵抗Ｒ3 を介してコンデンサＣ2 を充電
する。
【０００６】コンデンサＣ2 が充電されていき、トラン
ジスタＱ2 のベース・エミッタ間の順方向電圧を越える
と、トランジスタＱ2 がオンする。トランジスタＱ2 が
オンすると、トランジスタＱ2 のコレクタ電位がＬレベ
ルとなって、スイッチング素子Ｑ1 のゲートをＬレベル
として、該スイッチング素子Ｑ1 をオフさせる。
ジスタＱ2 のベース・エミッタ間の順方向電圧を越える
と、トランジスタＱ2 がオンする。トランジスタＱ2 が
オンすると、トランジスタＱ2 のコレクタ電位がＬレベ
ルとなって、スイッチング素子Ｑ1 のゲートをＬレベル
として、該スイッチング素子Ｑ1 をオフさせる。
【０００７】スイッチング素子Ｑ1 がオフすると、該ス
イッチング素子Ｑ1 のオン時に出力トランスＴに蓄積さ
れていたエネルギーを出力巻線Ｎ2 を介して放出され
る。このエネルギーである電圧がダイオードＤ1 で整流
され、インダクタＬ1 、コンデンサＣ3 ，Ｃ4 からなる
平滑回路にて平滑されて、負荷に電力が供給されること
になる。
イッチング素子Ｑ1 のオン時に出力トランスＴに蓄積さ
れていたエネルギーを出力巻線Ｎ2 を介して放出され
る。このエネルギーである電圧がダイオードＤ1 で整流
され、インダクタＬ1 、コンデンサＣ3 ，Ｃ4 からなる
平滑回路にて平滑されて、負荷に電力が供給されること
になる。
【０００８】コンデンサＣ2 の電荷が抵抗Ｒ4 、Ｒ3 を
介して放電してしまうと、トランジスタＱ2 はオフし、
スイッチング素子Ｑ1 がオンする。スイッチング素子Ｑ
1 がオンすると、再び出力トランスＴの１次巻線ＮP に
電圧が印加されて、出力トランスＴにエネルギーを蓄積
する。このような動作を繰り返していくことで、インバ
ータ回路が起動して、定常状態に移行する。
介して放電してしまうと、トランジスタＱ2 はオフし、
スイッチング素子Ｑ1 がオンする。スイッチング素子Ｑ
1 がオンすると、再び出力トランスＴの１次巻線ＮP に
電圧が印加されて、出力トランスＴにエネルギーを蓄積
する。このような動作を繰り返していくことで、インバ
ータ回路が起動して、定常状態に移行する。
【０００９】ここで、負荷側の出力電圧は、抵抗Ｒ7 と
Ｒ8 とで常時分圧して検出されており、この分圧した検
出電圧とシャントレギュレータＩＣ1 が有する基準電圧
とを比較している。そして、出力電圧の変動量をシャン
トレギュレータＩＣ1 で増幅し、フォトカプラＰＣ1 の
発光ダイオードＰＤに流す電流を変化させて、発光ダイ
オードＰＤの発光量に応じてフォトカプラＰＣ1 のフォ
トトランジスタＰＴのインピーダンスを変化させ、コン
デンサＣ2 の充電時定数を変えることで、出力電圧が一
定となるように制御を行う。
Ｒ8 とで常時分圧して検出されており、この分圧した検
出電圧とシャントレギュレータＩＣ1 が有する基準電圧
とを比較している。そして、出力電圧の変動量をシャン
トレギュレータＩＣ1 で増幅し、フォトカプラＰＣ1 の
発光ダイオードＰＤに流す電流を変化させて、発光ダイ
オードＰＤの発光量に応じてフォトカプラＰＣ1 のフォ
トトランジスタＰＴのインピーダンスを変化させ、コン
デンサＣ2 の充電時定数を変えることで、出力電圧が一
定となるように制御を行う。
【００１０】ここで、出力電圧が上昇すると、フォトカ
プラＰＣ1 の発光ダイオードＰＤに電流が多く流れて、
フォトトランジスタＰＴを介してコンデンサＣ2 の充電
時定数が短くなり、トランジスタＱ2 を早くオンさせ
て、スイッチング素子Ｑ1 をオフとして、該スイッチン
グ素子Ｑ1 のオン期間を短くして、出力電圧を低下させ
るように制御する。また、出力電圧が低下した場合に
は、上記の逆の動作を行って、出力電圧を上昇させるよ
うに制御を行い、出力電圧が一定となるように定電圧制
御をする。
プラＰＣ1 の発光ダイオードＰＤに電流が多く流れて、
フォトトランジスタＰＴを介してコンデンサＣ2 の充電
時定数が短くなり、トランジスタＱ2 を早くオンさせ
て、スイッチング素子Ｑ1 をオフとして、該スイッチン
グ素子Ｑ1 のオン期間を短くして、出力電圧を低下させ
るように制御する。また、出力電圧が低下した場合に
は、上記の逆の動作を行って、出力電圧を上昇させるよ
うに制御を行い、出力電圧が一定となるように定電圧制
御をする。
【００１１】また、負荷電流が大となると、出力電圧が
低下していき、フォトカプラＰＣ1の発光ダイオードＰ
Ｄに流れる電流が小さくなり、コンデンサＣ2 の充電時
定数は抵抗Ｒ3 により最大となり、これ以上負荷電流を
とってもスイッチング素子Ｑ1 のオン期間幅は増加せ
ず、所謂フの字特性となる。つまり、過電流制御が行わ
れることになる。
低下していき、フォトカプラＰＣ1の発光ダイオードＰ
Ｄに流れる電流が小さくなり、コンデンサＣ2 の充電時
定数は抵抗Ｒ3 により最大となり、これ以上負荷電流を
とってもスイッチング素子Ｑ1 のオン期間幅は増加せ
ず、所謂フの字特性となる。つまり、過電流制御が行わ
れることになる。
【００１２】
【発明が解決しようとする課題】ここで、図３に示すよ
うなリンギング・チョーク・コンバータ回路において、
一般に発振周波数ｆは次式で示される。 ｆ＝（Ｄ2 Ｖ1 ）／（２Ｌ1 Ｐ1 ） 但し、Ｄはデューティ、Ｐ1 は入力電力、Ｌ1 は１次巻
線ＮP のインダクタンス値、Ｖ1 は入力電圧である。上
式より、入力電力Ｐ1 が小さくなると、発振周波数ｆは
大きくなる（ｆの変動大）。
うなリンギング・チョーク・コンバータ回路において、
一般に発振周波数ｆは次式で示される。 ｆ＝（Ｄ2 Ｖ1 ）／（２Ｌ1 Ｐ1 ） 但し、Ｄはデューティ、Ｐ1 は入力電力、Ｌ1 は１次巻
線ＮP のインダクタンス値、Ｖ1 は入力電圧である。上
式より、入力電力Ｐ1 が小さくなると、発振周波数ｆは
大きくなる（ｆの変動大）。
【００１３】また、入力電力Ｐ1 の小の時は、スイッチ
ング素子Ｑ1 のスイッチングロスが大となり、効率が悪
くなり、この時のスイッチング素子Ｑ1 のロスはほとん
どスイッチングロスである（スイッチング素子Ｑ1 のオ
ン抵抗ＲDSによるロスは小さい）。入力電力Ｐ1 が小の
時、つまり、出力電力が小の時のロスのほとんどは、ス
イッチングロスであることから、ロスを減衰させるため
には、スイッチング素子Ｑ1 自体のスイッチングロスを
減少させる方法と、スイッチング素子Ｑ1 のスイッチン
グ回数を減少させる方法とがある。
ング素子Ｑ1 のスイッチングロスが大となり、効率が悪
くなり、この時のスイッチング素子Ｑ1 のロスはほとん
どスイッチングロスである（スイッチング素子Ｑ1 のオ
ン抵抗ＲDSによるロスは小さい）。入力電力Ｐ1 が小の
時、つまり、出力電力が小の時のロスのほとんどは、ス
イッチングロスであることから、ロスを減衰させるため
には、スイッチング素子Ｑ1 自体のスイッチングロスを
減少させる方法と、スイッチング素子Ｑ1 のスイッチン
グ回数を減少させる方法とがある。
【００１４】本発明は上述の点に鑑みて提供したもので
あって、スイッチング素子の発振周波数をある周波数以
上に上げないようにしてロスを少なくして効率を上げる
ことを目的としたスイッチング電源装置を提供するもの
である。
あって、スイッチング素子の発振周波数をある周波数以
上に上げないようにしてロスを少なくして効率を上げる
ことを目的としたスイッチング電源装置を提供するもの
である。
【００１５】
【課題を解決するための手段】本発明は、１次巻線、出
力巻線及び帰還巻線を有する出力トランスと、上記出力
トランスの１次巻線に一端が接続され帰還巻線に制御端
子を接続した発振用のスイッチング素子と、出力トラン
スの出力巻線に接続された整流回路とを備えたリンギン
グ・チョーク・コンバータ方式のスイッチング電源装置
において、上記スイッチング素子のスイッチング周波数
を、ある周波数以上にならないように抑制する制御手段
を備え、該制御手段を、上記出力トランスに設けた出力
巻線と同極性に巻装した第２の出力巻線と、この第２の
出力巻線に発生した電圧によりオンする第１のスイッチ
素子と、この第１のスイッチ素子のオン動作によりオン
駆動される第２のスイッチ素子と、この第２のスイッチ
素子のオン動作により充電されるコンデンサ及び抵抗か
らなる時定数回路と、この時定数回路により所定時間上
記第１のスイッチ素子および第２のスイッチ素子のオフ
状態を維持すると共に、上記スイッチング素子の制御端
子をＬレベルにして該スイッチング素子を同じ所定時間
オフ状態に維持する第３のスイッチ素子とで構成したも
のである。
力巻線及び帰還巻線を有する出力トランスと、上記出力
トランスの１次巻線に一端が接続され帰還巻線に制御端
子を接続した発振用のスイッチング素子と、出力トラン
スの出力巻線に接続された整流回路とを備えたリンギン
グ・チョーク・コンバータ方式のスイッチング電源装置
において、上記スイッチング素子のスイッチング周波数
を、ある周波数以上にならないように抑制する制御手段
を備え、該制御手段を、上記出力トランスに設けた出力
巻線と同極性に巻装した第２の出力巻線と、この第２の
出力巻線に発生した電圧によりオンする第１のスイッチ
素子と、この第１のスイッチ素子のオン動作によりオン
駆動される第２のスイッチ素子と、この第２のスイッチ
素子のオン動作により充電されるコンデンサ及び抵抗か
らなる時定数回路と、この時定数回路により所定時間上
記第１のスイッチ素子および第２のスイッチ素子のオフ
状態を維持すると共に、上記スイッチング素子の制御端
子をＬレベルにして該スイッチング素子を同じ所定時間
オフ状態に維持する第３のスイッチ素子とで構成したも
のである。
【００１６】
【作用】本発明によれば、時定数回路における時間によ
り所定時間第３のスイッチ素子を駆動してスイッチング
素子を同じ所定時間オフ状態に維持させることで、該ス
イッチング素子のスイッチング周波数を、ある周波数以
上にならないようにしている。従って、出力電力が小さ
い場合のスイッチングロスを減少させることができ、そ
のため、軽負荷時での効率を向上させることができる。
り所定時間第３のスイッチ素子を駆動してスイッチング
素子を同じ所定時間オフ状態に維持させることで、該ス
イッチング素子のスイッチング周波数を、ある周波数以
上にならないようにしている。従って、出力電力が小さ
い場合のスイッチングロスを減少させることができ、そ
のため、軽負荷時での効率を向上させることができる。
【００１７】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１に本発明のスイッチング電源装置の具体回路
図を示す。尚、図３に示す従来と同じ要素には同一の記
号を付して説明を省略し、本発明の要旨の部分について
詳述する。
する。図１に本発明のスイッチング電源装置の具体回路
図を示す。尚、図３に示す従来と同じ要素には同一の記
号を付して説明を省略し、本発明の要旨の部分について
詳述する。
【００１８】図１に示すように、出力トランスＴに第２
の出力巻線Ｎ3 を設け、この出力巻線Ｎ3 の両端に抵抗
Ｒ9 〜Ｒ1 1 の直列回路を接続し、抵抗Ｒ9 の一端より
ダイオードＤ3 を介してトランジスタＱ3 のエミッタに
接続している。また、トランジスタＱ3 のベースにはト
ランジスタＱ4 を接続し、トランジスタＱ4 のベースは
抵抗Ｒ1 0 とＲ1 1 の接続点に接続してある。
の出力巻線Ｎ3 を設け、この出力巻線Ｎ3 の両端に抵抗
Ｒ9 〜Ｒ1 1 の直列回路を接続し、抵抗Ｒ9 の一端より
ダイオードＤ3 を介してトランジスタＱ3 のエミッタに
接続している。また、トランジスタＱ3 のベースにはト
ランジスタＱ4 を接続し、トランジスタＱ4 のベースは
抵抗Ｒ1 0 とＲ1 1 の接続点に接続してある。
【００１９】上記トランジスタＱ3 のコレクタとトラン
ジスタＱ4 のエミッタとの間にコンデンサＣ5 を接続
し、このコンデンサＣ5 に並列に、抵抗Ｒ1 2 と、抵抗
Ｒ1 3及びＲ1 4 の直列回路をそれぞれ接続している。
また、抵抗Ｒ1 3 とＲ1 4 の接続点とトランジスタＱ5
のベースとを接続し、このトランジスタＱ5 のコレクタ
はダイオードＤ5 を介してスイッチング素子Ｑ1 のゲー
トに接続している。
ジスタＱ4 のエミッタとの間にコンデンサＣ5 を接続
し、このコンデンサＣ5 に並列に、抵抗Ｒ1 2 と、抵抗
Ｒ1 3及びＲ1 4 の直列回路をそれぞれ接続している。
また、抵抗Ｒ1 3 とＲ1 4 の接続点とトランジスタＱ5
のベースとを接続し、このトランジスタＱ5 のコレクタ
はダイオードＤ5 を介してスイッチング素子Ｑ1 のゲー
トに接続している。
【００２０】次に動作を説明する。定常状態において
は、抵抗Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲ
ートに電圧がかかり、スイッチング素子Ｑ1 がターンオ
ンする。スイッチング素子Ｑ1 がターンオンすると、出
力トランスＴに電流が流れ、帰還巻線ＮB に１次巻線Ｎ
P と同方向に電圧がかかる。そして、フォトカプラＰＣ
1 を介して流れる電流によって、コンデンサＣ2 に電荷
が蓄えられていき、トランジスタＱ2 がオンする。
は、抵抗Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲ
ートに電圧がかかり、スイッチング素子Ｑ1 がターンオ
ンする。スイッチング素子Ｑ1 がターンオンすると、出
力トランスＴに電流が流れ、帰還巻線ＮB に１次巻線Ｎ
P と同方向に電圧がかかる。そして、フォトカプラＰＣ
1 を介して流れる電流によって、コンデンサＣ2 に電荷
が蓄えられていき、トランジスタＱ2 がオンする。
【００２１】トランジスタＱ2 がオンすると、スイッチ
ング素子Ｑ1 のゲートの電圧が下がり、スイッチング素
子Ｑ1 はターンオフする。この時、出力トランスＴの１
次巻線ＮP に対して逆極性で巻いた出力巻線Ｎ2，出力
巻線Ｎ3 に正の電圧が発生する。
ング素子Ｑ1 のゲートの電圧が下がり、スイッチング素
子Ｑ1 はターンオフする。この時、出力トランスＴの１
次巻線ＮP に対して逆極性で巻いた出力巻線Ｎ2，出力
巻線Ｎ3 に正の電圧が発生する。
【００２２】出力トランスＴの出力巻線Ｎ2 において
は、理想的には、ΔＴ＝（Ｉ2PＶ）／Ｌ2 （Ｉ2Pは２次
側電流、Ｖは出力電圧、ΔＴはスイッチング素子Ｑ1 の
オフ期間）で示されるΔＴで出力トランスＴに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Ｑ1 はターンオンとなる（軽負荷時には、このΔ
Ｔが短いため発振周波数が上がる）。
は、理想的には、ΔＴ＝（Ｉ2PＶ）／Ｌ2 （Ｉ2Pは２次
側電流、Ｖは出力電圧、ΔＴはスイッチング素子Ｑ1 の
オフ期間）で示されるΔＴで出力トランスＴに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Ｑ1 はターンオンとなる（軽負荷時には、このΔ
Ｔが短いため発振周波数が上がる）。
【００２３】しかし、ここで、スイッチング素子Ｑ1 の
ターンオフ時に出力トランスＴの出力巻線Ｎ3 に正の電
圧を発生させ、トランジスタＱ4 をオンさせる。このト
ランジスタＱ4 のオンによりトランジスタＱ3 がオン
し、コンデンサＣ5 を充電し、このコンデンサＣ5 の両
端に電圧が発生する。コンデンサＣ5 の両端の電圧が抵
抗Ｒ1 3 とＲ1 4 で分圧した電圧がトランジスタＱ5 の
ベースに印加されてトランジスタＱ5 がオンし、それに
よってスイッチング素子Ｑ1 のゲート及びトランジスタ
Ｑ4 のベースをＬレベルにして、スイッチング素子Ｑ1
及びトランジスタＱ4 をオフさせる。更に、トランジス
タＱ4 がオフすることで、トランジスタＱ3 がオフす
る。
ターンオフ時に出力トランスＴの出力巻線Ｎ3 に正の電
圧を発生させ、トランジスタＱ4 をオンさせる。このト
ランジスタＱ4 のオンによりトランジスタＱ3 がオン
し、コンデンサＣ5 を充電し、このコンデンサＣ5 の両
端に電圧が発生する。コンデンサＣ5 の両端の電圧が抵
抗Ｒ1 3 とＲ1 4 で分圧した電圧がトランジスタＱ5 の
ベースに印加されてトランジスタＱ5 がオンし、それに
よってスイッチング素子Ｑ1 のゲート及びトランジスタ
Ｑ4 のベースをＬレベルにして、スイッチング素子Ｑ1
及びトランジスタＱ4 をオフさせる。更に、トランジス
タＱ4 がオフすることで、トランジスタＱ3 がオフす
る。
【００２４】そして、コンデンサＣ5 、抵抗Ｒ1 2 〜Ｒ
1 4 の時定数により、コンデンサＣ5 の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサＣ5 、抵抗Ｒ1 2 〜Ｒ1 4 で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Ｑ1 のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Ｑ1 のス
イッチング周波数を、ある周波数以上にならないように
することができる。
1 4 の時定数により、コンデンサＣ5 の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサＣ5 、抵抗Ｒ1 2 〜Ｒ1 4 で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Ｑ1 のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Ｑ1 のス
イッチング周波数を、ある周波数以上にならないように
することができる。
【００２５】このように、本実施例ではリンギング・チ
ョーク・コンバータ回路において、スイッチング素子Ｑ
1 のスイッチング回数を減少させるために、出力トラン
スＴの１次側及び２次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Ｑ1 のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Ｑ1 のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。
ョーク・コンバータ回路において、スイッチング素子Ｑ
1 のスイッチング回数を減少させるために、出力トラン
スＴの１次側及び２次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Ｑ1 のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Ｑ1 のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。
【００２６】尚、この休止期間は、入力電圧、負荷状
態、その時のスイッチング素子Ｑ1 の発振波形等で一定
ではなく、スイッチング素子Ｑ1 のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
Ｑ1 としてＦＥＴを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。
態、その時のスイッチング素子Ｑ1 の発振波形等で一定
ではなく、スイッチング素子Ｑ1 のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
Ｑ1 としてＦＥＴを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。
【００２７】図２に本発明の実験結果を示す。図２に示
す実線が本発明であり、破線が従来例（図３）である。
図示するように、出力電力が５Ｗの時、従来例では効率
が約６１％であったのが、本発明では、約７０％とする
ことができた。従って、本発明においては、軽負荷時で
特に効率が良いものである。
す実線が本発明であり、破線が従来例（図３）である。
図示するように、出力電力が５Ｗの時、従来例では効率
が約６１％であったのが、本発明では、約７０％とする
ことができた。従って、本発明においては、軽負荷時で
特に効率が良いものである。
【００２８】
【発明の効果】本発明によれば、１次巻線、出力巻線及
び帰還巻線を有する出力トランスと、上記出力トランス
の１次巻線に一端が接続され帰還巻線に制御端子を接続
した発振用のスイッチング素子と、出力トランスの出力
巻線に接続された整流回路とを備えたリンギング・チョ
ーク・コンバータ方式のスイッチング電源装置におい
て、上記スイッチング素子のスイッチング周波数を、あ
る周波数以上にならないように抑制する制御手段を備
え、該制御手段を、上記出力トランスに設けた出力巻線
と同極性に巻装した第２の出力巻線と、この第２の出力
巻線に発生した電圧によりオンする第１のスイッチ素子
と、この第１のスイッチ素子のオン動作によりオン駆動
される第２のスイッチ素子と、この第２のスイッチ素子
のオン動作により充電されるコンデンサ及び抵抗からな
る時定数回路と、この時定数回路により所定時間上記第
１のスイッチ素子および第２のスイッチ素子のオフ状態
を維持すると共に、上記スイッチング素子の制御端子を
Ｌレベルにして該スイッチング素子を同じ所定時間オフ
状態に維持する第３のスイッチ素子とで構成したもので
あるから、時定数回路における時間により所定時間第３
のスイッチ素子を駆動してスイッチング素子を同じ所定
時間オフ状態に維持させることで、該スイッチング素子
のスイッチング周波数を、ある周波数以上にならないよ
うにしている。従って、出力電力が小さい場合のスイッ
チングロスを減少させることができ、そのため、軽負荷
時での効率を向上させることができるという効果を奏す
るものである。
び帰還巻線を有する出力トランスと、上記出力トランス
の１次巻線に一端が接続され帰還巻線に制御端子を接続
した発振用のスイッチング素子と、出力トランスの出力
巻線に接続された整流回路とを備えたリンギング・チョ
ーク・コンバータ方式のスイッチング電源装置におい
て、上記スイッチング素子のスイッチング周波数を、あ
る周波数以上にならないように抑制する制御手段を備
え、該制御手段を、上記出力トランスに設けた出力巻線
と同極性に巻装した第２の出力巻線と、この第２の出力
巻線に発生した電圧によりオンする第１のスイッチ素子
と、この第１のスイッチ素子のオン動作によりオン駆動
される第２のスイッチ素子と、この第２のスイッチ素子
のオン動作により充電されるコンデンサ及び抵抗からな
る時定数回路と、この時定数回路により所定時間上記第
１のスイッチ素子および第２のスイッチ素子のオフ状態
を維持すると共に、上記スイッチング素子の制御端子を
Ｌレベルにして該スイッチング素子を同じ所定時間オフ
状態に維持する第３のスイッチ素子とで構成したもので
あるから、時定数回路における時間により所定時間第３
のスイッチ素子を駆動してスイッチング素子を同じ所定
時間オフ状態に維持させることで、該スイッチング素子
のスイッチング周波数を、ある周波数以上にならないよ
うにしている。従って、出力電力が小さい場合のスイッ
チングロスを減少させることができ、そのため、軽負荷
時での効率を向上させることができるという効果を奏す
るものである。
【図１】本発明の実施例のスイッチング電源装置の具体
回路図である。
回路図である。
【図２】出力電力を効率との関係を示す図である。
【図３】従来例のスイッチング電源装置の具体回路図で
ある。
ある。
Ｔ 出力トランス ＮP １次巻線 Ｎ2 出力巻線 Ｎ3 第２の出力巻線 ＮB 帰還巻線 Ｑ1 スイッチング素子 Ｑ3 トランジスタ（第２のスイッチ素子） Ｑ4 トランジスタ（第１のスイッチ素子） Ｑ5 トランジスタ（第３のスイッチ素子） Ｃ5 コンデンサ Ｒ1 2 〜Ｒ1 4 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/338 H02M 3/28
Claims (1)
- 【請求項１】 １次巻線、出力巻線及び帰還巻線を有す
る出力トランスと、上記出力トランスの１次巻線に一端
が接続され帰還巻線に制御端子を接続した発振用のスイ
ッチング素子と、出力トランスの出力巻線に接続された
整流回路とを備えたリンギング・チョーク・コンバータ
方式のスイッチング電源装置において、上記スイッチン
グ素子のスイッチング周波数を、ある周波数以上になら
ないように抑制する制御手段を備え、該制御手段を、上
記出力トランスに設けた出力巻線と同極性に巻装した第
２の出力巻線と、この第２の出力巻線に発生した電圧に
よりオンする第１のスイッチ素子と、この第１のスイッ
チ素子のオン動作によりオン駆動される第２のスイッチ
素子と、この第２のスイッチ素子のオン動作により充電
されるコンデンサ及び抵抗からなる時定数回路と、この
時定数回路により所定時間上記第１のスイッチ素子およ
び第２のスイッチ素子のオフ状態を維持すると共に、上
記スイッチング素子の制御端子をＬレベルにして該スイ
ッチング素子を同じ所定時間オフ状態に維持する第３の
スイッチ素子とで構成したことを特徴とするスイッチン
グ電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05172498A JP3129037B2 (ja) | 1993-06-18 | 1993-06-18 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05172498A JP3129037B2 (ja) | 1993-06-18 | 1993-06-18 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077942A JPH077942A (ja) | 1995-01-10 |
| JP3129037B2 true JP3129037B2 (ja) | 2001-01-29 |
Family
ID=15943094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05172498A Expired - Fee Related JP3129037B2 (ja) | 1993-06-18 | 1993-06-18 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3129037B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102649079B1 (ko) * | 2022-04-04 | 2024-03-21 | 서울과학기술대학교 산학협력단 | 식품폐기물의 포장재 제거 장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3391999B2 (ja) * | 1996-12-24 | 2003-03-31 | 松下電工株式会社 | 電源回路 |
-
1993
- 1993-06-18 JP JP05172498A patent/JP3129037B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102649079B1 (ko) * | 2022-04-04 | 2024-03-21 | 서울과학기술대학교 산학협력단 | 식품폐기물의 포장재 제거 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077942A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| US6469913B2 (en) | Switching power supply device having series capacitance | |
| JP3707409B2 (ja) | スイッチング電源装置 | |
| US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
| US6738266B2 (en) | Switching power supply unit | |
| JP2003018828A (ja) | Ｄｃ−ｄｃコンバータ | |
| EP0683936A1 (en) | Control circuit for a switching dc-dc power converter including a controlled magnetic core flux resetting technique for output regulation | |
| EP2501029A2 (en) | Self-excited switching power supply circuit | |
| JP3653075B2 (ja) | スイッチング電力電送装置 | |
| US4912620A (en) | Lossless clipper with peak regulation feature | |
| JP3129037B2 (ja) | スイッチング電源装置 | |
| JP3223695B2 (ja) | スイッチング電源装置 | |
| JP3198831B2 (ja) | スイッチング電源装置 | |
| KR100426605B1 (ko) | 직렬 커패시턴스를 갖는 스위칭 전원 장치 | |
| JP3129036B2 (ja) | スイッチング電源装置 | |
| JPH0357708B2 (ja) | ||
| JP2799749B2 (ja) | 昇降圧形コンバータ回路の制御方法 | |
| JPH0880041A (ja) | スイッチング電源装置 | |
| JP3171068B2 (ja) | スイッチング電源 | |
| KR100215631B1 (ko) | 스위칭 모드 전원 공급장치(smps)에서의 스위칭턴-온시 초기손실 방지회로 | |
| JPH077943A (ja) | スイッチング電源装置 | |
| KR100202024B1 (ko) | 스위칭 모드 파워 서플라이의 전력 손실 방지 회로 | |
| JPH06113555A (ja) | 放電管点灯回路 | |
| JPH0670491U (ja) | リンギングチョークコンバータ | |
| JP2002119049A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001017 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |