JP3223695B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3223695B2 JP3223695B2 JP05510294A JP5510294A JP3223695B2 JP 3223695 B2 JP3223695 B2 JP 3223695B2 JP 05510294 A JP05510294 A JP 05510294A JP 5510294 A JP5510294 A JP 5510294A JP 3223695 B2 JP3223695 B2 JP 3223695B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- output
- capacitor
- switching
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、リンギング・チョーク
・コンバータ（ＲＣＣ）方式を用いたスイッチング電源
装置に関するものである。
・コンバータ（ＲＣＣ）方式を用いたスイッチング電源
装置に関するものである。
【０００２】
【従来の技術】図１１は従来のＦＥＴ式のリンギング・
チョーク・コンバータ（ＲＣＣ）方式のスイッチング電
源装置の具体回路図を示すものである。尚、この種の従
来例としては、例えば、特公平４−９０３４号公報が挙
げられる。交流電源ＡＣがヒューズＦ及びラインフィル
タＬＰＦを介して整流用のダイオードブリッジＤＢ1 の
入力端に接続されており、このダイオードブリッジＤＢ
1の出力端には平滑用のコンデンサＣ1 が接続されてい
る。
チョーク・コンバータ（ＲＣＣ）方式のスイッチング電
源装置の具体回路図を示すものである。尚、この種の従
来例としては、例えば、特公平４−９０３４号公報が挙
げられる。交流電源ＡＣがヒューズＦ及びラインフィル
タＬＰＦを介して整流用のダイオードブリッジＤＢ1 の
入力端に接続されており、このダイオードブリッジＤＢ
1の出力端には平滑用のコンデンサＣ1 が接続されてい
る。
【０００３】インバータ回路は、出力トランスＴ、ＦＥ
Ｔからなるスイッチング素子Ｑ1 、起動用抵抗Ｒ1 ，Ｒ
2 等で構成されている。また、出力トランスＴの出力巻
線Ｎ2 の両端には、整流用のダイオードＤ1 、定電圧用
のツエナーダイオードＺＤ1 、コンデンサＣ3 ，Ｃ4 か
らなる平滑回路が接続されている。
Ｔからなるスイッチング素子Ｑ1 、起動用抵抗Ｒ1 ，Ｒ
2 等で構成されている。また、出力トランスＴの出力巻
線Ｎ2 の両端には、整流用のダイオードＤ1 、定電圧用
のツエナーダイオードＺＤ1 、コンデンサＣ3 ，Ｃ4 か
らなる平滑回路が接続されている。
【０００４】更に、インバータ回路には、出力電圧の安
定制御及び過電流保護回路としての電圧検出回路及び制
御回路が設けてある。インバータ回路の出力側に設けた
電圧検出回路は、出力電圧を分圧して検出する抵抗Ｒ
7 ，Ｒ8 、フォトカプラＰＣ1の発光側の発光ダイオー
ドＰＤ、シャントレギュレータＩＣ1 等で構成されてい
る。また、インバータ回路の出力トランスＴの帰還巻線
ＮB 側に設けた制御回路は、上記フォトカプラＰＣ1 の
発光ダイオードＰＤと対となるフォトトランジスタＰ
Ｔ、抵抗Ｒ3 〜Ｒ5 、ダイオードＤ2 ，Ｄ7 、ツエナー
ダイオードＺＤ2 、スイッチング素子Ｑ1 のゲート・ソ
ース間に並列に接続したトランジスタＱ2 等で構成され
ている。
定制御及び過電流保護回路としての電圧検出回路及び制
御回路が設けてある。インバータ回路の出力側に設けた
電圧検出回路は、出力電圧を分圧して検出する抵抗Ｒ
7 ，Ｒ8 、フォトカプラＰＣ1の発光側の発光ダイオー
ドＰＤ、シャントレギュレータＩＣ1 等で構成されてい
る。また、インバータ回路の出力トランスＴの帰還巻線
ＮB 側に設けた制御回路は、上記フォトカプラＰＣ1 の
発光ダイオードＰＤと対となるフォトトランジスタＰ
Ｔ、抵抗Ｒ3 〜Ｒ5 、ダイオードＤ2 ，Ｄ7 、ツエナー
ダイオードＺＤ2 、スイッチング素子Ｑ1 のゲート・ソ
ース間に並列に接続したトランジスタＱ2 等で構成され
ている。
【０００５】次に、図１１に示す回路の動作について説
明する。まず、電源が投入された起動時においては、抵
抗Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲートに
電圧が印加されて、該スイッチング素子Ｑ1 がオンす
る。このスイッチング素子Ｑ1 がオンすると、出力トラ
ンスＴの１次巻線ＮP に電源電圧が印加されて、帰還巻
線ＮB に１次巻線ＮP と同方向に電圧が発生する。この
発生した電圧により抵抗Ｒ3 及びダイオードＤ7 ，抵抗
Ｒ5 ，ツエナーダイオードＺＤ2 の直列回路を介してコ
ンデンサＣ2 を充電する。
明する。まず、電源が投入された起動時においては、抵
抗Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲートに
電圧が印加されて、該スイッチング素子Ｑ1 がオンす
る。このスイッチング素子Ｑ1 がオンすると、出力トラ
ンスＴの１次巻線ＮP に電源電圧が印加されて、帰還巻
線ＮB に１次巻線ＮP と同方向に電圧が発生する。この
発生した電圧により抵抗Ｒ3 及びダイオードＤ7 ，抵抗
Ｒ5 ，ツエナーダイオードＺＤ2 の直列回路を介してコ
ンデンサＣ2 を充電する。
【０００６】コンデンサＣ2 が充電されていき、トラン
ジスタＱ2 のベース・エミッタ間の順方向電圧を越える
と、トランジスタＱ2 がオンする。トランジスタＱ2 が
オンすると、トランジスタＱ2 のコレクタ電位がＬレベ
ルとなって、スイッチング素子Ｑ1 のゲートをＬレベル
として、該スイッチング素子Ｑ1 をオフさせる。
ジスタＱ2 のベース・エミッタ間の順方向電圧を越える
と、トランジスタＱ2 がオンする。トランジスタＱ2 が
オンすると、トランジスタＱ2 のコレクタ電位がＬレベ
ルとなって、スイッチング素子Ｑ1 のゲートをＬレベル
として、該スイッチング素子Ｑ1 をオフさせる。
【０００７】スイッチング素子Ｑ1 がオフすると、該ス
イッチング素子Ｑ1 のオン時に出力トランスＴに蓄積さ
れていたエネルギーを出力巻線Ｎ2 を介して放出され
る。このエネルギーである電圧がダイオードＤ1 で整流
され、コンデンサＣ3 ，Ｃ4 にて平滑されて、負荷に電
力が供給されることになる。
イッチング素子Ｑ1 のオン時に出力トランスＴに蓄積さ
れていたエネルギーを出力巻線Ｎ2 を介して放出され
る。このエネルギーである電圧がダイオードＤ1 で整流
され、コンデンサＣ3 ，Ｃ4 にて平滑されて、負荷に電
力が供給されることになる。
【０００８】コンデンサＣ2 の電荷が抵抗Ｒ3 を介して
放電してしまうと、トランジスタＱ2 はオフし、スイッ
チング素子Ｑ1 がオンする。スイッチング素子Ｑ1 がオ
ンすると、再び出力トランスＴの１次巻線ＮP に電圧が
印加されて、出力トランスＴにエネルギーを蓄積する。
このような動作を繰り返していくことで、インバータ回
路が起動して、定常状態に移行する。
放電してしまうと、トランジスタＱ2 はオフし、スイッ
チング素子Ｑ1 がオンする。スイッチング素子Ｑ1 がオ
ンすると、再び出力トランスＴの１次巻線ＮP に電圧が
印加されて、出力トランスＴにエネルギーを蓄積する。
このような動作を繰り返していくことで、インバータ回
路が起動して、定常状態に移行する。
【０００９】ここで、負荷側の出力電圧は、抵抗Ｒ7 と
Ｒ8 とで常時分圧して検出されており、この分圧した検
出電圧とシャントレギュレータＩＣ1 が有する基準電圧
とを比較している。そして、出力電圧の変動量をシャン
トレギュレータＩＣ1 で増幅し、フォトカプラＰＣ1 の
発光ダイオードＰＤに流す電流を変化させて、発光ダイ
オードＰＤの発光量に応じてフォトカプラＰＣ1 のフォ
トトランジスタＰＴのインピーダンスを変化させ、コン
デンサＣ2 の充電時定数を変えることで、出力電圧が一
定となるように制御を行う。
Ｒ8 とで常時分圧して検出されており、この分圧した検
出電圧とシャントレギュレータＩＣ1 が有する基準電圧
とを比較している。そして、出力電圧の変動量をシャン
トレギュレータＩＣ1 で増幅し、フォトカプラＰＣ1 の
発光ダイオードＰＤに流す電流を変化させて、発光ダイ
オードＰＤの発光量に応じてフォトカプラＰＣ1 のフォ
トトランジスタＰＴのインピーダンスを変化させ、コン
デンサＣ2 の充電時定数を変えることで、出力電圧が一
定となるように制御を行う。
【００１０】ここで、出力電圧が上昇すると、フォトカ
プラＰＣ1 の発光ダイオードＰＤに電流が多く流れて、
フォトトランジスタＰＴを介してコンデンサＣ2 の充電
時定数が短くなり、トランジスタＱ2 を早くオンさせ
て、スイッチング素子Ｑ1 をオフとして、該スイッチン
グ素子Ｑ1 のオン期間を短くして、出力電圧を低下させ
るように制御する。また、出力電圧が低下した場合に
は、上記の逆の動作を行って、出力電圧を上昇させるよ
うに制御を行い、出力電圧が一定となるように定電圧制
御をする。
プラＰＣ1 の発光ダイオードＰＤに電流が多く流れて、
フォトトランジスタＰＴを介してコンデンサＣ2 の充電
時定数が短くなり、トランジスタＱ2 を早くオンさせ
て、スイッチング素子Ｑ1 をオフとして、該スイッチン
グ素子Ｑ1 のオン期間を短くして、出力電圧を低下させ
るように制御する。また、出力電圧が低下した場合に
は、上記の逆の動作を行って、出力電圧を上昇させるよ
うに制御を行い、出力電圧が一定となるように定電圧制
御をする。
【００１１】また、負荷電流が大となると、出力電圧が
低下していき、フォトカプラＰＣ1の発光ダイオードＰ
Ｄに流れる電流が小さくなり、コンデンサＣ2 の充電時
定数は抵抗Ｒ3 と、ダイオードＤ7 ，抵抗Ｒ5 、ツエナ
ーダイオードＺＤ2 直列回路との並列値となって最大と
なり、これ以上負荷電流をとってもスイッチング素子Ｑ
1 のオン期間幅は増加せず、所謂フの字特性となる。つ
まり、過電流制御が行われることになる。
低下していき、フォトカプラＰＣ1の発光ダイオードＰ
Ｄに流れる電流が小さくなり、コンデンサＣ2 の充電時
定数は抵抗Ｒ3 と、ダイオードＤ7 ，抵抗Ｒ5 、ツエナ
ーダイオードＺＤ2 直列回路との並列値となって最大と
なり、これ以上負荷電流をとってもスイッチング素子Ｑ
1 のオン期間幅は増加せず、所謂フの字特性となる。つ
まり、過電流制御が行われることになる。
【００１２】
【発明が解決しようとする課題】ここで、図１１に示す
ようなリンギング・チョーク・コンバータ回路におい
て、一般に発振周波数ｆは次式で示される。 ｆ＝（Ｄ2 Ｖ1 ）／（２Ｌ1 Ｐ1 ） 但し、Ｄはデューティ、Ｐ1 は入力電力、Ｌ1 は１次巻
線ＮP のインダクタンス値、Ｖ1 は入力電圧である。上
式より、入力電力Ｐ1 が小さくなると、発振周波数ｆは
大きくなる（ｆの変動大）。
ようなリンギング・チョーク・コンバータ回路におい
て、一般に発振周波数ｆは次式で示される。 ｆ＝（Ｄ2 Ｖ1 ）／（２Ｌ1 Ｐ1 ） 但し、Ｄはデューティ、Ｐ1 は入力電力、Ｌ1 は１次巻
線ＮP のインダクタンス値、Ｖ1 は入力電圧である。上
式より、入力電力Ｐ1 が小さくなると、発振周波数ｆは
大きくなる（ｆの変動大）。
【００１３】また、入力電力Ｐ1 の小の時は、スイッチ
ング素子Ｑ1 のスイッチングロスが大となり、効率が悪
くなり、この時のスイッチング素子Ｑ1 のロスはほとん
どスイッチングロスである（スイッチング素子Ｑ1 のオ
ン抵抗ＲDSによるロスは小さい）。入力電力Ｐ1 が小の
時、つまり、出力電力が小の時のロスのほとんどは、ス
イッチングロスであることから、ロスを減衰させるため
には、スイッチング素子Ｑ1 自体のスイッチングロスを
減少させる方法と、スイッチング素子Ｑ1 のスイッチン
グ回数を減少させる方法とがある。
ング素子Ｑ1 のスイッチングロスが大となり、効率が悪
くなり、この時のスイッチング素子Ｑ1 のロスはほとん
どスイッチングロスである（スイッチング素子Ｑ1 のオ
ン抵抗ＲDSによるロスは小さい）。入力電力Ｐ1 が小の
時、つまり、出力電力が小の時のロスのほとんどは、ス
イッチングロスであることから、ロスを減衰させるため
には、スイッチング素子Ｑ1 自体のスイッチングロスを
減少させる方法と、スイッチング素子Ｑ1 のスイッチン
グ回数を減少させる方法とがある。
【００１４】ところで、図１２は他の従来例のスイッチ
ング電源装置の具体回路図であり、図１１の場合と略同
じであるが、回路構成が異なる部分だけ説明する。ま
ず、出力トランスＴの２次側は、整流用のダイオードＤ
1 を介して接続される平滑回路の構成を、コンデンサＣ
3 ，Ｃ4 とチョークコイルＬ1 とで構成している。ま
た、出力トランスＴの帰還巻線ＮB 側に接続されコンデ
ンサＣ2 を充電する時定数回路を少し異ならせている。
すなわち、抵抗Ｒ3 を、抵抗Ｒ5 とツエナーダイオード
ＺＤ2 との直列回路に並列に接続している。
ング電源装置の具体回路図であり、図１１の場合と略同
じであるが、回路構成が異なる部分だけ説明する。ま
ず、出力トランスＴの２次側は、整流用のダイオードＤ
1 を介して接続される平滑回路の構成を、コンデンサＣ
3 ，Ｃ4 とチョークコイルＬ1 とで構成している。ま
た、出力トランスＴの帰還巻線ＮB 側に接続されコンデ
ンサＣ2 を充電する時定数回路を少し異ならせている。
すなわち、抵抗Ｒ3 を、抵抗Ｒ5 とツエナーダイオード
ＺＤ2 との直列回路に並列に接続している。
【００１５】なお、図１２における回路の動作は、図１
１の回路と基本的に同じなので、その説明は省略する。
１の回路と基本的に同じなので、その説明は省略する。
【００１６】本発明は上述の点に鑑みて提供したもので
あって、スイッチング素子の発振周波数をある周波数以
上に上げないようにしてロスを少なくして効率を上げる
ことを目的としたスイッチング電源装置を提供するもの
である。
あって、スイッチング素子の発振周波数をある周波数以
上に上げないようにしてロスを少なくして効率を上げる
ことを目的としたスイッチング電源装置を提供するもの
である。
【００１７】
【課題を解決するための手段】本発明は、１次巻線、出
力巻線及び帰還巻線を有する出力トランスと、上記出力
トランスの１次巻線に一端が接続され帰還巻線に制御端
子を接続した発振用のスイッチング素子と、出力トラン
スの出力巻線に接続された整流回路とを備えたリンギン
グ・チョーク・コンバータ方式のスイッチング電源装置
において、上記スイッチング素子のスイッチング周波数
を、ある周波数以上にならないように抑制する制御手段
を備え、該制御手段を、上記出力トランスＴに設けた出
力巻線と同極性に巻装した第２の出力巻線と、この第２
の出力巻線に発生した電圧によりオンする第１のスイッ
チ素子と、この第１のスイッチ素子のオン動作によりオ
ン駆動される第２のスイッチ素子と、この第２のスイッ
チ素子のオン動作により充電される第１のコンデンサ及
び第１のコンデンサを放電するために該第１のコンデン
サに並列に接続された抵抗からなる時定数回路と、この
時定数回路における前記第１のコンデンサの両端電圧に
より所定時間上記第１のスイッチ素子をオフさせる第３
のスイッチ素子と、上記時定数回路により上記スイッチ
ング素子の制御端子をＬレベルにして該スイッチング素
子を所定時間オフ状態に維持する第４のスイッチ素子と
で構成したことを特徴としている。
力巻線及び帰還巻線を有する出力トランスと、上記出力
トランスの１次巻線に一端が接続され帰還巻線に制御端
子を接続した発振用のスイッチング素子と、出力トラン
スの出力巻線に接続された整流回路とを備えたリンギン
グ・チョーク・コンバータ方式のスイッチング電源装置
において、上記スイッチング素子のスイッチング周波数
を、ある周波数以上にならないように抑制する制御手段
を備え、該制御手段を、上記出力トランスＴに設けた出
力巻線と同極性に巻装した第２の出力巻線と、この第２
の出力巻線に発生した電圧によりオンする第１のスイッ
チ素子と、この第１のスイッチ素子のオン動作によりオ
ン駆動される第２のスイッチ素子と、この第２のスイッ
チ素子のオン動作により充電される第１のコンデンサ及
び第１のコンデンサを放電するために該第１のコンデン
サに並列に接続された抵抗からなる時定数回路と、この
時定数回路における前記第１のコンデンサの両端電圧に
より所定時間上記第１のスイッチ素子をオフさせる第３
のスイッチ素子と、上記時定数回路により上記スイッチ
ング素子の制御端子をＬレベルにして該スイッチング素
子を所定時間オフ状態に維持する第４のスイッチ素子と
で構成したことを特徴としている。
【００１８】また、請求項２においては上記請求項１の
回路構成において、上記スイッチング素子の制御端子と
アースとの間に第２のコンデンサを接続したことを特徴
としている。
回路構成において、上記スイッチング素子の制御端子と
アースとの間に第２のコンデンサを接続したことを特徴
としている。
【００１９】更に、請求項３においては、１次巻線、出
力巻線及び帰還巻線を有する出力トランスと、上記出力
トランスの１次巻線に一端が接続され帰還巻線に制御端
子を接続した発振用のスイッチング素子と、出力トラン
スの出力巻線に接続された整流回路とを備えたリンギン
グ・チョーク・コンバータ方式のスイッチング電源装置
において、上記スイッチング素子のスイッチング周波数
を、ある周波数以上にならないように抑制する制御手段
を備え、該制御手段を、上記出力トランスに設けた出力
巻線と同極性に巻装した第２の出力巻線と、上記スイッ
チング素子がオンすることによって上記出力トランスの
帰還巻線より発生した電圧によりオンする第１のスイッ
チ素子と、この第１のスイッチ素子のオン動作によりオ
ン駆動される第２のスイッチ素子と、スイッチング素子
のターンオフ時に帰還巻線に発生した逆電圧により上記
第１，第２のスイッチ素子がオフに移行するまでのタイ
ムラグの間に、上記第２の出力巻線に発生した電圧によ
り第２のスイッチ素子を介して充電される第１のコンデ
ンサ及び第１のコンデンサを放電するために該第１のコ
ンデンサに並列に接続された抵抗からなる時定数回路
と、この時定数回路における前記第１のコンデンサの両
端電圧により所定時間オン動作を維持して上記スイッチ
ング素子の制御端子をＬレベルにし、該スイッチング素
子を所定時間オフ状態に維持する第３のスイッチ素子と
で構成したことを特徴としている。
力巻線及び帰還巻線を有する出力トランスと、上記出力
トランスの１次巻線に一端が接続され帰還巻線に制御端
子を接続した発振用のスイッチング素子と、出力トラン
スの出力巻線に接続された整流回路とを備えたリンギン
グ・チョーク・コンバータ方式のスイッチング電源装置
において、上記スイッチング素子のスイッチング周波数
を、ある周波数以上にならないように抑制する制御手段
を備え、該制御手段を、上記出力トランスに設けた出力
巻線と同極性に巻装した第２の出力巻線と、上記スイッ
チング素子がオンすることによって上記出力トランスの
帰還巻線より発生した電圧によりオンする第１のスイッ
チ素子と、この第１のスイッチ素子のオン動作によりオ
ン駆動される第２のスイッチ素子と、スイッチング素子
のターンオフ時に帰還巻線に発生した逆電圧により上記
第１，第２のスイッチ素子がオフに移行するまでのタイ
ムラグの間に、上記第２の出力巻線に発生した電圧によ
り第２のスイッチ素子を介して充電される第１のコンデ
ンサ及び第１のコンデンサを放電するために該第１のコ
ンデンサに並列に接続された抵抗からなる時定数回路
と、この時定数回路における前記第１のコンデンサの両
端電圧により所定時間オン動作を維持して上記スイッチ
ング素子の制御端子をＬレベルにし、該スイッチング素
子を所定時間オフ状態に維持する第３のスイッチ素子と
で構成したことを特徴としている。
【００２０】また、請求項４においては上記請求項３の
回路構成において、上記スイッチング素子の制御端子と
アースとの間に第２のコンデンサを接続したことを特徴
としている。
回路構成において、上記スイッチング素子の制御端子と
アースとの間に第２のコンデンサを接続したことを特徴
としている。
【００２１】
【作用】本発明によれば、時定数回路における時間によ
り所定時間第４のスイッチ素子を駆動してスイッチング
素子を所定時間オフ状態に維持させることで、該スイッ
チング素子のスイッチング周波数を、ある周波数以上に
ならないようにしている。従って、出力電力が小さい場
合のスイッチングロスを減少させることができ、そのた
め、軽負荷時での効率を向上させることができる。
り所定時間第４のスイッチ素子を駆動してスイッチング
素子を所定時間オフ状態に維持させることで、該スイッ
チング素子のスイッチング周波数を、ある周波数以上に
ならないようにしている。従って、出力電力が小さい場
合のスイッチングロスを減少させることができ、そのた
め、軽負荷時での効率を向上させることができる。
【００２２】また、請求項２によれば、上記スイッチン
グ素子の制御端子とアースとの間に第２のコンデンサを
接続していることで、時定数回路により所定時間が経過
してスイッチング素子がターンオンしようとしても、第
２のコンデンサによりスイッチング素子の制御端子への
電圧の立ち上がりが遅れて、スイッチング素子のオフ時
間をより長くすることができる。そのため、軽負荷時で
のスイッチング素子のスイッチング周波数をより減少さ
せることができ、軽負荷時で、より効率を向上させるこ
とができる。
グ素子の制御端子とアースとの間に第２のコンデンサを
接続していることで、時定数回路により所定時間が経過
してスイッチング素子がターンオンしようとしても、第
２のコンデンサによりスイッチング素子の制御端子への
電圧の立ち上がりが遅れて、スイッチング素子のオフ時
間をより長くすることができる。そのため、軽負荷時で
のスイッチング素子のスイッチング周波数をより減少さ
せることができ、軽負荷時で、より効率を向上させるこ
とができる。
【００２３】請求項３によれば、時定数回路における時
間により所定時間第３のスイッチ素子を駆動してスイッ
チング素子を所定時間オフ状態に維持させることで、該
スイッチング素子のスイッチング周波数を、ある周波数
以上にならないようにしている。従って、出力電力が小
さい場合のスイッチングロスを減少させることができ、
そのため、軽負荷時での効率を向上させることができ
る。
間により所定時間第３のスイッチ素子を駆動してスイッ
チング素子を所定時間オフ状態に維持させることで、該
スイッチング素子のスイッチング周波数を、ある周波数
以上にならないようにしている。従って、出力電力が小
さい場合のスイッチングロスを減少させることができ、
そのため、軽負荷時での効率を向上させることができ
る。
【００２４】また、請求項４によれば、上記スイッチン
グ素子の制御端子とアースとの間に第２のコンデンサを
接続していることで、時定数回路により所定時間が経過
してスイッチング素子がターンオンしようとしても、第
２のコンデンサによりスイッチング素子の制御端子への
電圧の立ち上がりが遅れて、スイッチング素子のオフ時
間をより長くすることができる。そのため、軽負荷時で
のスイッチング素子のスイッチング周波数をより減少さ
せることができ、軽負荷時で、より効率を向上させるこ
とができる。
グ素子の制御端子とアースとの間に第２のコンデンサを
接続していることで、時定数回路により所定時間が経過
してスイッチング素子がターンオンしようとしても、第
２のコンデンサによりスイッチング素子の制御端子への
電圧の立ち上がりが遅れて、スイッチング素子のオフ時
間をより長くすることができる。そのため、軽負荷時で
のスイッチング素子のスイッチング周波数をより減少さ
せることができ、軽負荷時で、より効率を向上させるこ
とができる。
【００２５】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１に本発明のスイッチング電源装置の具体回路
図を示す。尚、図１１に示す従来と同じ要素には同一の
記号を付して説明を省略し、本発明の要旨の部分につい
て詳述する。
する。図１に本発明のスイッチング電源装置の具体回路
図を示す。尚、図１１に示す従来と同じ要素には同一の
記号を付して説明を省略し、本発明の要旨の部分につい
て詳述する。
【００２６】図１に示すように、出力トランスＴに第２
の出力巻線Ｎ3 を設け、この出力巻線Ｎ3 の両端にダイ
オードＤ3 、抵抗Ｒ9 〜Ｒ1 1 の直列回路を接続し、第
２の出力巻線Ｎ3 の一端よりダイオードＤ4 を介してト
ランジスタＱ3 のエミッタに接続している。また、トラ
ンジスタＱ3 のベースには抵抗Ｒ1 2 を介してトランジ
スタＱ4 のコレクタを接続し、該トランジスタＱ4 のベ
ースは抵抗Ｒ1 0 とＲ1 1 の接続点に接続してある。
の出力巻線Ｎ3 を設け、この出力巻線Ｎ3 の両端にダイ
オードＤ3 、抵抗Ｒ9 〜Ｒ1 1 の直列回路を接続し、第
２の出力巻線Ｎ3 の一端よりダイオードＤ4 を介してト
ランジスタＱ3 のエミッタに接続している。また、トラ
ンジスタＱ3 のベースには抵抗Ｒ1 2 を介してトランジ
スタＱ4 のコレクタを接続し、該トランジスタＱ4 のベ
ースは抵抗Ｒ1 0 とＲ1 1 の接続点に接続してある。
【００２７】上記トランジスタＱ3のコレクタとトラン
ジスタＱ4のエミッタとの間に第１のコンデンサである
コンデンサＣ6を接続し、このコンデンサＣ6に並列に、
抵抗Ｒ13と、ダイオードＤ5、抵抗Ｒ14及びＲ15の直列
回路をそれぞれ接続している。また、抵抗Ｒ14とＲ15の
接続点とトランジスタＱ5，Ｑ6のベースとをそれぞれ接
続している。一方のトランジスタＱ5のコレクタは抵抗
Ｒ9とＲ10の接続点に接続している。また、他方のトラ
ンジスタＱ6のコレクタはダイオードＤ6を介してスイッ
チング素子Ｑ1のゲートに接続している。
ジスタＱ4のエミッタとの間に第１のコンデンサである
コンデンサＣ6を接続し、このコンデンサＣ6に並列に、
抵抗Ｒ13と、ダイオードＤ5、抵抗Ｒ14及びＲ15の直列
回路をそれぞれ接続している。また、抵抗Ｒ14とＲ15の
接続点とトランジスタＱ5，Ｑ6のベースとをそれぞれ接
続している。一方のトランジスタＱ5のコレクタは抵抗
Ｒ9とＲ10の接続点に接続している。また、他方のトラ
ンジスタＱ6のコレクタはダイオードＤ6を介してスイッ
チング素子Ｑ1のゲートに接続している。
【００２８】次に動作を説明する。定常状態において
は、抵抗Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲ
ートに電圧がかかり、スイッチング素子Ｑ1 がターンオ
ンする。スイッチング素子Ｑ1 がターンオンすると、出
力トランスＴに電流が流れ、帰還巻線ＮB に１次巻線Ｎ
P と同方向に電圧がかかる。そして、フォトカプラＰＣ
1 を介して流れる電流によって、コンデンサＣ2 に電荷
が蓄えられていき、トランジスタＱ2 がオンする。
は、抵抗Ｒ1 ，Ｒ2 を介してスイッチング素子Ｑ1 のゲ
ートに電圧がかかり、スイッチング素子Ｑ1 がターンオ
ンする。スイッチング素子Ｑ1 がターンオンすると、出
力トランスＴに電流が流れ、帰還巻線ＮB に１次巻線Ｎ
P と同方向に電圧がかかる。そして、フォトカプラＰＣ
1 を介して流れる電流によって、コンデンサＣ2 に電荷
が蓄えられていき、トランジスタＱ2 がオンする。
【００２９】トランジスタＱ2 がオンすると、スイッチ
ング素子Ｑ1 のゲートの電圧が下がり、スイッチング素
子Ｑ1 はターンオフする。この時、出力トランスＴの１
次巻線ＮP に対して逆極性で巻いた出力巻線Ｎ2，出力
巻線Ｎ3 に正の電圧が発生する。
ング素子Ｑ1 のゲートの電圧が下がり、スイッチング素
子Ｑ1 はターンオフする。この時、出力トランスＴの１
次巻線ＮP に対して逆極性で巻いた出力巻線Ｎ2，出力
巻線Ｎ3 に正の電圧が発生する。
【００３０】出力トランスＴの出力巻線Ｎ2 において
は、理想的には、ΔＴ＝（Ｉ2PＶ）／Ｌ2 （Ｉ2Pは２次
側電流、Ｖは出力電圧、ΔＴはスイッチング素子Ｑ1 の
オフ期間）で示されるΔＴで出力トランスＴに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Ｑ1 はターンオンとなる（軽負荷時には、このΔ
Ｔが短いため発振周波数が上がる）。
は、理想的には、ΔＴ＝（Ｉ2PＶ）／Ｌ2 （Ｉ2Pは２次
側電流、Ｖは出力電圧、ΔＴはスイッチング素子Ｑ1 の
オフ期間）で示されるΔＴで出力トランスＴに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Ｑ1 はターンオンとなる（軽負荷時には、このΔ
Ｔが短いため発振周波数が上がる）。
【００３１】しかし、ここで、スイッチング素子Ｑ1 の
ターンオフ時に出力トランスＴの出力巻線Ｎ3 に正の電
圧を発生させ、トランジスタＱ4 をオンさせる。このト
ランジスタＱ4 のオンによりトランジスタＱ3 がオン
し、コンデンサＣ6 を充電し、このコンデンサＣ6 の両
端に電圧が発生する。コンデンサＣ6 の両端の電圧が抵
抗Ｒ1 4 とＲ1 5 で分圧した電圧がトランジスタＱ5 ，
Ｑ6 のベースにそれぞれ印加されてトランジスタＱ5 ，
Ｑ6 がオンする。
ターンオフ時に出力トランスＴの出力巻線Ｎ3 に正の電
圧を発生させ、トランジスタＱ4 をオンさせる。このト
ランジスタＱ4 のオンによりトランジスタＱ3 がオン
し、コンデンサＣ6 を充電し、このコンデンサＣ6 の両
端に電圧が発生する。コンデンサＣ6 の両端の電圧が抵
抗Ｒ1 4 とＲ1 5 で分圧した電圧がトランジスタＱ5 ，
Ｑ6 のベースにそれぞれ印加されてトランジスタＱ5 ，
Ｑ6 がオンする。
【００３２】トランジスタＱ6 がオンすることにより、
スイッチング素子Ｑ1 のゲートをＬレベルにして、該ス
イッチング素子Ｑ1 をオフさせる。また、同時にトラン
ジスタＱ5 がオンすることにより、トランジスタＱ4 の
ベースをＬレベルにして、該トランジスタＱ4 をオフさ
せる。更に、トランジスタＱ4 がオフすることで、トラ
ンジスタＱ3 がオフする。
スイッチング素子Ｑ1 のゲートをＬレベルにして、該ス
イッチング素子Ｑ1 をオフさせる。また、同時にトラン
ジスタＱ5 がオンすることにより、トランジスタＱ4 の
ベースをＬレベルにして、該トランジスタＱ4 をオフさ
せる。更に、トランジスタＱ4 がオフすることで、トラ
ンジスタＱ3 がオフする。
【００３３】そして、コンデンサＣ6 、抵抗Ｒ1 3 〜Ｒ
1 5 の時定数により、コンデンサＣ6 の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサＣ6 、抵抗Ｒ1 3 〜Ｒ1 5 で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Ｑ1 のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Ｑ1 のス
イッチング周波数を、ある周波数以上にならないように
することができる。
1 5 の時定数により、コンデンサＣ6 の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサＣ6 、抵抗Ｒ1 3 〜Ｒ1 5 で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Ｑ1 のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Ｑ1 のス
イッチング周波数を、ある周波数以上にならないように
することができる。
【００３４】このように、本実施例ではリンギング・チ
ョーク・コンバータ回路において、スイッチング素子Ｑ
1 のスイッチング回数を減少させるために、出力トラン
スＴの１次側及び２次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Ｑ1 のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Ｑ1 のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。
ョーク・コンバータ回路において、スイッチング素子Ｑ
1 のスイッチング回数を減少させるために、出力トラン
スＴの１次側及び２次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Ｑ1 のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Ｑ1 のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。
【００３５】尚、この休止期間は、入力電圧、負荷状
態、その時のスイッチング素子Ｑ1 の発振波形等で一定
ではなく、スイッチング素子Ｑ1 のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
Ｑ1 としてＦＥＴを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。
態、その時のスイッチング素子Ｑ1 の発振波形等で一定
ではなく、スイッチング素子Ｑ1 のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
Ｑ1 としてＦＥＴを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。
【００３６】図２に本発明の実験結果を示す。図２に示
す実線が本発明であり、破線が従来例（図１１）であ
る。図示するように、出力電力が５Ｗの時、従来例では
効率が約６１％であったのが、本発明では、約７０％と
することができた。従って、本発明においては、軽負荷
時で特に効率が良いものである。
す実線が本発明であり、破線が従来例（図１１）であ
る。図示するように、出力電力が５Ｗの時、従来例では
効率が約６１％であったのが、本発明では、約７０％と
することができた。従って、本発明においては、軽負荷
時で特に効率が良いものである。
【００３７】（実施例２）図３に実施例２の具体回路図
を示す。本実施例において、先の実施例と異なるところ
はトランジスタＱ5 ，Ｑ6 のベース側の回路が少し異な
るだけである。すなわち、トランジスタＱ5 のベースに
は、抵抗Ｒ1 6 とＲ1 7 の分圧出力を印加するように
し、また、トランジスタＱ6 のベースには抵抗Ｒ1 8 と
Ｒ1 9 の分圧出力を印加するようにしている。そして、
抵抗Ｒ1 6 とＲ1 8 の共通接続点をダイオードＤ5 のカ
ソードに接続している。
を示す。本実施例において、先の実施例と異なるところ
はトランジスタＱ5 ，Ｑ6 のベース側の回路が少し異な
るだけである。すなわち、トランジスタＱ5 のベースに
は、抵抗Ｒ1 6 とＲ1 7 の分圧出力を印加するように
し、また、トランジスタＱ6 のベースには抵抗Ｒ1 8 と
Ｒ1 9 の分圧出力を印加するようにしている。そして、
抵抗Ｒ1 6 とＲ1 8 の共通接続点をダイオードＤ5 のカ
ソードに接続している。
【００３８】本実施例では、抵抗Ｒ1 6 とＲ1 7 の分圧
比を、抵抗Ｒ1 8 とＲ1 9 の分圧比と異ならせることに
よって、例えば、トランジスタＱ5 がオンする時刻をト
ランジスタＱ6 がオンする時刻より遅らせることで、コ
ンデンサＣ6 の充電時間を多くして、トランジスタＱ6
がオンしている時間、つまり、スイッチング素子Ｑ1が
オフしている時間を多くすることができる。つまり、ス
イッチング素子Ｑ1 のターンオフ時間を多くしてスイッ
チング回数を下げることで、軽負荷時での効率をより向
上させることができる。
比を、抵抗Ｒ1 8 とＲ1 9 の分圧比と異ならせることに
よって、例えば、トランジスタＱ5 がオンする時刻をト
ランジスタＱ6 がオンする時刻より遅らせることで、コ
ンデンサＣ6 の充電時間を多くして、トランジスタＱ6
がオンしている時間、つまり、スイッチング素子Ｑ1が
オフしている時間を多くすることができる。つまり、ス
イッチング素子Ｑ1 のターンオフ時間を多くしてスイッ
チング回数を下げることで、軽負荷時での効率をより向
上させることができる。
【００３９】（実施例３）図４に実施例３の具体回路図
を示す。本実施例は、図１に示す回路において、スイッ
チング素子Ｑ1のゲート・ソース間に第２のコンデンサ
であるコンデンサＣ7を並列に接続したものである。本
実施例では、コンデンサＣ6の充電電荷が放電しきって
トランジスタＱ6がオフした時にスイッチング素子Ｑ1の
ゲートに抵抗Ｒ1とＲ2を介して電圧が印加されるが、コ
ンデンサＣ7によりスイッチング素子Ｑ1のゲート電圧の
立ち上がりを遅らせている。
を示す。本実施例は、図１に示す回路において、スイッ
チング素子Ｑ1のゲート・ソース間に第２のコンデンサ
であるコンデンサＣ7を並列に接続したものである。本
実施例では、コンデンサＣ6の充電電荷が放電しきって
トランジスタＱ6がオフした時にスイッチング素子Ｑ1の
ゲートに抵抗Ｒ1とＲ2を介して電圧が印加されるが、コ
ンデンサＣ7によりスイッチング素子Ｑ1のゲート電圧の
立ち上がりを遅らせている。
【００４０】つまり、上記コンデンサＣ7 によりスイッ
チング素子Ｑ1 のオフ期間を長くすることで、該スイッ
チング素子Ｑ1 のスイッチング回数を先の実施例より、
より減少させることができ、軽負荷時でのロスをより減
少させることができる。図５は出力電力とスイッチング
周波数ｆとの関係を示し、コンデンサＣ7 がない場合と
比べて、コンデンサＣ7 をスイッチング素子Ｑ1 のゲー
トに接続した場合の方が、スイッチング周波数ｆをより
下げることができる。なお、ＲＣＣは、本発明の制御を
行わない場合を示しており、軽負荷時では、スイッチン
グ周波数がかなり上昇している。
チング素子Ｑ1 のオフ期間を長くすることで、該スイッ
チング素子Ｑ1 のスイッチング回数を先の実施例より、
より減少させることができ、軽負荷時でのロスをより減
少させることができる。図５は出力電力とスイッチング
周波数ｆとの関係を示し、コンデンサＣ7 がない場合と
比べて、コンデンサＣ7 をスイッチング素子Ｑ1 のゲー
トに接続した場合の方が、スイッチング周波数ｆをより
下げることができる。なお、ＲＣＣは、本発明の制御を
行わない場合を示しており、軽負荷時では、スイッチン
グ周波数がかなり上昇している。
【００４１】また、図６は本実施例における出力電力を
効率との関係を示し、実線は本実施例であり、破線は従
来例（図１１）である。図示するように軽負荷時におい
て特に効率を向上することができる。図１に示す実施例
と比べて、本実施例の場合には、３〜４％程効率を向上
させることができる。
効率との関係を示し、実線は本実施例であり、破線は従
来例（図１１）である。図示するように軽負荷時におい
て特に効率を向上することができる。図１に示す実施例
と比べて、本実施例の場合には、３〜４％程効率を向上
させることができる。
【００４２】（実施例４）図７に実施例４を示す。本実
施例は図１２に示す従来例に対応するものである。また
上記の実施例と同様に、本実施例でも図１２の従来例と
同じ要素には同一の記号を付している。図８は本実施例
の各部の電圧波形を示している。
施例は図１２に示す従来例に対応するものである。また
上記の実施例と同様に、本実施例でも図１２の従来例と
同じ要素には同一の記号を付している。図８は本実施例
の各部の電圧波形を示している。
【００４３】図７に示すように、出力トランスＴに第２
の出力巻線Ｎ3 を設けている。そして、出力トランスＴ
の帰還巻線ＮB の一端と上記第２の出力巻線Ｎ3 の他端
との間に、ダイオードＤ3 、ツエナーダイオードＺＤ
1 、抵抗Ｒ1 0 及び抵抗Ｒ1 1との直列回路を並列に接
続している。また、出力トランスＴの第２の出力巻線Ｎ
3 の一端よりダイオードＤ4 を介してトランジスタＱ3
のエミッタに接続している。このトランジスタＱ3 のベ
ースには抵抗Ｒ1 2 を介してトランジスタＱ4 のコレク
タに接続し、該トランジスタＱ4 のベースは上記抵抗Ｒ
1 0 とＲ1 1 の接続点に接続してある。
の出力巻線Ｎ3 を設けている。そして、出力トランスＴ
の帰還巻線ＮB の一端と上記第２の出力巻線Ｎ3 の他端
との間に、ダイオードＤ3 、ツエナーダイオードＺＤ
1 、抵抗Ｒ1 0 及び抵抗Ｒ1 1との直列回路を並列に接
続している。また、出力トランスＴの第２の出力巻線Ｎ
3 の一端よりダイオードＤ4 を介してトランジスタＱ3
のエミッタに接続している。このトランジスタＱ3 のベ
ースには抵抗Ｒ1 2 を介してトランジスタＱ4 のコレク
タに接続し、該トランジスタＱ4 のベースは上記抵抗Ｒ
1 0 とＲ1 1 の接続点に接続してある。
【００４４】上記トランジスタＱ3 のコレクタとトラン
ジスタＱ4 のエミッタとの間にコンデンサＣ6 を接続
し、このコンデンサＣ6 に並列に、抵抗Ｒ1 3 と、抵抗
Ｒ1 4及び抵抗Ｒ1 5 の直列回路をそれぞれ接続してい
る。また、抵抗Ｒ1 4 と抵抗Ｒ1 5 の接続点とトランジ
スタＱ6 のベースとを接続している。さらに、トランジ
スタＱ6 のコレクタはダイオードＤ6 を介してスイッチ
ング素子Ｑ1 のゲートに接続している。
ジスタＱ4 のエミッタとの間にコンデンサＣ6 を接続
し、このコンデンサＣ6 に並列に、抵抗Ｒ1 3 と、抵抗
Ｒ1 4及び抵抗Ｒ1 5 の直列回路をそれぞれ接続してい
る。また、抵抗Ｒ1 4 と抵抗Ｒ1 5 の接続点とトランジ
スタＱ6 のベースとを接続している。さらに、トランジ
スタＱ6 のコレクタはダイオードＤ6 を介してスイッチ
ング素子Ｑ1 のゲートに接続している。
【００４５】次に動作を図８を参照して説明する。ここ
で、図８は図７の各部の電圧波形を示し、図８の（ａ）
〜（ｉ）は、図７のａ点〜ｉ点での電圧波形を示してい
る。また、図８において、横軸は全波形２．０μ／ｄｉ
ｖで、ＧＮＤは全てトランジスタＱ4 のエミッタの電位
として測定したものである。
で、図８は図７の各部の電圧波形を示し、図８の（ａ）
〜（ｉ）は、図７のａ点〜ｉ点での電圧波形を示してい
る。また、図８において、横軸は全波形２．０μ／ｄｉ
ｖで、ＧＮＤは全てトランジスタＱ4 のエミッタの電位
として測定したものである。
【００４６】定常状態においては、抵抗Ｒ1 ，Ｒ2 を介
してスイッチング素子Ｑ1 のゲートに電圧がかかり、ス
イッチング素子Ｑ1 がターンオンする。スイッチング素
子Ｑ1 がターンオンすると、出力トランスＴに電流が流
れ、帰還巻線ＮB の１次巻線ＮP と同方向に電圧がかか
る（図８（ｂ）のＡ−Ｂ参照）。そして、ダイオードＤ
3 、ツエナーダイオードＺＤ1 、抵抗Ｒ1 0 ，Ｒ1 1 を
介してトランジスタＱ4 のベースに電圧がかかり、該ト
ランジスタＱ4 がオン状態になる（図８（ｃ）〜（ｅ）
のＡ−Ｂ参照）。
してスイッチング素子Ｑ1 のゲートに電圧がかかり、ス
イッチング素子Ｑ1 がターンオンする。スイッチング素
子Ｑ1 がターンオンすると、出力トランスＴに電流が流
れ、帰還巻線ＮB の１次巻線ＮP と同方向に電圧がかか
る（図８（ｂ）のＡ−Ｂ参照）。そして、ダイオードＤ
3 、ツエナーダイオードＺＤ1 、抵抗Ｒ1 0 ，Ｒ1 1 を
介してトランジスタＱ4 のベースに電圧がかかり、該ト
ランジスタＱ4 がオン状態になる（図８（ｃ）〜（ｅ）
のＡ−Ｂ参照）。
【００４７】しかし、出力トランスＴの第２の出力巻線
Ｎ3 には１次巻線ＮP と逆方向に電圧がかかるため（図
８（ａ）のＡ−Ｂ参照）、ダイオードＤ4 によって阻止
され、コンデンサＣ6 は充電されない（図８（ｇ）のＡ
−Ｂ参照）。そして、フォトカプラＰＣ1 を介して流れ
る電流によって、コンデンサＣ2 に電荷が蓄えられてい
き、トランジスタＱ2 がオンする。
Ｎ3 には１次巻線ＮP と逆方向に電圧がかかるため（図
８（ａ）のＡ−Ｂ参照）、ダイオードＤ4 によって阻止
され、コンデンサＣ6 は充電されない（図８（ｇ）のＡ
−Ｂ参照）。そして、フォトカプラＰＣ1 を介して流れ
る電流によって、コンデンサＣ2 に電荷が蓄えられてい
き、トランジスタＱ2 がオンする。
【００４８】トランジスタＱ2 がオンすると、スイッチ
ング素子Ｑ1 のゲートの電圧が下がり、スイッチング素
子Ｑ1 はターンオフする。この時、出力トランスＴの１
次巻線ＮP に対して逆極性で巻いた出力巻線Ｎ2，出力
巻線Ｎ3 に正の電圧が発生する（図８の（ａ）のＢ点参
照）。
ング素子Ｑ1 のゲートの電圧が下がり、スイッチング素
子Ｑ1 はターンオフする。この時、出力トランスＴの１
次巻線ＮP に対して逆極性で巻いた出力巻線Ｎ2，出力
巻線Ｎ3 に正の電圧が発生する（図８の（ａ）のＢ点参
照）。
【００４９】出力トランスＴの出力巻線Ｎ2 において
は、理想的には、ΔＴ＝（Ｉ2PＶ）／Ｌ2 （Ｉ2Pは２次
側電流、Ｖは出力電圧、ΔＴはスイッチング素子Ｑ1 の
オフ期間）で示されるΔＴで出力トランスＴに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Ｑ1 はターンオンとなる（軽負荷時には、このΔ
Ｔが短いため発振周波数が上がる）。
は、理想的には、ΔＴ＝（Ｉ2PＶ）／Ｌ2 （Ｉ2Pは２次
側電流、Ｖは出力電圧、ΔＴはスイッチング素子Ｑ1 の
オフ期間）で示されるΔＴで出力トランスＴに蓄えられ
たエネルギーを放出してしまい、その直後にスイッチン
グ素子Ｑ1 はターンオンとなる（軽負荷時には、このΔ
Ｔが短いため発振周波数が上がる）。
【００５０】しかし、ここでスイッチング素子Ｑ1 のタ
ーンオフ時に出力トランスＴの第２の出力巻線Ｎ3 に正
の電圧を発生させる（図８の（ａ）のＢ点参照）。ここ
で、トランジスタＱ4 は既にオンしており、図８（ｄ）
のＢ点で示される電圧と、トランジスタＱ4 のオフの遅
れにより、ターンオフ時、トランジスタＱ4 はすぐにオ
フしない（図８（ｅ）のＢ−Ｃ参照）ので、トランジス
タＱ3 もオン状態を保つ。
ーンオフ時に出力トランスＴの第２の出力巻線Ｎ3 に正
の電圧を発生させる（図８の（ａ）のＢ点参照）。ここ
で、トランジスタＱ4 は既にオンしており、図８（ｄ）
のＢ点で示される電圧と、トランジスタＱ4 のオフの遅
れにより、ターンオフ時、トランジスタＱ4 はすぐにオ
フしない（図８（ｅ）のＢ−Ｃ参照）ので、トランジス
タＱ3 もオン状態を保つ。
【００５１】したがって、第２の出力巻線Ｎ3 に発生し
た電圧が、ダイオードＤ4 を介してトランジスタＱ3 の
コレクタに電圧がかかり（図８（ｆ）のＢ−Ｃ参照）、
コンデンサＣ6 に充電を開始する（図８（ｇ）のＢ−Ｃ
参照）。このコンデンサＣ6 の両端の電圧が、抵抗Ｒ1
4 とＲ1 5 で分圧した電圧がトランジスタＱ6 のベース
に印加されてトランジスタＱ6 がオンする。
た電圧が、ダイオードＤ4 を介してトランジスタＱ3 の
コレクタに電圧がかかり（図８（ｆ）のＢ−Ｃ参照）、
コンデンサＣ6 に充電を開始する（図８（ｇ）のＢ−Ｃ
参照）。このコンデンサＣ6 の両端の電圧が、抵抗Ｒ1
4 とＲ1 5 で分圧した電圧がトランジスタＱ6 のベース
に印加されてトランジスタＱ6 がオンする。
【００５２】トランジスタＱ6 がオンすることにより、
スイッチング素子Ｑ1 のゲートをＬレベルにして、該ス
イッチング素子Ｑ1 のオフ状態を維持する。一方、トラ
ンジスタＱ4 は、帰還巻線ＮB に逆電圧が発生している
ため（図８（ｂ）のＢ−Ｃ参照）、上述の遅れのために
オン状態を維持していてもその遅れの後にオフする（図
８（ｅ）のＣ点参照）。
スイッチング素子Ｑ1 のゲートをＬレベルにして、該ス
イッチング素子Ｑ1 のオフ状態を維持する。一方、トラ
ンジスタＱ4 は、帰還巻線ＮB に逆電圧が発生している
ため（図８（ｂ）のＢ−Ｃ参照）、上述の遅れのために
オン状態を維持していてもその遅れの後にオフする（図
８（ｅ）のＣ点参照）。
【００５３】また、図８のＣ−Ｄの間、出力トランスＴ
の帰還巻線ＮB にはグランド（ＧＮＤ）を中心に正負に
振幅しているが（ＶB2）、図８（ｂ）のＡ−Ｂ間の電圧
（ＶB1）に比較して十分に小さいため、ツエナーダイオ
ードＺＤ1 のツエナー電圧（ＶZ ）を、 ＶB2＜ＶZ ＜ＶB1 となるように設定することで、トランジスタＱ4 は再び
オンできないようにしている。
の帰還巻線ＮB にはグランド（ＧＮＤ）を中心に正負に
振幅しているが（ＶB2）、図８（ｂ）のＡ−Ｂ間の電圧
（ＶB1）に比較して十分に小さいため、ツエナーダイオ
ードＺＤ1 のツエナー電圧（ＶZ ）を、 ＶB2＜ＶZ ＜ＶB1 となるように設定することで、トランジスタＱ4 は再び
オンできないようにしている。
【００５４】そして、コンデンサＣ6 、抵抗Ｒ1 3 〜Ｒ
1 5 の時定数により、コンデンサＣ6 の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサＣ6 、抵抗Ｒ1 3 〜Ｒ1 5 で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Ｑ1 のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Ｑ1 のス
イッチング周波数を、ある周波数以上にならないように
することができる。
1 5 の時定数により、コンデンサＣ6 の電荷をある程度
放電するまで、ある一定時間この状態を保つ。この時
間、つまり、コンデンサＣ6 、抵抗Ｒ1 3 〜Ｒ1 5 で構
成される時定数回路の時定数を調整することで、スイッ
チング素子Ｑ1 のターンオフの時間を、ある一定以上に
することができる。従って、スイッチング素子Ｑ1 のス
イッチング周波数を、ある周波数以上にならないように
することができる。
【００５５】このように、本実施例ではリンギング・チ
ョーク・コンバータ回路において、スイッチング素子Ｑ
1 のスイッチング回数を減少させるために、出力トラン
スＴの１次側及び２次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Ｑ1 のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Ｑ1 のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。
ョーク・コンバータ回路において、スイッチング素子Ｑ
1 のスイッチング回数を減少させるために、出力トラン
スＴの１次側及び２次側にも電流が流れない休止時間を
作ることで、スイッチング周波数をある周波数以上には
ならないようにしているものである。従って、スイッチ
ング素子Ｑ1 のターンオフ期間を、ある一定以上持たせ
ることにより、スイッチング素子Ｑ1 のスイッチング回
数を減少させることができ、その結果、軽負荷時のロス
を減少させることができる。
【００５６】尚、この休止期間は、入力電圧、負荷状
態、その時のスイッチング素子Ｑ1 の発振波形等で一定
ではなく、スイッチング素子Ｑ1 のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
Ｑ1 としてＦＥＴを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。
態、その時のスイッチング素子Ｑ1 の発振波形等で一定
ではなく、スイッチング素子Ｑ1 のターンオフ期間は完
全に固定されるわけではない。また、スイッチング素子
Ｑ1 としてＦＥＴを用いたが、トランジスタを用いた場
合にも同様に適用できるものである。
【００５７】
【表１】
【００５８】図９に本実施例の実験結果を示す。上記表
１に図９の〜の線の条件を示す。図９に示すよう
に、入力電圧が２２０Ｖで、出力電力が３Ｗの時、図１
２に示す従来例（）では、効率が約４１％であったの
が、本実施例（）では、約５８％とすることができ
た。また、出力電力が３Ｗの時、従来例では入力電圧に
より効率が３３％（）〜４９％（）と１６％変動し
ていたが、本実施例では、５２％（）〜６２％（）
と１０％の変動とすることができた。したがって、本実
施例においては軽負荷時で効率が良く、入力の変動によ
る効率の変動が少ないものである。
１に図９の〜の線の条件を示す。図９に示すよう
に、入力電圧が２２０Ｖで、出力電力が３Ｗの時、図１
２に示す従来例（）では、効率が約４１％であったの
が、本実施例（）では、約５８％とすることができ
た。また、出力電力が３Ｗの時、従来例では入力電圧に
より効率が３３％（）〜４９％（）と１６％変動し
ていたが、本実施例では、５２％（）〜６２％（）
と１０％の変動とすることができた。したがって、本実
施例においては軽負荷時で効率が良く、入力の変動によ
る効率の変動が少ないものである。
【００５９】（実施例５）図１０に実施例３の具体回路
図を示す。本実施例は、図７に示す回路において、スイ
ッチング素子Ｑ1のゲート・ソース間に第２のコンデン
サであるコンデンサＣ7を並列に接続したものである。
本実施例では、コンデンサＣ6の充電電荷が放電しきっ
てトランジスタＱ6がオフした時にスイッチング素子Ｑ1
のゲートに抵抗Ｒ1とＲ2を介して電圧が印加されるが、
コンデンサＣ7によりスイッチング素子Ｑ1のゲート電圧
の立ち上がりを遅らせている。
図を示す。本実施例は、図７に示す回路において、スイ
ッチング素子Ｑ1のゲート・ソース間に第２のコンデン
サであるコンデンサＣ7を並列に接続したものである。
本実施例では、コンデンサＣ6の充電電荷が放電しきっ
てトランジスタＱ6がオフした時にスイッチング素子Ｑ1
のゲートに抵抗Ｒ1とＲ2を介して電圧が印加されるが、
コンデンサＣ7によりスイッチング素子Ｑ1のゲート電圧
の立ち上がりを遅らせている。
【００６０】つまり、上記コンデンサＣ7 によりスイッ
チング素子Ｑ1 のオフ期間を長くすることで、該スイッ
チング素子Ｑ1 のスイッチング回数を先の実施例より、
より減少させることができ、軽負荷時でのロスをより減
少させることができる。図５は出力電力とスイッチング
周波数ｆとの関係を示し（なお、図５は先の実施例１の
場合の特性図であるが、本実施例の場合も同じ結果が得
られたので、図５を利用する。）、コンデンサＣ7 がな
い場合と比べて、コンデンサＣ7 をスイッチング素子Ｑ
1 のゲートに接続した場合の方が、スイッチング周波数
ｆをより下げることができる。なお、ＲＣＣは、本発明
の制御を行わない場合を示しており、軽負荷時では、ス
イッチング周波数がかなり上昇している。
チング素子Ｑ1 のオフ期間を長くすることで、該スイッ
チング素子Ｑ1 のスイッチング回数を先の実施例より、
より減少させることができ、軽負荷時でのロスをより減
少させることができる。図５は出力電力とスイッチング
周波数ｆとの関係を示し（なお、図５は先の実施例１の
場合の特性図であるが、本実施例の場合も同じ結果が得
られたので、図５を利用する。）、コンデンサＣ7 がな
い場合と比べて、コンデンサＣ7 をスイッチング素子Ｑ
1 のゲートに接続した場合の方が、スイッチング周波数
ｆをより下げることができる。なお、ＲＣＣは、本発明
の制御を行わない場合を示しており、軽負荷時では、ス
イッチング周波数がかなり上昇している。
【００６１】また、図６は本実施例における出力電力を
効率との関係を示し（なお、図６は先の実施例１の場合
の特性図であるが、上記図５の場合と同様に本実施例の
場合も同じ結果が得られたので、図６を利用する。）、
実線は本実施例であり、破線は従来例（図１１）であ
る。図示するように軽負荷時において特に効率を向上す
ることができる。図７に示す実施例と比べて、本実施例
の場合には、３〜４％程効率を向上させることができ
る。
効率との関係を示し（なお、図６は先の実施例１の場合
の特性図であるが、上記図５の場合と同様に本実施例の
場合も同じ結果が得られたので、図６を利用する。）、
実線は本実施例であり、破線は従来例（図１１）であ
る。図示するように軽負荷時において特に効率を向上す
ることができる。図７に示す実施例と比べて、本実施例
の場合には、３〜４％程効率を向上させることができ
る。
【００６２】
【発明の効果】本発明によれば、１次巻線、出力巻線及
び帰還巻線を有する出力トランスと、上記出力トランス
の１次巻線に一端が接続され帰還巻線に制御端子を接続
した発振用のスイッチング素子と、出力トランスの出力
巻線に接続された整流回路とを備えたリンギング・チョ
ーク・コンバータ方式のスイッチング電源装置におい
て、上記スイッチング素子のスイッチング周波数を、あ
る周波数以上にならないように抑制する制御手段を備
え、該制御手段を、上記出力トランスに設けた出力巻線
と同極性に巻装した第２の出力巻線と、この第２の出力
巻線に発生した電圧によりオンする第１のスイッチ素子
と、この第１のスイッチ素子のオン動作によりオン駆動
される第２のスイッチ素子と、この第２のスイッチ素子
のオン動作により充電される第１のコンデンサ及び第１
のコンデンサを放電するために第１のコンデンサに並列
に接続された抵抗からなる時定数回路と、この時定数回
路における第１のコンデンサの両端電圧により所定時間
上記第１のスイッチ素子をオフさせる第３のスイッチ素
子と、上記時定数回路により上記スイッチング素子の制
御端子をＬレベルにして該スイッチング素子を所定時間
オフ状態に維持する第４のスイッチ素子とで構成したも
のであるから、時定数回路における時間により所定時間
第４のスイッチ素子を駆動してスイッチング素子を所定
時間オフ状態に維持させることで、該スイッチング素子
のスイッチング周波数を、ある周波数以上にならないよ
うにしている。従って、出力電力が小さい場合のスイッ
チングロスを減少させることができ、そのため、軽負荷
時での効率を向上させることができるという効果を奏す
るものである。
び帰還巻線を有する出力トランスと、上記出力トランス
の１次巻線に一端が接続され帰還巻線に制御端子を接続
した発振用のスイッチング素子と、出力トランスの出力
巻線に接続された整流回路とを備えたリンギング・チョ
ーク・コンバータ方式のスイッチング電源装置におい
て、上記スイッチング素子のスイッチング周波数を、あ
る周波数以上にならないように抑制する制御手段を備
え、該制御手段を、上記出力トランスに設けた出力巻線
と同極性に巻装した第２の出力巻線と、この第２の出力
巻線に発生した電圧によりオンする第１のスイッチ素子
と、この第１のスイッチ素子のオン動作によりオン駆動
される第２のスイッチ素子と、この第２のスイッチ素子
のオン動作により充電される第１のコンデンサ及び第１
のコンデンサを放電するために第１のコンデンサに並列
に接続された抵抗からなる時定数回路と、この時定数回
路における第１のコンデンサの両端電圧により所定時間
上記第１のスイッチ素子をオフさせる第３のスイッチ素
子と、上記時定数回路により上記スイッチング素子の制
御端子をＬレベルにして該スイッチング素子を所定時間
オフ状態に維持する第４のスイッチ素子とで構成したも
のであるから、時定数回路における時間により所定時間
第４のスイッチ素子を駆動してスイッチング素子を所定
時間オフ状態に維持させることで、該スイッチング素子
のスイッチング周波数を、ある周波数以上にならないよ
うにしている。従って、出力電力が小さい場合のスイッ
チングロスを減少させることができ、そのため、軽負荷
時での効率を向上させることができるという効果を奏す
るものである。
【００６３】また、請求項２によれば、上記スイッチン
グ素子の制御端子とアースとの間に第２のコンデンサを
接続していることで、時定数回路により所定時間が経過
してスイッチング素子がターンオンしようとしても、第
２のコンデンサによりスイッチング素子の制御端子への
電圧の立ち上がりが遅れて、スイッチング素子のオフ時
間をより長くすることができる。そのため、軽負荷時で
のスイッチング素子のスイッチング周波数をより減少さ
せることができ、軽負荷時で、より効率を向上させるこ
とができる。
グ素子の制御端子とアースとの間に第２のコンデンサを
接続していることで、時定数回路により所定時間が経過
してスイッチング素子がターンオンしようとしても、第
２のコンデンサによりスイッチング素子の制御端子への
電圧の立ち上がりが遅れて、スイッチング素子のオフ時
間をより長くすることができる。そのため、軽負荷時で
のスイッチング素子のスイッチング周波数をより減少さ
せることができ、軽負荷時で、より効率を向上させるこ
とができる。
【００６４】請求項３によれば、時定数回路における時
間により所定時間第３のスイッチ素子を駆動してスイッ
チング素子を所定時間オフ状態に維持させることで、該
スイッチング素子のスイッチング周波数を、ある周波数
以上にならないようにしている。従って、出力電力が小
さい場合のスイッチングロスを減少させることができ、
そのため、軽負荷時での効率を向上させることができる
という効果を奏するものである。
間により所定時間第３のスイッチ素子を駆動してスイッ
チング素子を所定時間オフ状態に維持させることで、該
スイッチング素子のスイッチング周波数を、ある周波数
以上にならないようにしている。従って、出力電力が小
さい場合のスイッチングロスを減少させることができ、
そのため、軽負荷時での効率を向上させることができる
という効果を奏するものである。
【００６５】また、請求項４によれば、上記スイッチン
グ素子の制御端子とアースとの間に第２のコンデンサを
接続していることで、時定数回路により所定時間が経過
してスイッチング素子がターンオンしようとしても、第
２のコンデンサによりスイッチング素子の制御端子への
電圧の立ち上がりが遅れて、スイッチング素子のオフ時
間をより長くすることができる。そのため、軽負荷時で
のスイッチング素子のスイッチング周波数をより減少さ
せることができ、軽負荷時で、より効率を向上させるこ
とができる。
グ素子の制御端子とアースとの間に第２のコンデンサを
接続していることで、時定数回路により所定時間が経過
してスイッチング素子がターンオンしようとしても、第
２のコンデンサによりスイッチング素子の制御端子への
電圧の立ち上がりが遅れて、スイッチング素子のオフ時
間をより長くすることができる。そのため、軽負荷時で
のスイッチング素子のスイッチング周波数をより減少さ
せることができ、軽負荷時で、より効率を向上させるこ
とができる。
【図１】本発明の実施例のスイッチング電源装置の具体
回路図である。
回路図である。
【図２】本発明の実施例の出力電力と効率との関係を示
す図である。
す図である。
【図３】本発明の実施例２のスイッチング電源装置の具
体回路図である。
体回路図である。
【図４】本発明の実施例３のスイッチング電源装置の具
体回路図である。
体回路図である。
【図５】本発明の実施例３の出力電力とスイッチング周
波数との関係を示す図である。
波数との関係を示す図である。
【図６】本発明の実施例３の出力電力と効率との関係を
示す図である。
示す図である。
【図７】本発明の実施例４のスイッチング電源装置の具
体回路図である。
体回路図である。
【図８】本発明の実施例４の図７における各部の電圧波
形を示す図である。
形を示す図である。
【図９】本発明の実施例４の出力電力と効率との関係を
示す図である。
示す図である。
【図１０】本発明の実施例５のスイッチング電源装置の
具体回路図である。
具体回路図である。
【図１１】従来例のスイッチング電源装置の具体回路図
である。
である。
【図１２】他の従来例のスイッチング電源装置の具体回
路図である。
路図である。
Ｔ 出力トランス ＮP １次巻線 Ｎ2 出力巻線 Ｎ3 第２の出力巻線 ＮB 帰還巻線 Ｑ1 スイッチング素子 Ｑ3 トランジスタ（第２のスイッチ素子） Ｑ4 トランジスタ（第１のスイッチ素子） Ｑ5 トランジスタ（第３のスイッチ素子） Ｑ6 トランジスタ（第４のスイッチ素子） Ｃ6 コンデンサ Ｒ1 3 〜Ｒ1 5 抵抗
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−344167（ＪＰ，Ａ) 実開 平３−74190（ＪＰ，Ｕ) 実開 昭64−30681（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/338 H02J 1/00 308 H02M 3/28
Claims (4)
- 【請求項１】 １次巻線、出力巻線及び帰還巻線を有す
る出力トランスと、上記出力トランスの１次巻線に一端
が接続され帰還巻線に制御端子を接続した発振用のスイ
ッチング素子と、出力トランスの出力巻線に接続された
整流回路とを備えたリンギング・チョーク・コンバータ
方式のスイッチング電源装置において、上記スイッチン
グ素子のスイッチング周波数を、ある周波数以上になら
ないように抑制する制御手段を備え、該制御手段を、上
記出力トランスに設けた出力巻線と同極性に巻装した第
２の出力巻線と、この第２の出力巻線に発生した電圧に
よりオンする第１のスイッチ素子と、この第１のスイッ
チ素子のオン動作によりオン駆動される第２のスイッチ
素子と、この第２のスイッチ素子のオン動作により充電
される第１のコンデンサ及び該第１のコンデンサを放電
するために該第１のコンデンサに並列に接続された抵抗
からなる時定数回路と、この時定数回路における前記第
１のコンデンサの両端電圧により所定時間上記第１のス
イッチ素子をオフさせる第３のスイッチ素子と、上記時
定数回路により上記スイッチング素子の制御端子をＬレ
ベルにして該スイッチング素子を所定時間オフ状態に維
持する第４のスイッチ素子とで構成したことを特徴とす
るスイッチング電源装置。 - 【請求項２】 上記スイッチング素子の制御端子とアー
スとの間に第２のコンデンサを接続したことを特徴とす
る請求項１記載のスイッチング電源装置。 - 【請求項３】 １次巻線、出力巻線及び帰還巻線を有す
る出力トランスと、上記出力トランスの１次巻線に一端
が接続され帰還巻線に制御端子を接続した発振用のスイ
ッチング素子と、出力トランスの出力巻線に接続された
整流回路とを備えたリンギング・チョーク・コンバータ
方式のスイッチング電源装置において、上記スイッチン
グ素子のスイッチング周波数を、ある周波数以上になら
ないように抑制する制御手段を備え、該制御手段を、上
記出力トランスに設けた出力巻線と同極性に巻装した第
２の出力巻線と、上記スイッチング素子がオンすること
によって上記出力トランスＴの帰還巻線より発生した電
圧によりオンする第１のスイッチ素子と、この第１のス
イッチ素子のオン動作によりオン駆動される第２のスイ
ッチ素子と、スイッチング素子のターンオフ時に帰還巻
線に発生した逆電圧により上記第１，第２のスイッチ素
子がオフに移行するまでのタイムラグの間に、上記第２
の出力巻線に発生した電圧により第２のスイッチ素子を
介して充電される第１のコンデンサ及び該第１のコンデ
ンサを放電するために該第１のコンデンサに並列に接続
された抵抗からなる時定数回路と、この時定数回路にお
ける前記第１のコンデンサの両端電圧により所定時間オ
ン動作を維持して上記スイッチング素子の制御端子をＬ
レベルにし、該スイッチング素子を所定時間オフ状態に
維持する第３のスイッチ素子とで構成したことを特徴と
するスイッチング電源装置。 - 【請求項４】 上記スイッチング素子の制御端子とアー
スとの間に第２のコンデンサを接続したことを特徴とす
る請求項３記載のスイッチング電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05510294A JP3223695B2 (ja) | 1993-06-18 | 1994-02-28 | スイッチング電源装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-172500 | 1993-06-18 | ||
| JP17250093 | 1993-06-18 | ||
| JP05510294A JP3223695B2 (ja) | 1993-06-18 | 1994-02-28 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0767335A JPH0767335A (ja) | 1995-03-10 |
| JP3223695B2 true JP3223695B2 (ja) | 2001-10-29 |
Family
ID=26395958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05510294A Expired - Fee Related JP3223695B2 (ja) | 1993-06-18 | 1994-02-28 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3223695B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3675389B2 (ja) | 2001-03-26 | 2005-07-27 | 株式会社村田製作所 | スイッチング電源装置およびそれを用いた電子装置 |
| JP3712064B2 (ja) * | 2002-05-08 | 2005-11-02 | セイコーエプソン株式会社 | 出力過電流保護回路、及び該出力過電流保護回路を備えた定電圧スイッチング電源回路 |
| JP3753112B2 (ja) | 2002-08-20 | 2006-03-08 | 株式会社村田製作所 | スイッチング電源装置およびそれを用いた電子装置 |
| US7433208B2 (en) | 2004-07-07 | 2008-10-07 | Murata Manufacturing Co., Ltd. | Switching power supply device and electronic apparatus |
-
1994
- 1994-02-28 JP JP05510294A patent/JP3223695B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0767335A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| JP2878995B2 (ja) | 電圧変換器及び電圧変換器に於ける電流制御方法 | |
| US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
| JP2003018828A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3028044B2 (ja) | スイッチング電源装置 | |
| JP3219050B2 (ja) | スイッチング電源装置 | |
| JP3492882B2 (ja) | スイッチング電源装置 | |
| EP0683936A1 (en) | Control circuit for a switching dc-dc power converter including a controlled magnetic core flux resetting technique for output regulation | |
| JP3223695B2 (ja) | スイッチング電源装置 | |
| JP3198831B2 (ja) | スイッチング電源装置 | |
| JP2004208379A (ja) | 多出力スイッチング電源装置 | |
| JP3251192B2 (ja) | 過電流保護回路 | |
| JP3129037B2 (ja) | スイッチング電源装置 | |
| CA2214217C (en) | Switching power supply apparatus | |
| JP4201161B2 (ja) | スイッチング電源装置 | |
| JP3427280B2 (ja) | 同期制流方式のリンギングチョークコンバータ | |
| JP3129036B2 (ja) | スイッチング電源装置 | |
| KR970002431Y1 (ko) | 링잉 초크 컨버터 | |
| JP3289507B2 (ja) | スイッチング電源装置 | |
| JPH0357708B2 (ja) | ||
| JP3306542B2 (ja) | 部分共振型自励式スイッチング電源の低損失化回路 | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JP3400132B2 (ja) | スイッチング電源 | |
| KR100215631B1 (ko) | 스위칭 모드 전원 공급장치(smps)에서의 스위칭턴-온시 초기손실 방지회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010724 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |