JP3251192B2 - 過電流保護回路 - Google Patents
過電流保護回路Info
- Publication number
- JP3251192B2 JP3251192B2 JP07801597A JP7801597A JP3251192B2 JP 3251192 B2 JP3251192 B2 JP 3251192B2 JP 07801597 A JP07801597 A JP 07801597A JP 7801597 A JP7801597 A JP 7801597A JP 3251192 B2 JP3251192 B2 JP 3251192B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- protection circuit
- overcurrent protection
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、電話交換機等に
使用されるスイッチング電源装置における過電流保護回
路に関し、特に過電流検出値に対する入力電圧の影響を
低減し、用途に応じて出力電圧の垂下形を選択できる過
電流保護回路である。
使用されるスイッチング電源装置における過電流保護回
路に関し、特に過電流検出値に対する入力電圧の影響を
低減し、用途に応じて出力電圧の垂下形を選択できる過
電流保護回路である。
【０００２】
【従来の技術】図６は、カレントトランスＴ１を用いた
１石フォワード型電源における従来の過電流保護回路の
回路図、図７は同過電流保護回路の検出電圧ＶC 、検出
電流ＩD ' の波形図、図８は同過電流保護回路の出力電
圧ＥO −出力電流ＩO の特性図である。通常、定格出力
電流が大きい場合や検出の容易さなどから、出力電流の
大きさを主トランスＴ２の１次側のパルス電流で間接的
に読み取るようにしている。特に、電力変換効率を高く
する場合等にはカレントトランスＴ１を用いる。図にお
いて、入力電源Ｖ１の正極はコンデンサＣ１の一端と接
続され、この接続点はカレントトランスＴ１の１次側巻
線の正極に接続されている。カレントトランスＴ１の１
次巻線の負極は電圧変換用の主トランスＴ２の１次側巻
線の正極に接続されており、この１次巻線の負極は主ス
イッチング素子Ｑ１のドレインに接続されている。さら
に、主スイッチング素子Ｑ１のソースとコンデンサＣ１
の他端は入力電源Ｖ１の負極に接続されている。
１石フォワード型電源における従来の過電流保護回路の
回路図、図７は同過電流保護回路の検出電圧ＶC 、検出
電流ＩD ' の波形図、図８は同過電流保護回路の出力電
圧ＥO −出力電流ＩO の特性図である。通常、定格出力
電流が大きい場合や検出の容易さなどから、出力電流の
大きさを主トランスＴ２の１次側のパルス電流で間接的
に読み取るようにしている。特に、電力変換効率を高く
する場合等にはカレントトランスＴ１を用いる。図にお
いて、入力電源Ｖ１の正極はコンデンサＣ１の一端と接
続され、この接続点はカレントトランスＴ１の１次側巻
線の正極に接続されている。カレントトランスＴ１の１
次巻線の負極は電圧変換用の主トランスＴ２の１次側巻
線の正極に接続されており、この１次巻線の負極は主ス
イッチング素子Ｑ１のドレインに接続されている。さら
に、主スイッチング素子Ｑ１のソースとコンデンサＣ１
の他端は入力電源Ｖ１の負極に接続されている。
【０００３】その主トランスＴ２の２次側巻線の正極は
ダイオードＤ２のアノードに接続され、ダイオードＤ２
のカソードはインダクタＬ１の一端に接続されている。
また、インダクタＬ１の他端はコンデンサＣ２の一端に
接続され、この接続点は負荷ＬＤの一端に接続されてい
る。ダイオードＤ２とインダクタＬ１の接続点はダイオ
ードＤ３のカソードに接続されている。さらに、主トラ
ンスＴ２の２次巻線の負極はダイオードＤ３のアノード
とコンデンサＣ２の他端と負荷ＬＤの他端とに接続され
ている。
ダイオードＤ２のアノードに接続され、ダイオードＤ２
のカソードはインダクタＬ１の一端に接続されている。
また、インダクタＬ１の他端はコンデンサＣ２の一端に
接続され、この接続点は負荷ＬＤの一端に接続されてい
る。ダイオードＤ２とインダクタＬ１の接続点はダイオ
ードＤ３のカソードに接続されている。さらに、主トラ
ンスＴ２の２次巻線の負極はダイオードＤ３のアノード
とコンデンサＣ２の他端と負荷ＬＤの他端とに接続され
ている。
【０００４】カレントトランスＴ１の２次巻線の正極は
ダイオードＤ１のアノードの一端と接続されている。ま
た、ダイオードＤ１のカソードは電圧検出用の抵抗Ｒ１
の一端に接続され、抵抗Ｒ１の他端は制御回路Ｎ１内の
過電流検出用コンパレータＩＣ１のプラス入力端子に接
続されている。その過電流検出用コンパレータＩＣ１の
マイナス入力端子は比較電圧ＶTHの正極に接続されてい
る。さらに、カレントトランスＴ１の２次巻線負極と抵
抗Ｒ１の他端と基準電圧ＶTHの負極はそれぞれＧＮＤに
接続されている。また、過電流検出用コンパレータＩＣ
１の出力端子は、出力電圧ＥO を一定に保つように制御
する制御回路Ｎ１の駆動回路Ｎ２に接続されている。そ
の駆動回路Ｎ２の出力側は主スイチング素子Ｑ１のゲー
トに接続されている。
ダイオードＤ１のアノードの一端と接続されている。ま
た、ダイオードＤ１のカソードは電圧検出用の抵抗Ｒ１
の一端に接続され、抵抗Ｒ１の他端は制御回路Ｎ１内の
過電流検出用コンパレータＩＣ１のプラス入力端子に接
続されている。その過電流検出用コンパレータＩＣ１の
マイナス入力端子は比較電圧ＶTHの正極に接続されてい
る。さらに、カレントトランスＴ１の２次巻線負極と抵
抗Ｒ１の他端と基準電圧ＶTHの負極はそれぞれＧＮＤに
接続されている。また、過電流検出用コンパレータＩＣ
１の出力端子は、出力電圧ＥO を一定に保つように制御
する制御回路Ｎ１の駆動回路Ｎ２に接続されている。そ
の駆動回路Ｎ２の出力側は主スイチング素子Ｑ１のゲー
トに接続されている。
【０００５】次に、従来の１石フォワード型電源におけ
る過電流保護回路の動作について説明する。主スイチン
グ素子Ｑ１は制御回路Ｎ１内の駆動回路Ｎ２から出力さ
れるパルス電圧によって、出力電圧ＥO を安定化するよ
うオン／オフのスイッチング動作を行っている。このと
き、主スイチング素子Ｑ１には、オン時に出力電流ＩO
に比例したパルス電流ＩD が流れる。このパルス電流Ｉ
D はカレントトランスＴ１の１次側にも流れるため、カ
レントトランスＴ１の２次側にはパルス電流ＩD のｎ倍
の検出電流ＩD ' が流れる。この検出電流ＩD ' はカレ
ントトランスＴ１によって直流分がカットされた交流波
形として現れるが、ダイオードＤ１と抵抗Ｒ１によっ
て、直流再生が行われる。
る過電流保護回路の動作について説明する。主スイチン
グ素子Ｑ１は制御回路Ｎ１内の駆動回路Ｎ２から出力さ
れるパルス電圧によって、出力電圧ＥO を安定化するよ
うオン／オフのスイッチング動作を行っている。このと
き、主スイチング素子Ｑ１には、オン時に出力電流ＩO
に比例したパルス電流ＩD が流れる。このパルス電流Ｉ
D はカレントトランスＴ１の１次側にも流れるため、カ
レントトランスＴ１の２次側にはパルス電流ＩD のｎ倍
の検出電流ＩD ' が流れる。この検出電流ＩD ' はカレ
ントトランスＴ１によって直流分がカットされた交流波
形として現れるが、ダイオードＤ１と抵抗Ｒ１によっ
て、直流再生が行われる。
【０００６】そして、検出電流ＩD ' は抵抗Ｒ１によっ
て出力電流Ｉo に比例した検出電圧ＶC に変換され、過
電流検出用コンパレータＩＣ１に入力される。この検出
電圧ＶC は出力電流ＩO に比例しているため、出力電流
ＩO を徐々に大きくしていくと、やがて過電流検出用コ
ンパレータＩＣ１の基準電圧ＶTHに達する。このときの
出力電流ＩO が過電流検出値ＩODとなり、過電流の保護
動作が開始される。過電流の保護は、検出電圧ＶC が基
準電圧ＶTHに達すると、主スイチング素子Ｑ１をターン
オフし、出力電流ＩO が過電流検出値ＩOD以上にならな
いようにする。そのため、負荷ＬＤを過電流検出値ＩOD
時よりさらに重くしていくと、主スイチング素子Ｑ１の
オン時間ＴＯＮは徐々に狭くなるが、図７から分かるよ
うに実際には、出力電流ＩO は過電流検出値ＩODより徐
々に増加していく。この場合のＥO −ＩO 特性は図８に
示すようになり、以下これを便宜上「への字垂下」と称
する。
て出力電流Ｉo に比例した検出電圧ＶC に変換され、過
電流検出用コンパレータＩＣ１に入力される。この検出
電圧ＶC は出力電流ＩO に比例しているため、出力電流
ＩO を徐々に大きくしていくと、やがて過電流検出用コ
ンパレータＩＣ１の基準電圧ＶTHに達する。このときの
出力電流ＩO が過電流検出値ＩODとなり、過電流の保護
動作が開始される。過電流の保護は、検出電圧ＶC が基
準電圧ＶTHに達すると、主スイチング素子Ｑ１をターン
オフし、出力電流ＩO が過電流検出値ＩOD以上にならな
いようにする。そのため、負荷ＬＤを過電流検出値ＩOD
時よりさらに重くしていくと、主スイチング素子Ｑ１の
オン時間ＴＯＮは徐々に狭くなるが、図７から分かるよ
うに実際には、出力電流ＩO は過電流検出値ＩODより徐
々に増加していく。この場合のＥO −ＩO 特性は図８に
示すようになり、以下これを便宜上「への字垂下」と称
する。
【０００７】
【発明が解決しようとする課題】上記のような従来の過
電流保護回路では、「への字垂下」のため、負荷ＬＤを
重くすると、出力電流Ｉo は過電流検出値ＩOD以上（Ｉ
o ' ）なる。また、主スイチング素子Ｑ１のオン時間Ｔ
ＯＮの長さによって過電流検出値ＩODが変化するため、
入力電源Ｖ１の入力電圧Ｅ1 の影響を直接受けることに
なる。電圧制御のスイッチング電源の場合、通常時は出
力電圧と基準電圧を比較するモード制御を行っている
が、過電流時には上述したように出力電流と基準電圧Ｖ
THのを比較するモードに切り替わる。このモードの変化
点（過電流検出点）においては、動作が不安定になる場
合が多い。
電流保護回路では、「への字垂下」のため、負荷ＬＤを
重くすると、出力電流Ｉo は過電流検出値ＩOD以上（Ｉ
o ' ）なる。また、主スイチング素子Ｑ１のオン時間Ｔ
ＯＮの長さによって過電流検出値ＩODが変化するため、
入力電源Ｖ１の入力電圧Ｅ1 の影響を直接受けることに
なる。電圧制御のスイッチング電源の場合、通常時は出
力電圧と基準電圧を比較するモード制御を行っている
が、過電流時には上述したように出力電流と基準電圧Ｖ
THのを比較するモードに切り替わる。このモードの変化
点（過電流検出点）においては、動作が不安定になる場
合が多い。
【０００８】この解決策として最も有効なのが、抵抗Ｒ
１と過電流検出用コンパレータＩＣ１の間にＲＣフィル
タ回路を挿入することであるが、この場合は検出した電
流波形が大きく鈍るため、「への字垂下」特性を助長す
る。この結果、出力電流ＩO の１．５倍、２倍といった
電流が負荷ＬＤに流れ、過電流保護の機能を果たさな
い。これらの不具合によって、入力電圧変動範囲を考慮
し、かつ最低過電流検出設定値が定格出力電流を満足す
るように設定すると、垂下時の最高出力電流値は極めて
大きな値となる。そのため、設計上、考慮する要因が多
くなって設計が複雑になり、また垂下時の最高出力に合
わせた設計になるため、出力チョークコイル等の小型化
を阻害し、定格以上の大きな電流を流し、負荷を破壊す
る危険性があるという問題点があった。
１と過電流検出用コンパレータＩＣ１の間にＲＣフィル
タ回路を挿入することであるが、この場合は検出した電
流波形が大きく鈍るため、「への字垂下」特性を助長す
る。この結果、出力電流ＩO の１．５倍、２倍といった
電流が負荷ＬＤに流れ、過電流保護の機能を果たさな
い。これらの不具合によって、入力電圧変動範囲を考慮
し、かつ最低過電流検出設定値が定格出力電流を満足す
るように設定すると、垂下時の最高出力電流値は極めて
大きな値となる。そのため、設計上、考慮する要因が多
くなって設計が複雑になり、また垂下時の最高出力に合
わせた設計になるため、出力チョークコイル等の小型化
を阻害し、定格以上の大きな電流を流し、負荷を破壊す
る危険性があるという問題点があった。
【０００９】
【課題を解決するための手段】本発明にかかる過電流保
護回路は、入力電源Ｖ１にカレントトランスＴ１の１次
巻線とスイッチング素子Ｑ１を介して電圧変換用主トラ
ンスＴ２の１次巻線を接続し、電圧変換用主トランスＴ
２の２次巻線に２つのダイオードＤ２、Ｄ３とインダク
タＬ１とコンデンサＣ２とからなる平滑回路を設け、平
滑回路の出力側に負荷ＬＤを接続し、出力電圧を一定に
保つように制御する制御回路Ｎ１内の駆動回路Ｎ２が出
力する駆動パルスによりスイッチング素子Ｑ１を駆動
し、カレントトランスＴ１の２次巻線には整流ダイオー
ドＤ１を介して電圧変換用抵抗Ｒ１を接続し、過電流検
出用コンパレータＩＣ１のプラス入力端子には電圧変換
用抵抗Ｒ１の検出電圧が印加され、そのマイナス入力端
子に基準電圧が印加され、その出力端子から駆動回路Ｎ
２に比較電圧が出力されて負荷ＬＤに印加する電圧を安
定化させる過電流保護回路において、前記カレントトラ
ンスＴ１の１次巻線に接続されたは整流ダイオードＤ１
に垂下特性調整用抵抗Ｒ３を並列接続してなるものであ
る。
護回路は、入力電源Ｖ１にカレントトランスＴ１の１次
巻線とスイッチング素子Ｑ１を介して電圧変換用主トラ
ンスＴ２の１次巻線を接続し、電圧変換用主トランスＴ
２の２次巻線に２つのダイオードＤ２、Ｄ３とインダク
タＬ１とコンデンサＣ２とからなる平滑回路を設け、平
滑回路の出力側に負荷ＬＤを接続し、出力電圧を一定に
保つように制御する制御回路Ｎ１内の駆動回路Ｎ２が出
力する駆動パルスによりスイッチング素子Ｑ１を駆動
し、カレントトランスＴ１の２次巻線には整流ダイオー
ドＤ１を介して電圧変換用抵抗Ｒ１を接続し、過電流検
出用コンパレータＩＣ１のプラス入力端子には電圧変換
用抵抗Ｒ１の検出電圧が印加され、そのマイナス入力端
子に基準電圧が印加され、その出力端子から駆動回路Ｎ
２に比較電圧が出力されて負荷ＬＤに印加する電圧を安
定化させる過電流保護回路において、前記カレントトラ
ンスＴ１の１次巻線に接続されたは整流ダイオードＤ１
に垂下特性調整用抵抗Ｒ３を並列接続してなるものであ
る。
【００１０】本発明においては、過電流保護回路におけ
る出力電流を検出するために設けられたカレントトラン
スＴ１の２次側に接続されている整流ダイオードＤ３と
並列に垂下特性調整用抵抗Ｒ３を付加し、その垂下特性
調整用抵抗Ｒ３の抵抗値を適当な値を選択することによ
って、出力電圧ＥO の垂下の形を「へ」の字から「定電
流」あるいは「フ」の字に自由に設定することが出来
る。
る出力電流を検出するために設けられたカレントトラン
スＴ１の２次側に接続されている整流ダイオードＤ３と
並列に垂下特性調整用抵抗Ｒ３を付加し、その垂下特性
調整用抵抗Ｒ３の抵抗値を適当な値を選択することによ
って、出力電圧ＥO の垂下の形を「へ」の字から「定電
流」あるいは「フ」の字に自由に設定することが出来
る。
【００１１】
【発明の実施の形態】 実施の形態１． （構成）の説明 図１は本発明の実施の形態１の過電流保護回路の回路
図、図２は同過電流保護回路のカレントトランスＴ１の
２次側の電流波形図、図３は同過電流保護回路の検出電
圧ＶC 、検出電流ＩD ' の波形図、図４は同過電流保護
回路のダイオードＤ１削除の場合の検出電圧ＶC 、検出
電流ＩD ' の波形図、図５は同過電流保護回路の出力電
圧ＥO −出力電流ＩO の特性図である。図１において、
図２に示す従来の構成と同一の構成は同一符号を付して
重複した構成の説明を省略する。本発明の実施の形態１
では、カレントトランスＴ１の２次巻線の正極に接続さ
れているダイオードＤ１に、垂下特性調整用抵抗Ｒ３を
並列接続して構成されている。
図、図２は同過電流保護回路のカレントトランスＴ１の
２次側の電流波形図、図３は同過電流保護回路の検出電
圧ＶC 、検出電流ＩD ' の波形図、図４は同過電流保護
回路のダイオードＤ１削除の場合の検出電圧ＶC 、検出
電流ＩD ' の波形図、図５は同過電流保護回路の出力電
圧ＥO −出力電流ＩO の特性図である。図１において、
図２に示す従来の構成と同一の構成は同一符号を付して
重複した構成の説明を省略する。本発明の実施の形態１
では、カレントトランスＴ１の２次巻線の正極に接続さ
れているダイオードＤ１に、垂下特性調整用抵抗Ｒ３を
並列接続して構成されている。
【００１２】（動作）の説明 次に、本発明の実施の形態１の過電流保護回路の動作に
ついて説明する。主スイチング素子Ｑ１は制御回路Ｎ１
内の駆動回路Ｎ２から出力されるパルス電圧によって、
オン／オフのスイッチング動作を行っている。このと
き、主スイチング素子Ｑ１には、オン時に次式（１）で
表される出力電流ＩO に比例したパルス電流ＩD が流れ
る。
ついて説明する。主スイチング素子Ｑ１は制御回路Ｎ１
内の駆動回路Ｎ２から出力されるパルス電圧によって、
オン／オフのスイッチング動作を行っている。このと
き、主スイチング素子Ｑ１には、オン時に次式（１）で
表される出力電流ＩO に比例したパルス電流ＩD が流れ
る。
【００１３】 ＩD ＝（ΔＩO /(ＴＯＮ・ Ｎ））・ｔ＋（ＩO −ΔＩO /2)/Ｎ ・・・（１） ここでΔＩO ＝( ＴＯＮ／Ｌ）・（Ｅ１／Ｎ−ＥO ） Ｌ：Ｌ１のインダクタンス、ＴＯＮ：Ｑ１のオン時間 このパルス電流ＩD はカレントトランスＴ１の１次側に
も流れるため、カレントトランスＴ１の２次側にはパル
ス電流ＩD のｎ倍の検出電流ＩD ' が流れる。前述した
ように、この検出電流ＩD ' はカレントトランスＴ１に
よって直流分がカットされており、図２に示すようにＧ
ＮＤを中心に正側のエネルギーと負側のエネルギーが等
しくなる交流波形として現れる。このとき、検出電流Ｉ
D ' は次式（２）、ＩDA、ＩDBは次式（３）で、それぞ
れ表される。 ＩD ' ＝ｎ・（（ΔＩO /(ＴＯＮ・ Ｎ））・ｔ＋（ＩO −ΔＩO /2)/Ｎ） ・・・（２） ＩDA＝（ＴＣ−ＴＯＮ）・ＩD ' ／ＴＣ ・・・（３．１） 但し、ＴＣ：スイッチング周期 ＩDB＝ＴＯＮ・ＩD ' ／ＴＣ ・・・（３．２）
も流れるため、カレントトランスＴ１の２次側にはパル
ス電流ＩD のｎ倍の検出電流ＩD ' が流れる。前述した
ように、この検出電流ＩD ' はカレントトランスＴ１に
よって直流分がカットされており、図２に示すようにＧ
ＮＤを中心に正側のエネルギーと負側のエネルギーが等
しくなる交流波形として現れる。このとき、検出電流Ｉ
D ' は次式（２）、ＩDA、ＩDBは次式（３）で、それぞ
れ表される。 ＩD ' ＝ｎ・（（ΔＩO /(ＴＯＮ・ Ｎ））・ｔ＋（ＩO −ΔＩO /2)/Ｎ） ・・・（２） ＩDA＝（ＴＣ−ＴＯＮ）・ＩD ' ／ＴＣ ・・・（３．１） 但し、ＴＣ：スイッチング周期 ＩDB＝ＴＯＮ・ＩD ' ／ＴＣ ・・・（３．２）
【００１４】抵抗Ｒ３が無い場合（Ｒ３＝∞）、従来例
どおりダイオードＤ１、電圧変換用抵抗Ｒ１によって直
流再生が行われ、検出電流ＩD ’は全て正側に現れる。
ここで、 ダイオードＤ１に垂下特性調整用抵抗Ｒ３を
付加することによって、直流の再生分が減少し、次式
（４）で表されるＩDB' 分だけ負側にシフトする（図３
参照）。 ＩDB' ＝（ＩDB・Ｒ１）／（Ｒ１＋Ｒ３） ・・・（４） と、表される。ダイオードＤ１を解除した場合（Ｒ３＝
０）、カレントトランスＴ１の２次側の交流波形そのも
のが電圧変換用抵抗Ｒ１に印加されるが、このときは過
電流によって主スイチング素子Ｑ１のオン時間ＴＯＮが
短くなると、正負のエネルギーが等しくなるように正確
にシフトする（図４参照）。その結果、負荷Ｎ２が重く
なるほど出力電流ＩO が小さくなる（これを「フの字垂
下」と呼ぶ：［図５参照］）。
どおりダイオードＤ１、電圧変換用抵抗Ｒ１によって直
流再生が行われ、検出電流ＩD ’は全て正側に現れる。
ここで、 ダイオードＤ１に垂下特性調整用抵抗Ｒ３を
付加することによって、直流の再生分が減少し、次式
（４）で表されるＩDB' 分だけ負側にシフトする（図３
参照）。 ＩDB' ＝（ＩDB・Ｒ１）／（Ｒ１＋Ｒ３） ・・・（４） と、表される。ダイオードＤ１を解除した場合（Ｒ３＝
０）、カレントトランスＴ１の２次側の交流波形そのも
のが電圧変換用抵抗Ｒ１に印加されるが、このときは過
電流によって主スイチング素子Ｑ１のオン時間ＴＯＮが
短くなると、正負のエネルギーが等しくなるように正確
にシフトする（図４参照）。その結果、負荷Ｎ２が重く
なるほど出力電流ＩO が小さくなる（これを「フの字垂
下」と呼ぶ：［図５参照］）。
【００１５】このように垂下特性調整用抵抗Ｒ３の大き
さを変えることによって直流再生分を調整でき、上記Ｒ
３＝∞時の「ヘの字垂下」から、Ｒ３＝０時の「フの字
垂下」まで、任意の垂下特性を得ることができる。更
に、垂下特性調整用抵抗Ｒ３を０と∞の間の値で調整す
ることにより、負荷ＬＤを重くしていくと定電流で垂下
する「定電流垂下」となる。これは、過電流検出値ＩOD
が主スイチング素子Ｑ１のオン時間ＴＯＮの長さに影響
されないためであるが、このことは過電流検出値ＩODが
入力電源Ｖ１の入力電圧Ｅ1 の変動に依らず一定である
ことを意味する。
さを変えることによって直流再生分を調整でき、上記Ｒ
３＝∞時の「ヘの字垂下」から、Ｒ３＝０時の「フの字
垂下」まで、任意の垂下特性を得ることができる。更
に、垂下特性調整用抵抗Ｒ３を０と∞の間の値で調整す
ることにより、負荷ＬＤを重くしていくと定電流で垂下
する「定電流垂下」となる。これは、過電流検出値ＩOD
が主スイチング素子Ｑ１のオン時間ＴＯＮの長さに影響
されないためであるが、このことは過電流検出値ＩODが
入力電源Ｖ１の入力電圧Ｅ1 の変動に依らず一定である
ことを意味する。
【００１６】（効果）の説明 以上のように実施の形態によれば、カレントトランスＴ
１の２次側に接続されている整流ダイオードＤ１と並列
に垂下特性調整用抵抗３を付加することによって、垂下
の形を「へ」の字から「定電流」或いは「フ」の字に自
由に設定することができるため、電源装置、負荷の特性
を考慮しながら、定格電流以上の余分な電流を流さない
最適な過電流保護回路が実現できる。また、入力電圧Ｅ
1 の影響を受けない過電流保護回路を実現することも容
易である。このことは、部品の設計を容易にすると共
に、更なる小型化に貢献することができる。
１の２次側に接続されている整流ダイオードＤ１と並列
に垂下特性調整用抵抗３を付加することによって、垂下
の形を「へ」の字から「定電流」或いは「フ」の字に自
由に設定することができるため、電源装置、負荷の特性
を考慮しながら、定格電流以上の余分な電流を流さない
最適な過電流保護回路が実現できる。また、入力電圧Ｅ
1 の影響を受けない過電流保護回路を実現することも容
易である。このことは、部品の設計を容易にすると共
に、更なる小型化に貢献することができる。
【００１７】（利用形態）の説明 この実施に形態１は、１例に過ぎず他の形態でも実現可
能である。例えば実施の形態１では、カレントトランス
Ｔ１を用いた過電流保護回路について述べたが、抵抗を
用いても実現可能である。また、主スイッチング素子は
ＭＯＳ ＦＥＴに限らず、ＢＪＴ等も可能である。さら
に実施の形態１では、１石フォワード型の電源装置に適
用したが、ハーフブリッジ型やフルブリッジ型等にも適
用できることはいうまでもない。
能である。例えば実施の形態１では、カレントトランス
Ｔ１を用いた過電流保護回路について述べたが、抵抗を
用いても実現可能である。また、主スイッチング素子は
ＭＯＳ ＦＥＴに限らず、ＢＪＴ等も可能である。さら
に実施の形態１では、１石フォワード型の電源装置に適
用したが、ハーフブリッジ型やフルブリッジ型等にも適
用できることはいうまでもない。
【００１８】
【発明の効果】本発明は以上説明したとおり、過電流保
護回路における出力電流を検出するために設けられたカ
レントトランスＴ１の２次側に接続されている整流ダイ
オードＤ１と並列に垂下特性調整用抵抗Ｒ３を付加する
ことによって、出力電圧ＥO の垂下の形を「へ」の字か
ら「定電流」あるいは「フ」の字に自由に設定すること
が出来るため、電源装置に接続される負荷の特性を考慮
しながら、定格電流以上の余分な電流を流さない最適な
過電流保護回路が実現でき、また入力電圧Ｅ1 の影響を
受けない過電流保護回路を実現することも容易であるた
め、部品の設計を容易にすると共に、更なる小型化に貢
献することが出来るという効果を有する。
護回路における出力電流を検出するために設けられたカ
レントトランスＴ１の２次側に接続されている整流ダイ
オードＤ１と並列に垂下特性調整用抵抗Ｒ３を付加する
ことによって、出力電圧ＥO の垂下の形を「へ」の字か
ら「定電流」あるいは「フ」の字に自由に設定すること
が出来るため、電源装置に接続される負荷の特性を考慮
しながら、定格電流以上の余分な電流を流さない最適な
過電流保護回路が実現でき、また入力電圧Ｅ1 の影響を
受けない過電流保護回路を実現することも容易であるた
め、部品の設計を容易にすると共に、更なる小型化に貢
献することが出来るという効果を有する。
【図１】本発明の実施の形態１の過電流保護回路の回路
図である。
図である。
【図２】同過電流保護回路のカレントトランスＴ１の２
次側の電流波形図である。
次側の電流波形図である。
【図３】同過電流保護回路の検出電圧ＶC 、検出電流の
ＩD ' の波形図である。
ＩD ' の波形図である。
【図４】同過電流保護回路のダイオードＤ１削除の場合
の検出電圧ＶC 、検出電流のＩD ' の波形図である。
の検出電圧ＶC 、検出電流のＩD ' の波形図である。
【図５】同過電流保護回路の出力電圧ＥO −出力電流Ｉ
O の特性図である。
O の特性図である。
【図６】従来の過電流保護回路の回路図である。
【図７】同過電流保護回路の検出電圧ＶC 、検出電流の
ＩD ' の波形図である。
ＩD ' の波形図である。
【図８】同過電流保護回路の出力電圧ＥO −出力電流Ｉ
O の特性図である。
O の特性図である。
Ｖ１ 入力電源、 Ｃ１〜Ｃ２ コンデンサ、Ｔ１ カ
レントトランス、Ｔ２主トランス、Ｄ１〜Ｄ３ ダイオ
ード、Ｑ１ スイッチング素子、Ｌ１ インダクタ、Ｌ
Ｄ 負荷、Ｒ１ 抵抗、Ｒ３ 垂下特性調整用抵抗、Ｉ
Ｃ１ 過電流検出用コンパレータ、Ｎ１ 制御回路、Ｎ
２ 駆動回路。
レントトランス、Ｔ２主トランス、Ｄ１〜Ｄ３ ダイオ
ード、Ｑ１ スイッチング素子、Ｌ１ インダクタ、Ｌ
Ｄ 負荷、Ｒ１ 抵抗、Ｒ３ 垂下特性調整用抵抗、Ｉ
Ｃ１ 過電流検出用コンパレータ、Ｎ１ 制御回路、Ｎ
２ 駆動回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 1/00 H02M 3/335
Claims (1)
- 【請求項１】 カレントトランスの１次巻線とスイッチ
ング素子を介して、入力電源に１次巻線を接続した電圧
変換用主トランスと、 前記電圧変換用主トランスの２次巻線に接続された平滑
回路と、 前記平滑回路の出力側に接続された負荷と、 前記カレントトランスの２次巻線に接続された整流ダイ
オードと、 前記カレントトランスの２次巻線と前記整流ダイオード
に並列接続された電圧変換用抵抗と、 前記電圧変換用抵抗の検出電圧と基準電圧とを比較した
結果に基づき、前記スイッチング素子を駆動して、前記
負荷に印加される出力電圧を一定に保つように制御する
制御回路と、 前記整流ダイオードに並列接続された垂下特性調整用抵
抗と、 を有することを特徴とする過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07801597A JP3251192B2 (ja) | 1997-03-28 | 1997-03-28 | 過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07801597A JP3251192B2 (ja) | 1997-03-28 | 1997-03-28 | 過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10271817A JPH10271817A (ja) | 1998-10-09 |
| JP3251192B2 true JP3251192B2 (ja) | 2002-01-28 |
Family
ID=13649979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07801597A Expired - Fee Related JP3251192B2 (ja) | 1997-03-28 | 1997-03-28 | 過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3251192B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101155698B1 (ko) | 2009-02-06 | 2012-06-12 | 신덴겐코교 가부시키가이샤 | 전류 검출 회로 및 변압기 전류 측정 시스템 |
| CN102137206B (zh) * | 2011-03-14 | 2013-10-30 | 汉达尔通信技术(北京)有限公司 | 一种用于可视终端中外接电话机的电流源 |
| DE102016123515B4 (de) * | 2016-12-06 | 2019-02-07 | Universität Paderborn | Strommesseinrichtung sowie Verfahren zur Messung eines elektrischen Stromes in einem Stromleiter |
| CN111426887A (zh) * | 2020-04-22 | 2020-07-17 | 四川大学 | 一种关于脉冲电流脉宽比较的方法 |
| CN113098255B (zh) * | 2021-05-20 | 2022-05-20 | 浙江万松电气有限公司 | 一种高工作电压、小功率的开关电源电路 |
| CN114062771B (zh) * | 2022-01-14 | 2022-04-12 | 天宜微电子(北京)有限公司 | 过流检测电路、过流检测方法及直流变换系统 |
-
1997
- 1997-03-28 JP JP07801597A patent/JP3251192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10271817A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| US6806694B2 (en) | Switching regulator with dynamic current limiting and drive circuit for the switching regulator | |
| JP3475892B2 (ja) | スイッチング電源装置 | |
| JP3251192B2 (ja) | 過電流保護回路 | |
| US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
| JP3198831B2 (ja) | スイッチング電源装置 | |
| JP5129208B2 (ja) | スイッチング電源装置 | |
| JP3223695B2 (ja) | スイッチング電源装置 | |
| JP2002305876A (ja) | スイッチング電源装置 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JP3129037B2 (ja) | スイッチング電源装置 | |
| JP2984466B2 (ja) | リンギングチョ−クコンバ−タ | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR970002431Y1 (ko) | 링잉 초크 컨버터 | |
| JP3129036B2 (ja) | スイッチング電源装置 | |
| JPH073832Y2 (ja) | スイッチング電源の突入電流防止回路 | |
| JP3433799B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004274904A (ja) | スイッチング電源装置 | |
| JPS5932218Y2 (ja) | 直流直流変換回路 | |
| JP3469510B2 (ja) | 自励式スイッチング電源回路 | |
| JP3356801B2 (ja) | 突入電流防止回路 | |
| JPH0866031A (ja) | スイッチング電源装置 | |
| JPH08317646A (ja) | スイッチング電源装置 | |
| JP2019106811A (ja) | 絶縁型スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |