JP3356801B2 - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JP3356801B2 JP3356801B2 JP21282392A JP21282392A JP3356801B2 JP 3356801 B2 JP3356801 B2 JP 3356801B2 JP 21282392 A JP21282392 A JP 21282392A JP 21282392 A JP21282392 A JP 21282392A JP 3356801 B2 JP3356801 B2 JP 3356801B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- primary winding
- circuit
- inrush current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、直流電源をスイッチン
グして高周波に変換する際に、電源投入時に発生する突
入電流のピークを抑える突入電流防止回路に関する。
グして高周波に変換する際に、電源投入時に発生する突
入電流のピークを抑える突入電流防止回路に関する。
【０００２】
【従来の技術】スイッチングレギュレータの一種として
図１１に示した構成のものが知られている。Ｖｉｎは整
流回路などからなる直流電源，Ｃ１は平滑用電解コンデ
ンサ，Ｔは絶縁トランス（高周波トランス），Ｎ１，Ｎ
２，Ｎ３は１次巻線，Ｎ４は２次巻線，Ｓ１はスイッ
チ，Ｑ１，Ｑ２はスイッチング素子，Ｄ１乃至Ｄ３はダ
イオード，Ｒ１乃至Ｒ３は抵抗，Ｃ２，Ｃ３はコンザン
サ，Ｌ１はインダクタ，ＳＣＲはサイリスタ，ＣＯＮは
ＰＷＭ制御回路，ＴＯは出力端子である。
図１１に示した構成のものが知られている。Ｖｉｎは整
流回路などからなる直流電源，Ｃ１は平滑用電解コンデ
ンサ，Ｔは絶縁トランス（高周波トランス），Ｎ１，Ｎ
２，Ｎ３は１次巻線，Ｎ４は２次巻線，Ｓ１はスイッ
チ，Ｑ１，Ｑ２はスイッチング素子，Ｄ１乃至Ｄ３はダ
イオード，Ｒ１乃至Ｒ３は抵抗，Ｃ２，Ｃ３はコンザン
サ，Ｌ１はインダクタ，ＳＣＲはサイリスタ，ＣＯＮは
ＰＷＭ制御回路，ＴＯは出力端子である。
【０００３】このような構成のスイッチングレギュレー
タは、スイッチＳ１のオンにより直流電源Ｖｉｎから入
力される直流電圧を一対のスイッチング素子Ｑ１，Ｑ２
によってスイッチングして高周波に変換した後、この高
周波を絶縁トランスＴによって昇圧して２次コイルＮ４
に出力させ、この昇圧高周波をＤ３，Ｌ１，Ｃ３からな
る整流，平滑回路によって直流に変換して端子ＴＯから
出力するものである。ここでＰＷＭ制御回路ＣＯＮは、
一対のスイッチング素子Ｑ１，Ｑ２を制御して各素子Ｑ
１，Ｑ２のスイッチング動作によって出力される高周波
のパルス幅を調整させることにより、端子ＴＯから出力
される直流電圧が一定となるような制御動作を行なって
いる。また、スイッチング素子Ｑ１と並列接続されてい
るコンデンサＣ２はＱ１がオン，オフしたとき、オフ時
の電圧をある程度抑える（クランプ）ように働くクラン
プ用コンデンサである。
タは、スイッチＳ１のオンにより直流電源Ｖｉｎから入
力される直流電圧を一対のスイッチング素子Ｑ１，Ｑ２
によってスイッチングして高周波に変換した後、この高
周波を絶縁トランスＴによって昇圧して２次コイルＮ４
に出力させ、この昇圧高周波をＤ３，Ｌ１，Ｃ３からな
る整流，平滑回路によって直流に変換して端子ＴＯから
出力するものである。ここでＰＷＭ制御回路ＣＯＮは、
一対のスイッチング素子Ｑ１，Ｑ２を制御して各素子Ｑ
１，Ｑ２のスイッチング動作によって出力される高周波
のパルス幅を調整させることにより、端子ＴＯから出力
される直流電圧が一定となるような制御動作を行なって
いる。また、スイッチング素子Ｑ１と並列接続されてい
るコンデンサＣ２はＱ１がオン，オフしたとき、オフ時
の電圧をある程度抑える（クランプ）ように働くクラン
プ用コンデンサである。
【０００４】このような動作を行う場合、スイッチＳ１
をオンした瞬間に直流電源Ｖｉｎから大容量の平滑用電
解コンデンサＣ１に短時間で流入する充電電流に基き、
大きな突入電流（インラッシュ電流）が生じこれが周辺
回路等に影響を与える。このため通常は充電電流経路に
抵抗Ｒ１を設けて、この抵抗Ｒ１を突入電流制限用抵抗
として動作させることにより、突入電流のピーク値を抑
えることが行われている。
をオンした瞬間に直流電源Ｖｉｎから大容量の平滑用電
解コンデンサＣ１に短時間で流入する充電電流に基き、
大きな突入電流（インラッシュ電流）が生じこれが周辺
回路等に影響を与える。このため通常は充電電流経路に
抵抗Ｒ１を設けて、この抵抗Ｒ１を突入電流制限用抵抗
として動作させることにより、突入電流のピーク値を抑
えることが行われている。
【０００５】そして充電完了後１次巻線Ｎ３から出力さ
せた電圧をダイオードＤ１を介してサイリスタＳＣＲの
ゲート端子に印加し、サイリスタＳＣＲをオンさせて抵
抗Ｒ１を短絡するように図られている。すなわち、抵抗
Ｒ１はコンデンサＣ１の充電時のみ用いられるようにな
っている。Ｍは突入電流防止回路を構成している。図１
０はコンデンサＣ１に対する印加電圧ａと入力電流ｂの
波形図を示している。突入電流Ｉｐは（２の平方根・Ｅ
ｉｎ／Ｒ１）によって決定される。
せた電圧をダイオードＤ１を介してサイリスタＳＣＲの
ゲート端子に印加し、サイリスタＳＣＲをオンさせて抵
抗Ｒ１を短絡するように図られている。すなわち、抵抗
Ｒ１はコンデンサＣ１の充電時のみ用いられるようにな
っている。Ｍは突入電流防止回路を構成している。図１
０はコンデンサＣ１に対する印加電圧ａと入力電流ｂの
波形図を示している。突入電流Ｉｐは（２の平方根・Ｅ
ｉｎ／Ｒ１）によって決定される。
【０００６】図１２はスイッチングレギュレータの他の
構成を示すもので、図１１に比べてスイッチング素子が
Ｑ１の１個のみ用いられている点が異なっている。これ
に基き図１１でスイッチング素子Ｑ２が直列接続された
１次巻線Ｎ２も不要になっている。動作は図１１の場合
に準じて行われる。
構成を示すもので、図１１に比べてスイッチング素子が
Ｑ１の１個のみ用いられている点が異なっている。これ
に基き図１１でスイッチング素子Ｑ２が直列接続された
１次巻線Ｎ２も不要になっている。動作は図１１の場合
に準じて行われる。
【０００７】
【発明が解決しようとする課題】ところで従来の突入電
流防止回路では、次のような各問題がある。
流防止回路では、次のような各問題がある。
【０００８】１．突入電流制限用抵抗として動作する抵
抗Ｒ１を短絡させるサイリスタＳＣＲのゲート端子に印
加する制御電圧を得るため、わざわざ１次巻線Ｎ３を用
意しなければならない。
抗Ｒ１を短絡させるサイリスタＳＣＲのゲート端子に印
加する制御電圧を得るため、わざわざ１次巻線Ｎ３を用
意しなければならない。
【０００９】２．この１次巻線Ｎ３から得られる制御電
圧は、直流電源Ｖｉｎの大きさに比例するので、この直
流電源Ｖｉｎが大きくなるとその制御電圧も大きくなる
ため、サイリスタＳＣＲのゲート電流制限抵抗として働
く抵抗Ｒ３の損失電力が増加する。
圧は、直流電源Ｖｉｎの大きさに比例するので、この直
流電源Ｖｉｎが大きくなるとその制御電圧も大きくなる
ため、サイリスタＳＣＲのゲート電流制限抵抗として働
く抵抗Ｒ３の損失電力が増加する。
【００１０】３．この１次巻線Ｎ３から得られる制御電
圧はパルス電圧であるため、パルス幅が狭くなったとき
にサイリスタＳＣＲのゲート端子に印加されるゲートパ
ワーが不十分となるので、サイリスタＳＣＲを確実に動
作させるのが不可能となる。
圧はパルス電圧であるため、パルス幅が狭くなったとき
にサイリスタＳＣＲのゲート端子に印加されるゲートパ
ワーが不十分となるので、サイリスタＳＣＲを確実に動
作させるのが不可能となる。
【００１１】本発明は以上のような問題に対処してなさ
れたもので、スイッチング素子と並列接続されたクラン
プ用コンデンサを利用することにより従来問題を解決す
るようにした突入電流防止回路を提供することを目的と
するものである。
れたもので、スイッチング素子と並列接続されたクラン
プ用コンデンサを利用することにより従来問題を解決す
るようにした突入電流防止回路を提供することを目的と
するものである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明は、直流電源と変圧器の１次巻線とスイッチン
グ素子とが直列接続され、この直列接続された回路の途
中経路に突入電流制限用抵抗とこの抵抗を短絡する抵抗
短絡用開閉素子とが並列接続され、さらに前記スイッチ
ング素子にクランプ用コンデンサが並列接続されてなる
突入電流防止回路において、前記変圧器の１次巻線に第
２の１次巻線を並列接続し、この第２の１次巻線に第２
のスイッチング素子を直列接続し、前記クランプ用コン
デンサをダイオードを介して前記抵抗短絡用開閉素子の
ゲート端子に接続し、前記クランプ用コンデンサの端子
電圧を前記ゲート端子に印加して前記抵抗短絡用開閉素
子の開閉動作を制御することを特徴とするものである。
に本発明は、直流電源と変圧器の１次巻線とスイッチン
グ素子とが直列接続され、この直列接続された回路の途
中経路に突入電流制限用抵抗とこの抵抗を短絡する抵抗
短絡用開閉素子とが並列接続され、さらに前記スイッチ
ング素子にクランプ用コンデンサが並列接続されてなる
突入電流防止回路において、前記変圧器の１次巻線に第
２の１次巻線を並列接続し、この第２の１次巻線に第２
のスイッチング素子を直列接続し、前記クランプ用コン
デンサをダイオードを介して前記抵抗短絡用開閉素子の
ゲート端子に接続し、前記クランプ用コンデンサの端子
電圧を前記ゲート端子に印加して前記抵抗短絡用開閉素
子の開閉動作を制御することを特徴とするものである。
【００１３】
【作用】本発明の構成によれば、スイッチング素子に並
列接続されているクランプ用コンデンサをダイオードを
介して抵抗短絡用開閉素子のゲート端子に接続するよう
にしたので、ゲート端子には絶縁トランスの１次巻線か
らでなくクランプ用コンデンサから得られた端子電圧が
制御電圧として印加される。これによりわざわざそのた
めの１次巻線Ｎ３を用意する必要はなくなり、またその
制御電圧は直流電源の大きさに比例せず、さらに制御電
圧はパルス電圧でなく直流電圧が得られる。
列接続されているクランプ用コンデンサをダイオードを
介して抵抗短絡用開閉素子のゲート端子に接続するよう
にしたので、ゲート端子には絶縁トランスの１次巻線か
らでなくクランプ用コンデンサから得られた端子電圧が
制御電圧として印加される。これによりわざわざそのた
めの１次巻線Ｎ３を用意する必要はなくなり、またその
制御電圧は直流電源の大きさに比例せず、さらに制御電
圧はパルス電圧でなく直流電圧が得られる。
【００１４】
【実施例】以下図面を参照して本発明の実施例を説明す
る。
る。
【００１５】図１は本発明の突入電流防止回路の第１の
実施例を示す結線図で、Ｖｉｎは整流回路などからなる
直流電源，Ｃ１は平滑用電解コンデンサ，Ｔは絶縁トラ
ンス（高周波トランス），Ｎ１，Ｎ２は１次巻線，Ｎ４
は２次巻線，Ｓ１はスイッチ，Ｑ１，Ｑ２はスイッチン
グ素子，Ｄ１乃至Ｄ３はダイオード，Ｒ１乃至Ｒ３は抵
抗，Ｃ２，Ｃ３はコンデンサ，Ｌ１はインダクタ，ＳＣ
Ｒはサイリスタ，ＣＯＮはＰＷＭ制御回路，ＴＯは出力
端子，Ｍは突入電流防止回路である。
実施例を示す結線図で、Ｖｉｎは整流回路などからなる
直流電源，Ｃ１は平滑用電解コンデンサ，Ｔは絶縁トラ
ンス（高周波トランス），Ｎ１，Ｎ２は１次巻線，Ｎ４
は２次巻線，Ｓ１はスイッチ，Ｑ１，Ｑ２はスイッチン
グ素子，Ｄ１乃至Ｄ３はダイオード，Ｒ１乃至Ｒ３は抵
抗，Ｃ２，Ｃ３はコンデンサ，Ｌ１はインダクタ，ＳＣ
Ｒはサイリスタ，ＣＯＮはＰＷＭ制御回路，ＴＯは出力
端子，Ｍは突入電流防止回路である。
【００１６】直流電源Ｖｉｎと絶縁トランスＴの１次巻
線Ｎ１とスイッチング素子Ｑ１とが直列接続され、この
直列接続された回路の途中経路に突入電流制限用抵抗と
して働く抵抗Ｒ１と、この抵抗Ｒ１を短絡する抵抗短絡
用開閉素子として働くサイリスタＳＣＲとが並列接続さ
れている。さらにクランプ用コンデンサＣ２がスイッチ
ング素子Ｑ１に並列接続され、他のスイッチング素子Ｑ
２が１次巻線Ｎ２に直列接続されている。
線Ｎ１とスイッチング素子Ｑ１とが直列接続され、この
直列接続された回路の途中経路に突入電流制限用抵抗と
して働く抵抗Ｒ１と、この抵抗Ｒ１を短絡する抵抗短絡
用開閉素子として働くサイリスタＳＣＲとが並列接続さ
れている。さらにクランプ用コンデンサＣ２がスイッチ
ング素子Ｑ１に並列接続され、他のスイッチング素子Ｑ
２が１次巻線Ｎ２に直列接続されている。
【００１７】次に本実施例の動作を説明する。
【００１８】スイッチＳ１のオンにより、直流電源Ｖｉ
ｎから入力される直流電圧を一対のスイッチング素子Ｑ
１，Ｑ２によって高周波に変換した後、この高周波を絶
縁トランスＴによって昇圧して２次コイルＮ４に出力さ
せ、この昇圧高周波をＤ３，Ｌ１，Ｃ３からなる整流，
平滑回路によって直流に変換して端子ＴＯから出力す
る。
ｎから入力される直流電圧を一対のスイッチング素子Ｑ
１，Ｑ２によって高周波に変換した後、この高周波を絶
縁トランスＴによって昇圧して２次コイルＮ４に出力さ
せ、この昇圧高周波をＤ３，Ｌ１，Ｃ３からなる整流，
平滑回路によって直流に変換して端子ＴＯから出力す
る。
【００１９】ここでＰＷＭ制御回路ＣＯＮは、一対のス
イッチング素子Ｑ１，Ｑ２を制御して各素子Ｑ１，Ｑ２
のスイッチング動作によって出力される高周波のパルス
幅を調整させることにより、端子ＴＯから出力される直
流電圧が一定となるような制御動作を行う。ここで端子
ＴＯから出力される出力電圧Ｖｏｕｔは次のように示さ
れる。
イッチング素子Ｑ１，Ｑ２を制御して各素子Ｑ１，Ｑ２
のスイッチング動作によって出力される高周波のパルス
幅を調整させることにより、端子ＴＯから出力される直
流電圧が一定となるような制御動作を行う。ここで端子
ＴＯから出力される出力電圧Ｖｏｕｔは次のように示さ
れる。
【００２０】 Ｖｏｕｔ＝Ｖｉｎ・（Ｎ２／Ｎ１）・｛ＴON／（ＴON＋ＴOFF ）｝ …(1)
【００２１】図８は直流電源Ｖｉｎの入力電圧が低い場
合のＰＷＭ制御回路ＣＯＮによる制御動作を示し、式
(1) に基いてＴONはＴOFF より大きくなるように制御さ
れる。なおＯＮ部分はＶG を示し、ＯＦＦ部分はＶｉｎ
を示している。ＶN1は２次巻線Ｎ１の出力電圧を示して
いる。
合のＰＷＭ制御回路ＣＯＮによる制御動作を示し、式
(1) に基いてＴONはＴOFF より大きくなるように制御さ
れる。なおＯＮ部分はＶG を示し、ＯＦＦ部分はＶｉｎ
を示している。ＶN1は２次巻線Ｎ１の出力電圧を示して
いる。
【００２２】図９は直流電源Ｖｉｎの入力電圧が高い場
合のＰＷＭ制御回路ＣＯＮによる制御動作を示し、式
(1) に基いてＴONはＴOFF より小さくなるように制御さ
れる。図８及び図９において次式が成立する。
合のＰＷＭ制御回路ＣＯＮによる制御動作を示し、式
(1) に基いてＴONはＴOFF より小さくなるように制御さ
れる。図８及び図９において次式が成立する。
【００２３】 ＴON・Ｖｉｎ＝ＴOFF ・ＶG …(2)
【００２４】従って、式(2) に基いて図８及び図９にお
いてＯＮ部分の面積はＯＦＦ部分の面積と等しく設定さ
れる。
いてＯＮ部分の面積はＯＦＦ部分の面積と等しく設定さ
れる。
【００２５】このような動作において、本実施例におい
てはクランプ用コンデンサＣ２がダイオードＤ１を介し
てサイリスタＳＣＲのゲート端子に接続されていること
により、このゲート端子には従来のように１次巻線から
でなくクランプ用コンデンサＣ２から得られた端子電圧
が制御電圧ＶG として印加される。
てはクランプ用コンデンサＣ２がダイオードＤ１を介し
てサイリスタＳＣＲのゲート端子に接続されていること
により、このゲート端子には従来のように１次巻線から
でなくクランプ用コンデンサＣ２から得られた端子電圧
が制御電圧ＶG として印加される。
【００２６】この制御電圧ＶG は図８及び図９に示した
ように、直流電源Ｖｉｎの入力電圧の高低によって変化
し次式で示されるように示される。
ように、直流電源Ｖｉｎの入力電圧の高低によって変化
し次式で示されるように示される。
【００２７】 ＶG ＝Ｖｉｎ×（ＴON／ＴOFF ） …(3)
【００２８】図３は式(3) に基いて入力電源電圧Ｖｉｎ
（横軸）に対するゲート印加電圧ＶG （縦軸）の関係を
示したものであり、Ａは本実施例による特性，Ｂは従来
のものの特性を示している。両者を比較すれば明らかな
ように、本実施例によればサイリスタＳＣＲの制御電圧
となるゲート印加電圧ＶG の変化は少なくなる。一方、
従来においてはゲート印加電圧ＶG の変化は極めて大き
くなっている。従って本実施例によれば突入電流防止回
路Ｍの入力電圧変化に対するゲート電圧の変化を少なく
抑えられることを示している。
（横軸）に対するゲート印加電圧ＶG （縦軸）の関係を
示したものであり、Ａは本実施例による特性，Ｂは従来
のものの特性を示している。両者を比較すれば明らかな
ように、本実施例によればサイリスタＳＣＲの制御電圧
となるゲート印加電圧ＶG の変化は少なくなる。一方、
従来においてはゲート印加電圧ＶG の変化は極めて大き
くなっている。従って本実施例によれば突入電流防止回
路Ｍの入力電圧変化に対するゲート電圧の変化を少なく
抑えられることを示している。
【００２９】このように本実施例によれば次のような効
果を得ることができる。
果を得ることができる。
【００３０】１．突入電流制限用抵抗として動作する抵
抗Ｒ１を短絡させるサイリスタＳＣＲのゲート端子に与
える制御電圧を得るため、わざわざ１次巻線Ｎ３を用意
する必要はなくなる。
抗Ｒ１を短絡させるサイリスタＳＣＲのゲート端子に与
える制御電圧を得るため、わざわざ１次巻線Ｎ３を用意
する必要はなくなる。
【００３１】２．ゲート端子に与える制御電圧は直流電
源Ｖｉｎが大きさに比例しないので、サイリスタＳＣＲ
のゲート電流制限抵抗として働く抵抗Ｒ３の損失電力が
増加しない。
源Ｖｉｎが大きさに比例しないので、サイリスタＳＣＲ
のゲート電流制限抵抗として働く抵抗Ｒ３の損失電力が
増加しない。
【００３２】３．ゲート端子に与える制御電圧はパルス
電圧でなくクランプ用コンデンサＣ２の端子電圧による
直流電圧であり、しかもその変化は少ないのでゲート端
子に加えられるゲートパワーは十分になるため、サイリ
スタを確実に動作させることができる。
電圧でなくクランプ用コンデンサＣ２の端子電圧による
直流電圧であり、しかもその変化は少ないのでゲート端
子に加えられるゲートパワーは十分になるため、サイリ
スタを確実に動作させることができる。
【００３３】図２は本発明の他の実施例を示すもので、
図１に比べてスイッチング素子がＱ１の１個のみ用いた
例を示すものである。これに基き図１では必要であった
２次巻線Ｎ２も不要となる。本実施例によっても前記実
施例に準じた動作が行われるので、同様な効果を得るこ
とができる。
図１に比べてスイッチング素子がＱ１の１個のみ用いた
例を示すものである。これに基き図１では必要であった
２次巻線Ｎ２も不要となる。本実施例によっても前記実
施例に準じた動作が行われるので、同様な効果を得るこ
とができる。
【００３４】各実施例においては抵抗Ｒ１と並列接続さ
れる抵抗短絡用開閉素子としては、サイリスタＳＣＲに
例をあげて説明したが何らこれに限ることはなく他の素
子を用いることもできる。図４乃至図７はそれらの例を
示すもので、図４はトライアックを用いた例、図５はＭ
ＯＳＦＥＴを用いた例、図６はトランジスタを用いた
例、図７はＩＧＢＴを用いた例を示している。要するに
制御電圧ＶG が印加されるゲート端子を有していて、こ
のゲート端子電圧によって開閉動作を行うような素子で
あれば良い。
れる抵抗短絡用開閉素子としては、サイリスタＳＣＲに
例をあげて説明したが何らこれに限ることはなく他の素
子を用いることもできる。図４乃至図７はそれらの例を
示すもので、図４はトライアックを用いた例、図５はＭ
ＯＳＦＥＴを用いた例、図６はトランジスタを用いた
例、図７はＩＧＢＴを用いた例を示している。要するに
制御電圧ＶG が印加されるゲート端子を有していて、こ
のゲート端子電圧によって開閉動作を行うような素子で
あれば良い。
【００３５】
【発明の効果】以上述べたように本発明によれば、スイ
ッチング素子に並列接続されているクランプ用コンデン
サをダイオードを介して抵抗短絡用開閉素子のゲート端
子に接続するようにしたので、１次巻線を不要にして制
御電圧を印加することができ、また直流電源の大きさに
比例しない制御電圧を印加することができ、さらにパル
ス電圧でなく変化の少ない直流電圧を印加することがで
きる。
ッチング素子に並列接続されているクランプ用コンデン
サをダイオードを介して抵抗短絡用開閉素子のゲート端
子に接続するようにしたので、１次巻線を不要にして制
御電圧を印加することができ、また直流電源の大きさに
比例しない制御電圧を印加することができ、さらにパル
ス電圧でなく変化の少ない直流電圧を印加することがで
きる。
【図１】本発明の突入電流防止回路の実施例を示す結線
図である。
図である。
【図２】本発明の他の実施例を示す結線図である。
【図３】本発明及び従来における入力電源電圧とゲート
印加電圧との関係を示す特性図である。
印加電圧との関係を示す特性図である。
【図４】本発明実施例に用いられる抵抗短絡用開閉素子
の具体例を示す結線図である。
の具体例を示す結線図である。
【図５】本発明実施例に用いられる抵抗短絡用開閉素子
の他の具体例を示す結線図である。
の他の具体例を示す結線図である。
【図６】本発明実施例に用いられる抵抗短絡用開閉素子
のその他の具体例を示す結線図である。
のその他の具体例を示す結線図である。
【図７】本発明実施例に用いられる抵抗短絡用開閉素子
のその他の具体例を示す結線図である。
のその他の具体例を示す結線図である。
【図８】本発明実施例の動作を説明する波形図である。
【図９】本発明実施例の動作を説明する波形図である。
【図１０】従来例における印加電圧及び入力電流の波形
図である。
図である。
【図１１】従来の突入電流防止回路を示す結線図であ
る。
る。
【図１２】従来の突入電流防止回路を示す結線図であ
る。
る。
Ｖｉｎ 直流電源 Ｓ１ スイッチ Ｃ１ 平滑用コンデンサ Ｃ２ クランプ用コンデンサ Ｑ１，Ｑ２ スイッチング素子 Ｒ１ 突入電流制限用抵抗 ＳＣＲ サイリスタ（抵抗短絡用開閉素子） Ｍ 突入電流防止回路 ＣＯＮ ＰＷＭ制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 和夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平３−173351（ＪＰ，Ａ) 特開 昭63−206160（ＪＰ，Ａ) 特開 平２−174557（ＪＰ，Ａ) 特開 平２−133066（ＪＰ，Ａ) 実開 昭63−90983（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/00 - 3/44
Claims (1)
- 【請求項１】 直流電源と変圧器の１次巻線とスイッチ
ング素子とが直列接続され、この直列接続された回路の
途中経路に突入電流制限用抵抗とこの抵抗を短絡する抵
抗短絡用開閉素子とが並列接続され、さらに前記スイッ
チング素子にクランプ用コンデンサが並列接続されてな
る突入電流防止回路において、前記変圧器の１次巻線に
第２の１次巻線を並列接続し、この第２の１次巻線に第
２のスイッチング素子を直列接続し、前記クランプ用コ
ンデンサをダイオードを介して前記抵抗短絡用開閉素子
のゲート端子に接続し、前記クランプ用コンデンサの端
子電圧を前記ゲート端子に印加して前記抵抗短絡用開閉
素子の開閉動作を制御することを特徴とする突入電流防
止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21282392A JP3356801B2 (ja) | 1992-08-10 | 1992-08-10 | 突入電流防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21282392A JP3356801B2 (ja) | 1992-08-10 | 1992-08-10 | 突入電流防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0670539A JPH0670539A (ja) | 1994-03-11 |
| JP3356801B2 true JP3356801B2 (ja) | 2002-12-16 |
Family
ID=16628952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21282392A Expired - Fee Related JP3356801B2 (ja) | 1992-08-10 | 1992-08-10 | 突入電流防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3356801B2 (ja) |
-
1992
- 1992-08-10 JP JP21282392A patent/JP3356801B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0670539A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2235776C (en) | An ac-dc power supply | |
| US5146399A (en) | Switching power apparatus having high factor and comprising pair of converter for obtaining fixed or variable output voltage | |
| US6201713B1 (en) | Switching power supply unit having sub-switching element and time constant circuit | |
| US6295211B1 (en) | Switching power supply unit having delay circuit for reducing switching frequency | |
| US6191965B1 (en) | Switching power supply | |
| US5488554A (en) | Low-loss clamp circuit | |
| US5517397A (en) | Flyback power converter with spike compensator circuit | |
| JPH07107737A (ja) | 高圧電源回路 | |
| US4999568A (en) | Switching power supply comprising pair of converters for obtaining constant or sinusoidal input current and fixed or variable output voltage | |
| US5155430A (en) | Switching power supply with constant or sinusoidal input current and with fixed or variable output voltage | |
| US11356029B2 (en) | Rectifying circuit and switched-mode power supply incorporating rectifying circuit | |
| JP3356801B2 (ja) | 突入電流防止回路 | |
| US6717826B2 (en) | Method to reduce bus voltage stress in a single-stage single switch power factor correction circuit | |
| EP0580237B1 (en) | Power factor correction circuit | |
| CA2214217C (en) | Switching power supply apparatus | |
| JP3223695B2 (ja) | スイッチング電源装置 | |
| JP2919182B2 (ja) | スイッチングレギュレータ制御回路 | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| KR20030005785A (ko) | 스너버 회로 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JP3155882B2 (ja) | スイッチングレギュレータ | |
| JP2962388B2 (ja) | 二石式絶縁形スイッチング電源 | |
| JPH0746835A (ja) | スイッチング電源装置およびそれを備えた電子回路装置 | |
| JPH03135367A (ja) | Ｄｃ―ｄｃコンバータ | |
| GB2050086A (en) | Direct current-to-direct current converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020903 |
|
| LAPS | Cancellation because of no payment of annual fees |