JPH03135367A - Ｄｃ―ｄｃコンバータ - Google Patents
Ｄｃ―ｄｃコンバータInfo
- Publication number
- JPH03135367A JPH03135367A JP1266616A JP26661689A JPH03135367A JP H03135367 A JPH03135367 A JP H03135367A JP 1266616 A JP1266616 A JP 1266616A JP 26661689 A JP26661689 A JP 26661689A JP H03135367 A JPH03135367 A JP H03135367A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- capacitor
- current
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 238000009499 grossing Methods 0.000 claims description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 16
- 238000000034 method Methods 0.000 abstract 2
- 239000013078 crystal Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33538—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、損失を低減するためのＤＣ−ＤＣコンバータ
の構成に関する。
の構成に関する。
近年高い周波数で利用できるスイッチング素子の開発に
伴いＤＣ−ＤＣコンバータのスイッチング周波数が高く
なるにつれて、大きな体積を占めるトランス、チョーク
コイル、平滑コンデンサを小さ（構成できるようになり
、その小形化が期待される。
伴いＤＣ−ＤＣコンバータのスイッチング周波数が高く
なるにつれて、大きな体積を占めるトランス、チョーク
コイル、平滑コンデンサを小さ（構成できるようになり
、その小形化が期待される。
ところが、スイッチング素子のターンオン、ターンオフ
時の電流と電圧の重なりによって生ずるスイッチング損
失が高周波化に伴って増加して、前記した部品や回路素
子が小さくなっているにもかかわらず、損失による発熱
の放熱対策のために全体の小形化が進んでいないのが現
状である。
時の電流と電圧の重なりによって生ずるスイッチング損
失が高周波化に伴って増加して、前記した部品や回路素
子が小さくなっているにもかかわらず、損失による発熱
の放熱対策のために全体の小形化が進んでいないのが現
状である。
第２図は従来の一方式のフォワード型のＤＣＤＣコンバ
ータの回路図であり、第４図はその電圧、電流の波形図
である。
ータの回路図であり、第４図はその電圧、電流の波形図
である。
直流源Ｅ５、トランスＴ、の一次巻線ＬＩ、スイッチン
グ素子であるトランジスタＱ１が直列回路を構成してお
り、トランスＴ＋ の二次巻線Ｌ２には整流ダイオード
ＤＩ、チョークコイルＬ３、フライホイールダイオード
Ｄ２、平滑コンデンサＣ３からなる整流、平滑回路が接
続している。
グ素子であるトランジスタＱ１が直列回路を構成してお
り、トランスＴ＋ の二次巻線Ｌ２には整流ダイオード
ＤＩ、チョークコイルＬ３、フライホイールダイオード
Ｄ２、平滑コンデンサＣ３からなる整流、平滑回路が接
続している。
トランジスタＱ１には図示を省略しである制御回路から
ゲート電圧が加えられる。
ゲート電圧が加えられる。
このようなりＣ−ＤＣコンバータは、トランジスタＱ、
がオンしている時に入力側のトランスＴ。
がオンしている時に入力側のトランスＴ。
の−次巻線Ｌ１に電流が流れ、出力側の二次巻線Ｌ２の
誘起電圧から整流、平滑回路を用いて直流出力を出力端
子１．１′に得る。
誘起電圧から整流、平滑回路を用いて直流出力を出力端
子１．１′に得る。
第４図はトランジスタＱ１のゲート電圧ＶＧＩ、ドレイ
ン・ソース間電圧Ｖ ｇ Ｈ５−次巻ｖＡＬ ｌを経て
トランジスタＱ、を流れる電流ＩＯ＋の波形を、横軸に
共通の時間軸をとって表しである。トランジスタＱ、が
ターンオンする時刻１．からその後の時刻ｔ２までの期
間、およびターンオフする時刻ｔ３からその後の時刻ｔ
４までの期間ではドレイン・ソース間電圧ＶＱＩと電流
Ｔ（Ｉ＋が重なっている。この重なりにより、スイッチ
ング損失が生じる。
ン・ソース間電圧Ｖ ｇ Ｈ５−次巻ｖＡＬ ｌを経て
トランジスタＱ、を流れる電流ＩＯ＋の波形を、横軸に
共通の時間軸をとって表しである。トランジスタＱ、が
ターンオンする時刻１．からその後の時刻ｔ２までの期
間、およびターンオフする時刻ｔ３からその後の時刻ｔ
４までの期間ではドレイン・ソース間電圧ＶＱＩと電流
Ｔ（Ｉ＋が重なっている。この重なりにより、スイッチ
ング損失が生じる。
従来の一方式のＤＣ−ＤＣコンバータは、このようにし
て生ずるスイッチング１員失が高周波化に伴って増加す
る。また、スイッチング素子としてトランジスタＱＩの
ように絶縁ゲート型電界効果トランジスタを用いた場合
、時刻ｔ１においてはトランジスタ出力に寄生する寄生
容量Ｃ２に電荷がある状態でターンオフすることになり
、寄生容量Ｃ２の短絡による損失とノイズも発生する。
て生ずるスイッチング１員失が高周波化に伴って増加す
る。また、スイッチング素子としてトランジスタＱＩの
ように絶縁ゲート型電界効果トランジスタを用いた場合
、時刻ｔ１においてはトランジスタ出力に寄生する寄生
容量Ｃ２に電荷がある状態でターンオフすることになり
、寄生容量Ｃ２の短絡による損失とノイズも発生する。
本発明の課題は、損失を低減することのできる１石式の
ＤＣ−ＤＣコンバータを提供することにある。
ＤＣ−ＤＣコンバータを提供することにある。
本発明は直流源、トランスの一次巻線、スイッチング素
子を直列接続し、該トランスの二次巻線に接続する整流
、平滑回路を経て直流出力を得るＤＣ−ＤＣコンバータ
において、スイッチング素子に並列にコンデンサを接続
し、二次巻線と整流ダイオード間に可飽和リアクトルを
接続してあることを特徴とする。
子を直列接続し、該トランスの二次巻線に接続する整流
、平滑回路を経て直流出力を得るＤＣ−ＤＣコンバータ
において、スイッチング素子に並列にコンデンサを接続
し、二次巻線と整流ダイオード間に可飽和リアクトルを
接続してあることを特徴とする。
以下、本発明のＤＣ−ＤＣコンバータの実施例を示す第
１図の回路図を参照しながら説明する。
１図の回路図を参照しながら説明する。
なお、第２図と同一部分は同じ符号を付与しである。
第１図の１石式のＤＣ−ＤＣコンバータは、直流源Ｅ８
、トランスＴＩの一次巻線Ｌ１、スイッチング素子であ
る絶縁ゲート型電界効果トランジスタＱ、が直列回路を
構成しており、トランスＴの二次巻線Ｌ２には整流ダイ
オードＤＩ、チョークコイルし１、フライホイールダイ
オードＤ２、平滑コンデンサＣ９からなる整流、平滑回
路が接続している。
、トランスＴＩの一次巻線Ｌ１、スイッチング素子であ
る絶縁ゲート型電界効果トランジスタＱ、が直列回路を
構成しており、トランスＴの二次巻線Ｌ２には整流ダイ
オードＤＩ、チョークコイルし１、フライホイールダイ
オードＤ２、平滑コンデンサＣ９からなる整流、平滑回
路が接続している。
さらに、トランジスタＱ１にはコンデンサＣ３が並列接
続しており、整流回路の整流ダイオードＤ、と二次巻線
Ｌ２間には可飽和リアクトルし。
続しており、整流回路の整流ダイオードＤ、と二次巻線
Ｌ２間には可飽和リアクトルし。
が接続し、トランジスタＱ１のオン期間にトランスＴ、
を通して電力を伝送するようにしである。
を通して電力を伝送するようにしである。
このように構成されたＤＣ−ＤＣコンバータの動作を第
３図の波形図を参照しながら説明する。
３図の波形図を参照しながら説明する。
第３図はトランジスタＱ、のゲート電圧ＶＧＩ、ドレイ
ン・ソース間電圧Ｖ。Ｉ、ドレインからソースへ流れる
電流■。い整流ダイオードＤ１の電流１０、トランジス
タＱＩの寄生容量Ｃ２とコンデンサＣ３に流れる電流の
和の電流Ｉ Ｃ２３の波形を、横軸に共通の時間軸をと
って表しである。
ン・ソース間電圧Ｖ。Ｉ、ドレインからソースへ流れる
電流■。い整流ダイオードＤ１の電流１０、トランジス
タＱＩの寄生容量Ｃ２とコンデンサＣ３に流れる電流の
和の電流Ｉ Ｃ２３の波形を、横軸に共通の時間軸をと
って表しである。
オン期間が終わる時刻ｔ、にトランジスタＱ。
のゲート電圧Ｖ （、１が零になりターンオフすると、
トランスＴ、の一次巻線Ｌ１からトランジスタＱ。
トランスＴ、の一次巻線Ｌ１からトランジスタＱ。
へ流れていた電流１Ｇ＋は零となる。しかし、オン期間
中に一次巻線り、に流れていた電流の内の励磁電流は、
−次巻線Ｌ１のインダクタンスにより連続して流れ続け
ようとするために、トランジスタＱ１の寄生容量Ｃ２お
よびトランジスタＱ１に並列接続されたコンデンサＣ３
に転流し、両方を流れる電流の和の電流Ｉ、２３として
流れ続ける。
中に一次巻線り、に流れていた電流の内の励磁電流は、
−次巻線Ｌ１のインダクタンスにより連続して流れ続け
ようとするために、トランジスタＱ１の寄生容量Ｃ２お
よびトランジスタＱ１に並列接続されたコンデンサＣ３
に転流し、両方を流れる電流の和の電流Ｉ、２３として
流れ続ける。
このため、寄生容量Ｃ２とコンデンサＣ３の端子電圧、
即ちトランジスタＱ、のドレイン・ソース間電圧Ｖｇｌ
は、寄生容量Ｃ２とコンデンサＣ３を充電しながら緩や
かに立ち上がる。
即ちトランジスタＱ、のドレイン・ソース間電圧Ｖｇｌ
は、寄生容量Ｃ２とコンデンサＣ３を充電しながら緩や
かに立ち上がる。
従って、トランジスタＱ１のターンオフ時の電圧Ｖ Ｑ
Ｉと電流■。、の重なりによるスイ・７チング損失は
発生しない。
Ｉと電流■。、の重なりによるスイ・７チング損失は
発生しない。
その後、電圧■。１が直流源Ｅ、の電圧ＶＥＳを越える
時刻ｔ６からは一次巻線Ｌｌ、寄生容量Ｃ２とコンデン
サＣ３の合成容量、直流源Ｅ、からなる直列回路に共振
現象が生ずる。
時刻ｔ６からは一次巻線Ｌｌ、寄生容量Ｃ２とコンデン
サＣ３の合成容量、直流源Ｅ、からなる直列回路に共振
現象が生ずる。
これは、電圧■。１が直流源Ｅ、の電圧■６を越えた時
刻ｔ６以後にトランスＴ、の一次巻線りにはトランジス
タＱ、のオン時とは逆方向の電圧が加わるので、二次巻
線Ｌ２の端子電圧は・印の極性点側で負となり、整流ダ
イオードＤ、を流れていた電流Ｌ＋はなくなりダイオー
ドＤ、がオフとなるので、出力電流はダイオードＤ２の
電流Ｉｏｚとして流れ、トランスＴ１の二次側は電気的
に開放されるためである。
刻ｔ６以後にトランスＴ、の一次巻線りにはトランジス
タＱ、のオン時とは逆方向の電圧が加わるので、二次巻
線Ｌ２の端子電圧は・印の極性点側で負となり、整流ダ
イオードＤ、を流れていた電流Ｌ＋はなくなりダイオー
ドＤ、がオフとなるので、出力電流はダイオードＤ２の
電流Ｉｏｚとして流れ、トランスＴ１の二次側は電気的
に開放されるためである。
この共振の周波数ｆは（１）式で示され、コンデンサＣ
：ｌの端子電圧、つまりトランジスタＱ。
：ｌの端子電圧、つまりトランジスタＱ。
のドレイン・ソース間電圧Ｖ。、は共振作用に従った正
弦波形状の変化をする。
弦波形状の変化をする。
ｆ＝１／２π Ｌｌ（Ｃ２＋Ｃ３） （１）なお、
（１）式において、Ｌｌは一次巻線Ｌ１のインダクタン
ス値、Ｃ２はトランジスタＱ１の寄生容量、Ｃ３はコン
デンサＣ８の容量値を表している。
（１）式において、Ｌｌは一次巻線Ｌ１のインダクタン
ス値、Ｃ２はトランジスタＱ１の寄生容量、Ｃ３はコン
デンサＣ８の容量値を表している。
電圧■。１はピーク点に達してから緩やかに下降するが
、直流源Ｅ、の電圧ｖｉｓ以下になる時刻ｔ７直後で一
次巻線Ｌ１には再びトランジスタＱ、のオン時と同方向
の電圧が印加される。
、直流源Ｅ、の電圧ｖｉｓ以下になる時刻ｔ７直後で一
次巻線Ｌ１には再びトランジスタＱ、のオン時と同方向
の電圧が印加される。
この結果、二次巻線Ｌ２の・印の極性点側は正となり、
二次巻線Ｌ２に直接整流ダイオードＤ。
二次巻線Ｌ２に直接整流ダイオードＤ。
を接続してあれば、整流ダイオードＤ、が導通状態とな
り、それまで導通していたダイオードＤ２と同時に導通
状態となるので、トランスＴ１の二次側が電気的に短絡
される。このために、−次巻線＋−、はインダクタンス
が存在しなくなり、共振要素がなくなるので、共振は持
続しない。
り、それまで導通していたダイオードＤ２と同時に導通
状態となるので、トランスＴ１の二次側が電気的に短絡
される。このために、−次巻線＋−、はインダクタンス
が存在しなくなり、共振要素がなくなるので、共振は持
続しない。
しかし本発明では、二次巻線Ｌ２と整流ダイオードＤ２
間には可飽和リアクトルＬ４を接続してあり、時刻ｔ７
以後は二次巻線Ｌ２の・印の極性点側が正になってから
この可飽和リアクトルし４が飽和するまでの間、整流ダ
イオードＤ、の導通が遅れることになる。その間、トラ
ンスＴ、の二次側は依然として電気的に開放されている
ので共振は持続し、時刻ｔｌｌでコンデンサＣ３の端子
電圧、即ちドレイン・ソース間電圧■。、が零になる。
間には可飽和リアクトルＬ４を接続してあり、時刻ｔ７
以後は二次巻線Ｌ２の・印の極性点側が正になってから
この可飽和リアクトルし４が飽和するまでの間、整流ダ
イオードＤ、の導通が遅れることになる。その間、トラ
ンスＴ、の二次側は依然として電気的に開放されている
ので共振は持続し、時刻ｔｌｌでコンデンサＣ３の端子
電圧、即ちドレイン・ソース間電圧■。、が零になる。
可飽和リアクトルＬ４が飽和するまでの時間は、当然時
刻ｔ８と時刻１．間の時間以上にする必要がある。
刻ｔ８と時刻１．間の時間以上にする必要がある。
次に、時刻ｔ８で電圧■。１が零になったことを検出し
、トランジスタＱ、をターンオンするように制御する。
、トランジスタＱ、をターンオンするように制御する。
なお、第１図では電圧■。１のこのような状態を検出す
る回路は図示を省略しである。
る回路は図示を省略しである。
電圧ＶＱＩが零となってからトランジスタＱ、をターン
オンするために、そのターンオン時、即ち時刻１Ｂでは
トランジスタＱ１における電圧■。。
オンするために、そのターンオン時、即ち時刻１Ｂでは
トランジスタＱ１における電圧■。。
と電流１０１が重ならないので、この重なりによるスイ
ッチング損失は発生しない。
ッチング損失は発生しない。
またターンオンは、共振によりトランジスタＱ１のドレ
イン・ソース間電圧■。１、即ち寄生容量Ｃ２とコンデ
ンサＣ３の端子電圧が零まで下降した状態で行われるの
で、寄生容ｆｆｉ ｃ ｚの短絡による損失とノ・イズ
の発生もない。
イン・ソース間電圧■。１、即ち寄生容量Ｃ２とコンデ
ンサＣ３の端子電圧が零まで下降した状態で行われるの
で、寄生容ｆｆｉ ｃ ｚの短絡による損失とノ・イズ
の発生もない。
なお、第４図におけるトランジスタＱ、の寄生容量Ｃ２
とコンデンサＣ：ｌの電流Ｉ Ｃ２３は、−次巻線り、
側から寄生容量Ｃ２、コンデンサＣユ側へ流れる場合を
（＋）、逆の場合を（−）として表しである。
とコンデンサＣ：ｌの電流Ｉ Ｃ２３は、−次巻線り、
側から寄生容量Ｃ２、コンデンサＣユ側へ流れる場合を
（＋）、逆の場合を（−）として表しである。
このようにしてターンオフ、ターンオンのいずれの場合
もスイッチング損失は生じないし、寄生容量Ｃ２の短絡
損失、短絡ノイズも生じない。
もスイッチング損失は生じないし、寄生容量Ｃ２の短絡
損失、短絡ノイズも生じない。
なお、スイッチング素子はバイポーラトランジスタでも
よく、本発明は一方式のフォワード型ＤＣ−ＤＣコンバ
ータに広く応用できる。
よく、本発明は一方式のフォワード型ＤＣ−ＤＣコンバ
ータに広く応用できる。
以上述べたように、本発明のＤＣ−ＤＣコンバータはス
イッチング素子と並列にコンデンサを接続し、トランス
の二次巻線と整流ダイオード間に可飽和リアクトルを接
続しである。
イッチング素子と並列にコンデンサを接続し、トランス
の二次巻線と整流ダイオード間に可飽和リアクトルを接
続しである。
そして、スイッチング素子がターンオフする時は、励磁
電流をスイッチング素子に並列接続するコンデンサに流
して、そのスイッチング素子の端子電圧を緩やかに上昇
させることができる。またターンオン時には、共振現象
を持続させてスイッチング素子の端子電圧を零まで下降
した状態で行える。
電流をスイッチング素子に並列接続するコンデンサに流
して、そのスイッチング素子の端子電圧を緩やかに上昇
させることができる。またターンオン時には、共振現象
を持続させてスイッチング素子の端子電圧を零まで下降
した状態で行える。
このようにしてターンオフ、ターンオンのいずれの場合
も、電圧と電流の重なり期間をな（してスイッチング損
失をなくすことができる。
も、電圧と電流の重なり期間をな（してスイッチング損
失をなくすことができる。
第１図は本発明のＤＣ−ＤＣコンバータの実施例を示す
回路図、第２図は従来のＤＣ−ＤＣコンバータの回路図
、第３図の本発明のＤＣ−ＤＣコンバータの電流と電圧
の波形図、第４図は第２図のＤＣ−ＤＣコンバータの電
流と電圧の波形図である。 Ｑ、：トランジスタ Ｃ＋ 、Ｃ：ｌ ：コンデ
ンサ Ｔ１ ニドランス Ｌ４ ：可飽和リアクト
ル
回路図、第２図は従来のＤＣ−ＤＣコンバータの回路図
、第３図の本発明のＤＣ−ＤＣコンバータの電流と電圧
の波形図、第４図は第２図のＤＣ−ＤＣコンバータの電
流と電圧の波形図である。 Ｑ、：トランジスタ Ｃ＋ 、Ｃ：ｌ ：コンデ
ンサ Ｔ１ ニドランス Ｌ４ ：可飽和リアクト
ル
Claims (1)
- 直流源には、トランスの一次巻線、スイッチング素子が
直列接続され、該トランスの二次巻線に接続する整流、
平滑回路を経て直流出力を得るＤＣ−ＤＣコンバータに
おいて、スイッチング素子に並列にコンデンサを接続し
、二次巻線と整流ダイオード間に可飽和リアクトルを接
続してあることを特徴とするＤＣ−ＤＣコンバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266616A JPH0734652B2 (ja) | 1989-10-14 | 1989-10-14 | Ｄｃ―ｄｃコンバータ |
| US07/594,030 US5086381A (en) | 1989-10-14 | 1990-10-09 | DC-DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1266616A JPH0734652B2 (ja) | 1989-10-14 | 1989-10-14 | Ｄｃ―ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03135367A true JPH03135367A (ja) | 1991-06-10 |
| JPH0734652B2 JPH0734652B2 (ja) | 1995-04-12 |
Family
ID=17433289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1266616A Expired - Fee Related JPH0734652B2 (ja) | 1989-10-14 | 1989-10-14 | Ｄｃ―ｄｃコンバータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5086381A (ja) |
| JP (1) | JPH0734652B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199423B2 (ja) * | 1991-11-01 | 2001-08-20 | オリジン電気株式会社 | 共振形フォワードコンバ−タ |
| EP0681758B1 (de) * | 1993-12-01 | 1998-02-25 | Melcher Ag | Dc/dc-wandler für niedrige ausgangsspannungen |
| CN110365212A (zh) * | 2018-04-09 | 2019-10-22 | 弗莱克斯有限公司 | 具钳位电压整流器的隔离fai 2转换器及同步整流解决方案 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156268A (ja) * | 1984-01-23 | 1985-08-16 | Hitachi Ltd | 磁気制御形スイツチングレギユレ−タ |
| JPS60144788U (ja) * | 1984-03-05 | 1985-09-26 | 横河電機株式会社 | Ｄｃ／ｄｃコンバ−タ |
| JPS62131768A (ja) * | 1985-11-30 | 1987-06-15 | Tokyo Electric Co Ltd | 電源装置 |
| JPS63194587U (ja) * | 1987-06-01 | 1988-12-14 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4318164A (en) * | 1979-03-15 | 1982-03-02 | Tokyo Shibaura Denki Kabushiki Kaisha | High frequency switching circuit having preselected parameters to reduce power dissipation therein |
| JPS57138867A (en) * | 1981-02-17 | 1982-08-27 | Toshiba Corp | Voltage resonance type high frequency switching circuit |
| US4788634A (en) * | 1987-06-22 | 1988-11-29 | Massachusetts Institute Of Technology | Resonant forward converter |
| US4857822A (en) * | 1987-09-23 | 1989-08-15 | Virginia Tech Intellectual Properties, Inc. | Zero-voltage-switched multi-resonant converters including the buck and forward type |
| FR2627644B1 (fr) * | 1988-02-24 | 1991-05-03 | Europ Agence Spatiale | Convertisseur continu-continu, sans pertes de commutation, notamment pour alimentation continue haute frequence ou pour amplificateur a tube a ondes progressives |
| US4931918A (en) * | 1988-07-29 | 1990-06-05 | Yokogawa Electric Corporation | Ringing choke converter |
-
1989
- 1989-10-14 JP JP1266616A patent/JPH0734652B2/ja not_active Expired - Fee Related
-
1990
- 1990-10-09 US US07/594,030 patent/US5086381A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60156268A (ja) * | 1984-01-23 | 1985-08-16 | Hitachi Ltd | 磁気制御形スイツチングレギユレ−タ |
| JPS60144788U (ja) * | 1984-03-05 | 1985-09-26 | 横河電機株式会社 | Ｄｃ／ｄｃコンバ−タ |
| JPS62131768A (ja) * | 1985-11-30 | 1987-06-15 | Tokyo Electric Co Ltd | 電源装置 |
| JPS63194587U (ja) * | 1987-06-01 | 1988-12-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0734652B2 (ja) | 1995-04-12 |
| US5086381A (en) | 1992-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7289338B2 (en) | Input to output isolated DC-DC converter | |
| JPH03135368A (ja) | Ｄｃ―ｄｃコンバータ | |
| US4725938A (en) | High voltage resonant DC/DC converter | |
| JP4439979B2 (ja) | 電源装置 | |
| US11539285B2 (en) | DC-to-DC converter | |
| US11356029B2 (en) | Rectifying circuit and switched-mode power supply incorporating rectifying circuit | |
| JP2513381B2 (ja) | 電源回路 | |
| US5327334A (en) | Zero current switching DC-DC converter incorporating a tapped resonant inductor | |
| JPH09322533A (ja) | 共振型スイッチング電源装置 | |
| EP0725475A1 (en) | DC converter with improved power factor | |
| JPH03135367A (ja) | Ｄｃ―ｄｃコンバータ | |
| JPS5849112B2 (ja) | 転流回路 | |
| JP4657062B2 (ja) | 共振形コンバータ | |
| JP2917857B2 (ja) | 共振型コンバータ装置 | |
| JPH0685632B2 (ja) | Ｄｃ／ｄｃ変換装置 | |
| JPH04308461A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR100213671B1 (ko) | 디씨/디씨 컨버터의 출력전류 리플 저감을 위한 회로 | |
| JP2701172B2 (ja) | 共振型コンバータ | |
| JPH114578A (ja) | 電圧変換装置 | |
| JP3004759B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0147116B2 (ja) | ||
| JPH0681499B2 (ja) | スナバ回路 | |
| JPH03117362A (ja) | 電圧共振形コンバータ | |
| JPH03107368A (ja) | Ｄｃ―ｄｃコンバータ | |
| KR19980062790U (ko) | 역률개선용 컨버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |