JPH04308461A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は、スイッチング損失を低
減するためのＤＣ−ＤＣコンバータに関し、特に２種類
の共振回路を組み合わせてその損失を低減するＤＣ−Ｄ
Ｃコンバータに関する。

【０００２】

【従来の技術】近年ＤＣ−ＤＣコンバータに用いるスイ
ッチング素子にスイッチング周波数の高いものが出現し
てきているのに伴い、ＤＣ−ＤＣコンバータに大きな体
積を占めるトランス，チョークコイル，平滑コンデンサ
等の部品の小型化が図れるようになり、この結果として
ＤＣ−ＤＣコンバータの小型化が期待される。

【０００３】ところが、スイッチング素子がスイッチン
グ動作を行うときのターンオン，ターンオフ時の電流と
電圧との重なりによって生ずるスイッチング損失が高周
波化に伴って増加してきていて、前記したように部品が
小型化しているにもかかわらず、スイッチング損失によ
る発熱に対する放熱対策のために全体の小型化が妨げら
れているのが現状である。

【０００４】また、ＤＣ−ＤＣコンバータの高周波化に
伴ってスイッチング素子として絶縁ゲート形電界効果ト
ランジスタ（以下ＭＯＳＦＥＴと称する）を使用するこ
とが一般的になっているが、ＭＯＳＦＥＴは内部に寄生
容量を有し、電圧を印加したままスイッチング動作を行
うと寄生容量の短絡が生じて損失及びノイズが発生する
。このためノイズ対策も必要である。

【０００５】図４は従来のＤＣ−ＤＣコンバータの一例
を示すもので、一石式のフォワード形ＤＣ−ＤＣコンバ
ータの構成を示すものである。トランスＴの１次側には
直流源ＥＳ，１次巻線Ｌ１及びスイッチング素子である
ＭＯＳＦＥＴ　　Ｑ１が直列接続されると共に、トラン
スＴの２次側には２次巻線Ｌ２に整流ダイオードＤ４，
フライホイールダイオードＤ５，チョークコイルＬ３，
平滑コンデンサＣ３から成る整流・平滑回路ＲＥＣが接
続されている。なおＭＯＳＦＥＴ　　Ｑ１に並列接続さ
れているＤ１は寄生ダイオード，Ｃ１は寄生容量である
。

【０００６】このようなＤＣ−ＤＣコンバータは、ＭＯ
ＳＦＥＴ　　Ｑ１がオンしているときに入力側の１次巻
線Ｌ１に電流が流れ、これによって出力側の２次巻線Ｌ
２に交流電圧が誘起されて整流・平滑回路ＲＥＣにより
直流に交換されて端子ＴＯ−ＴＯ′から出力される。

【０００７】図５はこのＤＣ−ＤＣコンバータの動作を
説明する波形図で、ＶＧ１はＭＯＳＦＥＴ　　Ｑ１のゲ
ート電圧，ＶＱ１はドレイン・ソース間電圧，ＩＱ１は
１次巻線Ｌ１を経てＭＯＳＦＥＴ　　Ｑ１を流れるドレ
イン電流（ドレイン・ソース間電流）を示している。横
軸は共通の時間軸を示している。この波形図において、
Ｑ１がターンオンする時刻ｔ１から時刻ｔ２までの期間
及びＱ１がターンオフする時刻ｔ３から時刻ｔ４までの
期間、いずれもＶＱ１及びＩＱ１が零ではなく或る値を
有して重なっている。従って、ＭＯＳＦＥＴ　　Ｑ１の
ターンオン時及びターンオフ時にスイッチング損失（電
力損失）が生じるようになる。

【０００８】このため従来においてスイッチング損失を
低減するため、共振現象を利用して零電圧スイッチング
を行わせる技術が開発されてきている。この技術は共振
用コイル又はトランスの１次巻線とコンデンサとを組み
合わせて共振回路を構成するようにしたものである。

【０００９】

【発明が解決しようとする課題】ところで従来における
そのように電圧による共振現象を利用する技術は、回路
電圧に比べてスイッチング素子に加わる電圧が高くなる
のでスイッチング素子として高耐圧の素子が必要になる
という問題がある。例えば最近では一般的にスイッチン
グ素子としては、ＭＯＳＦＥＴが使用されるが、高耐圧
のＭＯＳＦＥＴはオン抵抗が高いので、スイッチング素
子の導通時の損失が大きくなって結果的にスイッチング
損失はそれ程低減できないことになる。又、共振条件が
固定のインダクタンスとコンデンサの容量で決定される
ため、スイッチング動作のオン，オフ比による制御がで
きない。

【００１０】本発明は以上のような問題に対処してなさ
れたもので、スイッチング素子に高電圧が加わらない零
電圧スイッチングを可能ならしめると共に、低いオン抵
抗のスイッチング素子を用いることにより導通時におい
てもスイッチング損失を低減し、更にオン，オフ比によ
る制御を可能にしたＤＣ−ＤＣコンバータを提供するこ
とを目的とするものである。

【００１１】［発明の構成］

【００１２】

【課題を解決するための手段】上記目的を達成するため
に本発明は、トランスの１次側に直流源、１次巻線及び
主スイッチング素子が直列接続されると共に、トランス
の２次側に整流・平滑回路が接続されたＤＣ−ＤＣコン
バータにおいて、共振条件を制御する主スイッチング素
子に並列接続されたトランスにリセット電圧を与える副
スイッチング素子、１つの共振条件を与える第１のコン
デンサ及び共振条件を切換えるダイオードと、前記副ス
イッチング素子に直列接続されもう１つの共振条件を与
える第２のコンデンサと、前記トランスの２次側に接続
された共振条件を安定化させる可飽和リアクトルとを備
え、前記第１のコンデンサと１次巻線とで短い周期の共
振回路を、前記第２のコンデンサと１次巻線とで長い周
期の共振回路を各々構成し、主スイッチング素子及び副
スイッチング素子のオン，オフに応じて２種類の共振回
路の動作が互いに移行可能に制御されることを特徴とす
るものである。

【００１３】

【作用】主スイッチング素子及び副スイッチング素子を
同時にオフする期間を設けて交互にオン，オフさせるこ
とにより共振現象が確保される。またこのオフ期間を設
けることにより共振波形が零電圧に到達するまで一方の
スイッチング素子のオンを抑えて、零電圧スイッチング
を行わせることができる。更に第２のコンデンサを第１
のコンデンサより十分大きな容量に設定することにより
、副スイッチング素子によって主スイッチング素子のオ
フ時に加わる電圧を実用可能な程度までフラットにする
ことができるので、低いオン抵抗のスイッチング素子を
用いることにより導通時においてもスイッチング損失を
低減することができる。またオン，オフ比による制御が
可能となる。

【００１４】

【実施例】以下図面を参照して本発明の実施例を説明す
る。

【００１５】図１は本発明のＤＣ−ＤＣコンバータの実
施例を示す回路図で、トランスＴの１次側には直流源Ｅ
Ｓ，１次巻線Ｌ１及び共振条件を制御する主スイッチン
グ素子である例えばＮチャンネル絶縁ゲート形電界効果
トランジスタ（以下ＭＯＳＦＥＴと称する）Ｑ１が直列
接続されている。Ｄ１はＭＯＳＦＥＴ　　Ｑ１の寄生ダ
イオード，Ｃ１は寄生容量である。

【００１６】主スイッチング素子であるＭＯＳＦＥＴ　
　Ｑ１には後述のように素子に加わる電圧状態を制御す
る副スイッチング素子である例えばＮチャンネル絶縁ゲ
ート形電界効果トランジスタ（ＭＯＳＦＥＴ）Ｑ２，第
１のコンデンサＣｒ及びダイオードＤ３が並列接続され
ている。また副スイッチング素子であるＭＯＳＦＥＴＱ
２には第２のコンデンサＣｃが直列接続されている。こ
れら第１及び第２のコンデンサＣｃ，Ｃｒは各々異なる
回路電圧の共振条件を発生させるために用いられ、両者
は（Ｃｒ×１０）よりＣｃの容量値が十分大きくなるよ
うな関係に設定される。

【００１７】トランスＴの２次側には２次巻線Ｌ２に共
振条件を安定化させる可飽和リアクトルＳＲ，整流ダイ
オードＤ４，フライホイールダイオードＤ５，チョーク
コイルＬ３，平滑コンデンサＣ３から成る整流・平滑回
路ＲＥＣが接続されている。トランスＴには共振条件の
１つであるＬ１の値を確保するために必要に応じてギャ
ップを設ける。

【００１８】第１及び第２のコンデンサＣｒ，Ｃｃを前
記のような関係に設定することにより、第１のコンデン
サＣｒと１次巻線Ｌ１とで短い周期の第１の共振回路が
構成され、また第２のコンデンサＣｃと１次巻線Ｌ１と
で長い周期の第２の共振回路が構成される。これら第１
及び第２の共振回路は前記ＭＯＳＦＥＴ　　Ｑ１，Ｑ２
のオン，オフに応じてその動作が互いに移行可能なよう
に制御される。

【００１９】ＭＯＳＦＥＴ　　Ｑ１，Ｑ２は図２に示す
ように、同時にオフしている期間ΔＴ１及びΔＴ２を有
しかつオンしている期間Ｔｏを有している周期Ｔで交互
にオン，オフし、Ｑ１のオン時間比（Ｔｏ／Ｔ）をｄと
すると、Ｑ２は｛１−ｄ−（ΔＴ１＋ΔＴ２）／Ｔ｝の
オン時間比で制御されるように構成されている。このよ
うにＱ１，Ｑ２を同時にオフする期間を設けて交互にオ
ン，オフさせることにより共振現像を確保することがで
きる。このようにオン，オフ制御される主スイッチング
素子及び副スイッチング素子は、ＭＯＳＦＥＴに限らず
他の素子例えばＳＩＴ，ＩＧＢＴ，バイポーラトランジ
スタ等で同様に構成することができる。

【００２０】次に本実施例の作用を図３の波形図を参照
して説明する。なお図３で、ＶＧ１はＭＯＳＦＥＴ　　
Ｑ１のゲート電圧，ＶＧ２はＭＯＳＦＥＴ　　Ｑ２のゲ
ート電圧，ＶＱ１はＱ１のドレイン電圧（ドレイン・ソ
ース間電圧），ＩＱ１はＱ１を流れるドレイン電流（ド
レイン・ソース間電流），ＩＬは１次巻線Ｌ１を流れる
電流，ＩＣｒは第１のコンデンサＣｒを流れる電流，Ｉ
Ｃｃは第２のコンデンサＣｃを流れる電流，ＶＣｃは第
２のコンデンサの電圧，ＶＱ２はＱ２のドレイン電圧（
ドレイス・ソース間電圧），ＩＱ２はＱ２を流れるドレ
イン電流（ドレイン・ソース間電流）を示している。横
軸は共通の時間軸を示している。

【００２１】先ず、時刻ｔ１から時刻ｔ２までのＱ１の
オン期間では、直流源ＥＳからトランスＴの１次巻線Ｌ
１に電圧が印加されることにより、トランスＴを介して
２次巻線Ｌ２にエネルギーが伝達され、これと同時に１
次巻線Ｌ１の励磁電流が増加していく。トランスＴの２
次側の出力端子ＴＯ−ＴＯ′から出力される直流電圧は
、オン時間比（Ｔｏ／Ｔ）を制御することにより安定化
が図られる。

【００２２】時刻ｔ２でＱ１がオフすると、１次巻線Ｌ
１を流れていた励磁電流ＩＬはインダクタンスの存在上
急には零にはなり得ず、第１のコンデンサＣｒを充電す
る充電電流ＩＣｒとなる。これと共に第１のコンデンサ
Ｃｒと並列接続されているＱ１のドレイン電圧ＶＱ１も
波形Ａのように徐々に増加する。このとき電圧の上昇値
は第２のコンデンサＣｒと１次巻線Ｌ１とで構成される
第１の共振回路によって決定される。ここでＱ１のドレ
イン電流ＩＱ１は第１のコンデンサＣｒから成るバイパ
ス回路が存在することにより、時刻ｔ２のＱ１のターン
オフ時直ちに零となる。これによりＱ１のターンオフ時
にドレイン電流ＩＱ１とドレイン電圧ＶＱ１との重なり
は生じないので、スイッチング損失は生じない。

【００２３】また時刻ｔ２時は電流ＩＣｃ，電圧ＶＣｃ
はこれ以前と変化しない。Ｃｒの充電は同時に寄生容量
Ｃ２を放電するように働くため、Ｑ２のドレイン電圧Ｖ
Ｑ２は減少に向い、ｔ３の時点で零となる。

【００２４】Ｑ１のドレイン電圧ＶＱ１（すなわち第１
のコンデンサＣｒの電圧）が、それ以前のサイクルで予
め充電されている第２のコンデンサＣｃの電圧とダイオ
ードＤ３との順方向電圧降下分との和を越えた時点で、
共振現像は第２のコンデンサＣｃが加わった形に変わる
。ここで第２のコンデンサＣｃと第１のコンデンサＣｒ
との容量値の大小関係を前記のように設定することによ
り、共振はこれまでのＣｒとＬ１とによる第１の共振回
路からＣｃとＬ１とによる第２の共振回路の動作へと移
行する。この場合ダイオードＤ３はＱ１のオフ後第１の
コンデンサＣｒによる共振電圧が或る値になった後、第
１の共振から第２の共振へ切換えるように働く。なお寄
生ダイオードＤ２で代用するようにしてもよい。

【００２５】時刻ｔ３とｔ４間で、Ｑ１がオン期間に増
加されていた１次巻線Ｌ１の励磁電流ＩＬが減少し、零
になるまでＤ３を通してＩＬが継続し、その後反転する
。この電流の大部分がＣｃの充電電流となるがＣｃの容
量が大きいのでその充電電圧ＶＣｃは見かけ上ほとんど
変化しない。従って、Ｑ１のドレイン電圧ＶＱ１は波形
Ｂのように変化せずに、フラットな電圧波形となる。 このことは電圧共振回路の１つの欠点である、スイッチ
ング素子に対する余分な電圧ストレスを抑制できること
を示している。またこのことは、通常低いオン抵抗素子
を製造し易いＭＯＳＦＥＴの製法上の特徴を考慮すると
、この低いオン抵抗素子すなわち低い耐圧の素子を採用
することによりスイッチオン時のスイッチング損失を低
減できることを示している。このように、共振条件の異
なる第１及び第２の共振回路を組み合わせておき、必要
部分のみを有効に利用する部分電圧共振を利用すること
によりスイッチング損失を低減することができる。

【００２６】更に、図から明らかなように、第２のコン
デンサＣｃの充電から放電に移る直前までのタイミング
（ｔ３とｔ４間）で、Ｑ２をオンさせれば零電圧におけ
るスイッチング動作となり、｛１−ｄ−（ΔＴ１＋ΔＴ
２）／Ｔ｝の時間比で制御することが可能となる。

【００２７】このことは２つの共振の組み合わせにおい
て、出力安定化制御を主スイッチング素子として動作す
るＱ１のオン時間比を制御することにより行う上で、固
定周期（すなわち固定周波数）で実現する必要条件とな
る。これらの組み合せは、電圧共振回路の有する他の欠
点である、制御が難しく複雑になる及び固定周波数で制
御することができない等の欠点を克服することができる
ことを示している。

【００２８】更に、前記オン時間比で制御することは、
トランスＴのリセット電圧にとっても重要な意味を有し
、固定周期においてオン時間比を広い範囲で変化させて
も、トランスＴを偏磁させることなく広範囲入力電源へ
の適用が可能となることを示している。またトランスＴ
を容易に並列接続させることも可能である。

【００２９】時刻ｔ３から時刻ｔ５までのＱ２のオン期
間では、Ｑ１のドレイン電圧ＶＱ１は前記したように波
形Ｂでフラットな状態を保ち、ドレイン電流ＩＱ１は零
を維持している。また電流ＩＬは第２のコンデンサＣｃ
と１次巻線Ｌ１とで構成される第２の共振回路の共振波
形のピーク時（時刻ｔ４）に零となり、電流ＩＣｃも同
様に変化し、以降電流方向は反転する。すなわちＣｃか
らの放電電流となり１次巻線Ｌ１にとっては逆方向の励
磁電流となる。しかしながらこのオン期間では前記のよ
うに第２のコンデンサＣｃの値がＣｒに比べて十分大き
くなっているので、その端子電圧ＶＣｃはわずかに変化
するだけである。またこの期間はＱ２のドレイン電圧Ｖ
Ｑ２は零を維持している。

【００３０】時刻ｔ５でＱ２がオフすると、Ｑ２を流れ
ていたＣｃによる１次巻線Ｌ１の逆方向の励磁電流ＩＬ
は、Ｑ２がオフするとインダクタンスの存在上急には零
になり得ず第１のコンデンサＣｒを放電する電流となり
減少しながら継続する。このとき周期の長い第２のコン
デンサＣｃと１次巻線Ｌ１とで構成される第２の共振回
路から、周期の短い第１のコンデンサＣｒと１次巻線Ｌ
１とで構成される第１の共振回路の動作へと移行する。 ここでＱ１，Ｑ２が本実施例のようにＭＯＳＦＥＴから
成っている場合は、寄生容量Ｃ１，Ｃ２の一方へ充電す
るときは他方への放電となり、等価回路では図１のよう
に大きな容量を持ったＣｃを介して直列に接続されてい
る。よって動作上第１のコンデンサＣｒは寄生容量Ｃ１
と外部に付加したコンデンサとの合計値として扱えば全
く等価な現象として見なせる。従ってＱ１オフ時と同様
零電圧スイッチングを実現することができる。

【００３１】Ｑ２のオフ時に移行した周期の短い前記第
１の共振回路の共振現象により、１次巻線Ｌ１にはＱ１
のオン期間と同方向の電圧が誘起され、これと同時に第
１のコンデンサＣｒはＩＣｒのように放電を開始するの
で、時刻ｔ６ではＱ１のドレイン電圧ＶＱ１は波形Ｃの
ように零に低下する。このときＱ１によるスイッチング
動作を行わせることにより、零電圧のスイッチングが実
現できる。すなわち、Ｑ１のターンオン時にドレイン電
流ＩＱ１とドレイン電圧ＶＱ１との重なりは生じないの
で、スイッチング損失は生じないし、又ノイズの発生も
ない。

【００３２】ここで共振現像により１次巻線Ｌ１の電圧
が零から正転（Ｑ１のオン期間の電圧極性を正転とし、
Ｑ２のオン期間の電圧極性を反転とする）したときの時
刻ｔ６とｔ７間では、トランスＴの２次巻線Ｌ２も同様
に正転しており、共振エネルギーが２次側へ伝達されて
しまい零とならない状態が生ずる。ここで２次コイルＬ
２に可飽和リアクトルＳＲを接続したことにより、時刻
ｔ６とｔ７間で２次側をハイインピーダンスとし、共振
条件の中に２次側の各要素が含まれてしまうのを防止す
ることができ、共振条件を安定化することができる。こ
れによりＤＣ−ＤＣコンバータを電源装置に用いた場合
に、あらゆる使用状態においても零電圧スイッチングを
より確実に行わせることができ、これによってスイッチ
ング損失を低減することができる。

【００３３】ここで可飽和リアクトルＳＲとしては、時
刻ｔ６とｔ７間に高いインダクタンスを有し、その後は
飽和して低いインピーダンスとなるような特性のものが
使用される。このことは、１次巻線Ｌ１のインダクタン
スにより確実に共振条件を作り出すための必要条件とな
る。すなわち、インダクタンスはトランスＴの１次巻線
自身を利用しているために、共振条件が２次側の電流（
負荷電流）の影響を受けて不正確となるのを防止するこ
とが必要となる。なおこの可飽和リアクトルＳＲは、前
記条件を満たせば必要に応じて出力電圧を検出しリセッ
ト量を制御する磁気増幅器に置き換えても良い。

【００３４】Ｑ１，Ｑ２としてＭＯＳＦＥＴを用いた場
合、寄生容量に電荷が充電されてもこの電荷による内部
短絡損失をなくすことができる。なお第１のコンデンサ
ＣｒはＱ１の寄生容量Ｃ１に置き換えることも可能であ
り、この場合にはＣｒ＝Ｃ１となる。また別にコンデン
サＣ４を用いたとすると、この場合にはＣｒ＝Ｃ１＋Ｃ
４となる。

【００３５】Ｑ１，Ｑ２は図示しない制御回路によって
オン，オフ制御され、前記のようにＱ１のオン時間比を
ｄとするとＱ２は｛１−ｄ−（ΔＴ１＋ΔＴ２）／Ｔ｝
のオン時間比となるように制御される。この制御回路は
トランスＴの二次側の端子ＴＯ−ＴＯ′が出力された直
流電圧を検出して基準電圧と比較し、この比較結果に応
じて固定周期のパルス幅変調された信号を出力する一般
のレギュレータＩＣ等によって構成することができる。

【００３６】なお主スイッチング素子及び副スイッチン
グ素子としては、ＭＯＳＦＥＴ　　Ｑ１，Ｑ２を使用し
た例で示したが、これらに限らず他の素子を用いること
ができることは本文中に説明した通りである。

【００３７】

【発明の効果】以上述べたように本発明によれば、第１
及び第２の共振回路を組み合せ主スイッチング素子及び
副スイッチング素子のオン，オフに応じて各共振回路の
動作を互いに移行可能なように制御するようにしたので
、零電圧スイッチングを可能ならしめると共に、低いオ
ン抵抗のスイッチング素子を用いることにより、導通時
においてもスイッチング損失を低減することができ更に
オン，オフ比による制御を可能にできる。

【図面の簡単な説明】

【図１】本発明のＤＣ−ＤＣコンバータの実施例を示す
回路図である。

【図２】本実施例コンバータに用いられる主スイッチン
グ素子及び副スイッチング素子の制御原理を説明する波
形図である。

【図３】本実施例の作用を説明する波形図である。

【図４】従来例コンバータを示す回路図である。

【図５】従来例の作用を説明する波形図である。

【符号の説明】

Ｑ１　　スイッチング素子（絶縁ゲート形ＦＥＴ）Ｑ２
　　副スイッチング素子（絶縁ゲート形ＦＥＴ）ＥＳ　
　直流源 Ｌ１　　１次巻線 Ｃｒ　　第１のコンデンサ Ｃｃ　　第２のコンデンサ Ｄ３　　ダイオード ＳＲ　　可飽和リアクトル

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　トランスの１次側に直流源、１次巻線
   及び主スイッチング素子が直列接続されると共に、トラ
   ンスの２次側に整流・平滑回路が接続されたＤＣ−ＤＣ
   コンバータにおいて、共振条件を制御する主スイッチン
   グ素子に並列接続されたトランスにリセット電圧を与え
   る副スイッチング素子、１つの共振条件を与える第１の
   コンデンサ及び共振条件を切換えるダイオードと、前記
   副スイッチング素子に直列接続されもう１つの共振条件
   を与える第２のコンデンサと、前記トランスの２次側に
   接続された共振条件を安定化させる可飽和リアクトルと
   を備え、前記第１のコンデンサと１次巻線とで短い周期
   の共振回路を、前記第２のコンデンサと１次巻線とで長
   い周期の共振回路を各々構成し、主スイッチング素子及
   び副スイッチング素子のオン，オフに応じて２種類の共
   振回路の動作が互いに移行可能に制御されることを特徴
   とするＤＣ−ＤＣコンバータ。
2. 【請求項２】　　前記主スイッチング素子及び副スイッ
   チング素子が、同時にオフしている期間ΔＴ１及びΔＴ
   ２を有して周期Ｔで交互にオン，オフし、主スイッチン
   グ素子のオン時間比をｄとしたとき、副スイッチング素
   子が｛１−ｄ−（ΔＴ１＋ΔＴ２）／Ｔ｝のオン時間比
   で制御される請求項１記載のＤＣ−ＤＣコンバータ。
3. 【請求項３】　　前記第２のコンデンサの容量を前記第
   １のコンデンサの容量よりも十分大きな値とした請求項
   １記載のＤＣ−ＤＣコンバータ。