JPH1198836A - 出力電流のリプル（ｒｉｐｐｌｅ）低減の可能なフル・ブリッジＤＣ／ＤＣコンバータの０電圧／０電流スイッチングのための回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、飽和リアクトルなどの損失性素子
や能動素子が使わないその上また整流器に高い電圧スト
レスが印加されてない少ない数の素子を利用した出力電
流のリプル低減が可能なフル・ブリッジＤＣ／ＤＣコン
バータの０電圧／０電流スイッチングのための回路を提
供する。 【解決手段】 フル・ブリッジ（Ｓ１，Ｓ２，Ｓ３，Ｓ
４）の開閉動作により一次側の電流と電圧を二次側に誘
導する変圧器（Ｔ）；二次側で電流を一方面に流せるフ
ル・ブリッジ整流器（ＢＤ１０）；二次側に印加された
出力平滑用フィルタ（Ｌｏ，Ｃｏ）及び負荷（Ｒｏ）；
と本発明による構成要素として前記フル・ブリッジ整流
器（ＢＤ１０）の出力端の間に直列に連結されるキャパ
シタ（Ｃ１００）；と放電ダイオード（Ｄ１０１）；前
記キャパシタ（Ｃ１００）とは並列に連結し、各素子は
直列に連結された出力平滑用インダクタ（Ｌｏ）の二次
巻線（Ｌｏ２）；と充電ダイオード（Ｄ１０１）；を含
んで構成されている。

Description

【発明の詳細な説明】

【０００１】

【.発明が属する技術分野及びその分野の従来技術】本
発明は、特に出力電流のリプル（ripple）低減の可能な
フル・ブリッジＤＣ／ＤＣコンバータの０電圧／０電流
スイッチングのための回路に属する。

【０００２】

【従来の技術】本発明は出力電流のリプル低減の可能な
フル・ブリッジ（Full - Bridge）ＤＣ／ＤＣコンバー
タの０電圧／０電流スイッチングのための回路に関した
ものとして、もっと詳しくすると、従来とは異って別の
飽和リアクトルや能動素子を使用しないで二次側の受動
素子のみを使用して少数キャリヤ（carrier）素子と構
成されるスイッチング素子に対しても０電圧／０電流ス
イッチングを可能化するのみでなく、負荷に供給される
出力電流のリプル成分も効果的に減少させる出力電流の
リプル低減の可能なフル・ブリッジＤＣ／ＤＣコンバー
タの０電圧／０電流スイッチングのための回路に関した
ものである。

【０００３】電力用半導体素子のスイッチング動作にお
いては電圧と電流か素子によって一定の遅延と傾きを持
って変化するためスイッチを短絡（以下、ターンオン
（Turn-on）と言う）または開放（ターンオフ（Turn-of
f）と言う）させると、スイッチに電圧と電流が同時に
加えられる区間が発生することになることとなり、この
区間の間には電圧と電流の掛け値に当るスイッチングの
電力損失が発生することになる。特に、絶縁ゲートバイ
ポーラトランジスタ（IGBT：Insulated Gate Bipolar T
ransistor）やゲートターンオフサイリスタ（GTO：Gate
Turn Off Thyreistor）のような素子は図２１から分か
るようにターンオフの時テイル（tail）電流が、スイッ
チの両端に電圧か充分に与えられた後も、一定区間
（‘Ｌ’と表された区間）の間流れることからターンオ
フの時のスイッチング損失がもっとも大きい。

【０００４】前記のようなスイッチング損失は素子が開
閉される周波数に比例して増加するため素子の最大スイ
ッチング周波数を制限する要素となる。そこでこのよう
な特性を持つ素子のスイッチング損失を減らして、高周
波のスイッチングを可能させようとすれば、図２２のよ
うな０電圧スイッチングや図２３のような０電流スイッ
チング方法を使用するべきである。０電圧スイッチング
はスイッチング素子と逆並列に連結されているダイオー
ドか還流電流によって導通されて、スイッチング素子両
端の電圧か０になった後夕一ンオンすることになれば、
図２２から分かるようにスイッチングによる電力損失は
完全に取り除かれる．しかし、スイッチング素子かター
ンオフする時は図２１のハードスイッチング（Hard-Swi
tching）の場合と同じく、損失は減らなくなる。

【０００５】このような損失を取り除くためスイッチン
グ素子の両端にスナバ（subber）キャパシタ（capacito
r）を連結すると図２２ように電圧増加速度か低下して
電流か減少する区間の間の電力損失は少くなる。

【０００６】０電流スイッチングは図２３のようにスイ
ッチング素子に流れる電流が０の時スイッチング素子を
ターンオフすることになるが、この場合テイル電流を形
成する蓄積された少数キャリヤが全部なくなった後なの
でターンオフによる電力損失は発生しなくなる。ところ
がターンオンの時は一般的に図２１のハードスイッチン
グと同じくタイオードの逆回復時間による損失はあるが
フル・ブリッジＤＣ／ＤＣコンバータにおいてはダイオ
ードか逆回復する場合が発生しないのでターンオン時も
損失ははとんどない。したがってフル・ブリッジＤＣ／
ＤＣコンバータにとっては０電流スイッチングの方が０
電圧より少々有利であることが分かる。

【０００７】現在、大容量高周波スイッチング用として
０電圧スイッチングのフル・ブリッジＤＣ／ＤＣコンバ
ータか幅広く使われているが、０電圧スイッチングとな
る負荷範囲か狭いことによりスイッチング素子と並列に
大きいスナバキャパシタを連結することが不可能なので
絶縁ゲートバイポーラトランジスタ（IＧＢＴ）やゲー
トターンオフサイリスタ（ＧＴＯ）などの少数キャリヤ
素子を使用して高周波スイッチングをするにはスイッチ
ング損失による問題点がある。

【０００８】このような問題を解決するため絶縁ゲート
バイポーラトランジスタやゲートターンオフサイリスタ
などの少数キャリヤ素子に対しても高周波スイッチング
を可能化させた図１８乃至図２０のような０電圧スイッ
チングと０電流スイッチングか混じているフル・ブリツ
ジＤＣ／ＤＣコンバータか提案されて使用中である。

【０００９】図１８乃至図２０のフル・ブリッジＤＣ／
ＤＣコンバータにおいては、一次側の左側レグ（１ｅ
ｇ）（Ｓｌ，Ｓ３）は０電圧スイッチングを遂行し、右
側レグ（Ｓ２，Ｓ４）は０電流スイッチングを広い負荷
範囲で遂行して絶縁ゲートバイポーラトランジスタやゲ
ートターンオフサイリスタなどのターンオフの時テイル
電流の特性を持つ素子に対しても高周波スイッチングが
可能になり、還流モードの時は二次側の電流が一次側を
通して還流しなく、二次側の整流素子（Ｄｌ，Ｄ２，Ｄ
３，Ｄ４）を通して還流するので一次側スイッチング素
子（Ｓｌ，Ｓ２，Ｓ３，Ｓ４）及び変圧器（Ｔ）による
導通損失か減少することになる。

【００１０】

【発明が解決しようとする課題】ところが、図１８乃至
図２０のように構成されるフル・ブリッジ０電圧／０電
流ＤＣ／ＤＣコンバータはそれぞれの問題点を持ってい
る。すなわち、図１８に図示されているコンバータ回路
は一次側に飽和リアクトル（ＳＲ）を含むことにより附
加的電力損失と飽和リアクトル（ＳＲ）を冷却させるべ
き問題点かあることで、図１９に図示されているコンバ
ータ回路は二次側回路に能動素子か含まれることによっ
て原価が上昇する問題点及びこの能動素子を制御するた
めの別の制御回路か必要な問題点かあることで、図２０
に図示されているコンバータ回路はたとえ受動素子のみ
を含んでいても変圧器（Ｔ）の漏洩インダクタンス（in
ductance）と補助回路部（１０）内のキャパシタとの共
振によって二次側の整流器電圧（Ｖrec）か定常状態の
二倍近く上昇して整流器ダイオード（Ｄｌ，Ｄ２，Ｄ
３，Ｄ４）の電圧ストレスを増加させると共に素子数も
多い問題点がある。しかしながら、従来技術には以下に
掲げる問題点があった。

【００１１】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、したがって、本発
明は前記のような問題点を解消するために創作されたも
のとして、飽和リアクトルなどの損失性素子や能動素子
が使わないその上また整流器に高い電圧ストレスが印加
されてない少ない数の素子を利用した出力電流のリプル
低減が可能なフル・ブリッジＤＣ／ＤＣコンバータの０
電圧／０電流スイッチングのための回路を提供すること
であって、本発明の他の目的は、ＤＣ／ＤＣコンバータ
の負荷に提供される出力電流のリプルを効果的に抑制す
る出力電流のリプル低減の可能なフル・ブリッジＤＣ／
ＤＣコンバータの０電圧／０電流スイッチングのための
回路を提供することにある。

【００１２】また、本発明の目的は、飽和リアクトルな
どの損失性素子や能動素子が使われなく、その上また整
流器に高い電圧ストレスが印加されないのみでなく、コ
ンバータの出力フィルタを利用することによってもっと
少ない数の素子で簡単に具現させるフル・ブリッジＤＣ
／ＤＣコンバータの０電圧／０電流スイッチングのため
の回路を提供することにある。

【００１３】また、本発明の他の目的は、本発明による
回路内の容量性素子に電流が充電する時、電流に過渡の
ピークが発生しないようにする出力電流のリプル低減の
可能なフル・ブリッジＤＣ／ＤＣコンバータの０電圧／
０電流スイッチングのための回路を提供することにあ
る。

【００１４】

【課題を解決するための手段】前記のような目的を果た
すための本発明による出力電流のリプル低減の可能なフ
ル・ブリッジＤＣ／ＤＣコンバータの０電圧／０電流ス
イッチングのための回路は、平滑用インダクタを出力端
に含むフル・ブリッジＤＣ／ＤＣコンバータにおいて、
前記インダクタの二次巻線；前記インダクタの二次巻線
と連結され閉回路を構成する受動容量性素子；と第二整
流素子；及び前記閉回路の三つの連結点の中の一つから
二次側の整流器出力端子の一段につながる第一整流素
子；を含んで構成し、前記第一整流素子は前記二次側の
整流器の電流流出端の方に電流が流れるよう配置され、
前記閉回路の連結点の中前記第一整流素子とつながらな
い二つの連結点の中の一つが二次側の整流器出力端中前
記第一整流素子がつながっていない他端に連結され、前
記第二整流素子が前記第一受動容量性素子の放電経路上
に配置されなく、前記平滑用インダクタを流れる電流に
より前記二次巻線に誘導する電流が前記閉回路に流れ、
前記第一受動容量性素子の南端の中の二次側の整流器出
力端側の端子が陽電位の方に充電されるよう前記インダ
クタの二次巻線、第一受動容量性素子，そして第二整流
素子が配置されることにその特徴がある。

【００１５】そして、本発明による出力電流のリプル低
減の可能なフル・ブリッジＤＣ／ＤＣコンバ一タの０電
圧／０電流スイッチングのための回路は、リプル電流が
流れる経路を提供する第二受動容量性素子；を含んで構
成することにその特徴がある。

【００１６】また、本発明による出力電流のリプル低滅
の可態なフル・ブリッジＤＣ／ＤＣコンバータの０電圧
／０電流スイッチングのための回路は、平滑用インダク
タとキャパシタを出力端に含むフル・ブリッジＤＣ／Ｄ
Ｃコンバータにおいて、受動容量性素子；第一整流素
子；及び第二整流素子；を含んで構成され、前記受動容
量性素子、第一整流素子そして第二整流素子はＹ一結線
になり、前記受動容量性素子は二次側の整流器の電流流
出端子につながり、前記第二整流素子は前記平滑用キャ
パシタにつながって前記容量性素子に充電される電流が
負荷の方に流せて、前記第一整流素子は接地につながっ
て前記受動容量性素子が放電する電流が前記インダクタ
を流れるようにすることにその特徴がある。本発明によ
る出力電流のリプル低減の可能なフル・ブリッジＤＣ／
ＤＣコンバータの０電圧／０電流スイッチングのための
回路は、容量性素子を充電する電流の経路に位置すると
ともに放電する電流の経路上には位置しない受動誘導性
素子；を更に含んで構成することにその特徴がある。

【００１７】前記のように構成される本発明による出力
電流のリプル低減の可能なフル・ブリッジＤＣ／ＤＣコ
ンバータの０電圧／０電流スイッチングのための回路が
二次側に設置されると、フル・ブリッジＤＣ／ＤＣコン
バータでは次のように０電圧と０電流のスイッチングが
行なわれることになる。

【００１８】フル・ブリッジを構成する進相レグ（lead
ing leg）上のスイッチと遅相レグ（lagging leg）上の
スイッチはゲートに印加される開閉用制御電圧の位相に
より相互交番的にターンオンやターンオフするが、進相
レグ上のスイッチが０電圧スイッチングさせる過程は従
来の構成と同じである。即ち、スイッチがターンオフす
る時は並列に連なっているスナバキャパシタによりスイ
ッチング損失を減少させることになり、スイッチのター
ンオンは、前記第一受動容量性素子に充電されている電
圧とスイッチに並列に連なっているスナバキャパシタに
充電されている電圧が、同一レグ上の遮断された別のス
イッチに代わって負荷に電流を供給することから減少さ
れ、それによってスイッチ両端電圧が０になって逆方向
のダイオードがターンオンすることになる。この時すな
わち、０電圧状態で行なわれるのでスイッチング損失は
完全に除去される。遅相レグのスイッチが０電流スイッ
チングになる過程は前記とは異なる方式で行なわれる
が、前記の第一受動容量性素子は負荷に電流を供給する
パワリングモ−ド（Powering Mode）の間出力平滑用イ
ンダクタに流れる電流から誘導され、前記閉回路を流れ
る電流によって充電した電圧を、電源から供給される電
力が一時中断する還流モードが始まりながら前記第一整
流素子を通して放電し始め、二次側に陽の電圧を一定時
間加えることになる。二次側に加えられた前記電圧は変
圧器を通して一次側漏洩インダクタンスに電流の流れる
方向の逆方向に印加されたので一次側で流れた電流を急
激に減少させる。一次側で流れていた電流が急激に減少
して０に至ると遅相レグ上の当該スイッチは０電流での
ターンオフが行なわれる。

【００１９】ところが前記平滑用インダクタの一次巻線
と二次巻線の巻線比を持たせて、また前記第二受動容量
性素子が二次巻線に流れるリプル電流に対する経路を形
成すると、リプル電流は前記一次巻線と二次巻線の漏洩
インダクタンスの成分に反比例して流れることになる
が、ニ次側の漏洩インダクタンスを一次に比べて少なく
巻線を巻くと、リプル電流はたいてい二次側巻線を流
れ、出力平滑用インダクタにはリプル電流が流れなくな
る。

【００２０】

【発明の実施の形態】以下，本発明による出力電流のリ
プル低減の可能なフル・ブリッジＤＣ／ＤＣコンバータ
の０電圧／０電流スイッチングのための回路の一実施例
の構成及び作用について前記回路か結合されている添付
したフル・ブリッジＤＣ／ＤＣコンバータの図面に依っ
て詳細に説明する。 図１は本発明による出力電流のリ
プル低減の可能なフル・ブリッジＤＣ／ＤＣコンバータ
の０電圧／０電流スイッチングのための回路の一実施例
が具現されているフル・ブリッジＤＣ／ＤＣコンバータ
を図示したもので、フル・ブリッジ（Ｓ１，Ｓ２，Ｓ
３，Ｓ４）の開閉動作により一次側の電流と電圧を二次
側に誘導する変圧器（Ｔ）；二次側で電流を一方面に流
せるフル・ブリッジ整流器（ＢＤ１０）；二次側に印加
された出力平滑用フィルタ（Ｌo，Ｃo）及び負荷（Ｃ
o）；と本発明による構成要素として前記フル・ブリッ
ジ整流器（ＢＤ１０）の出力端の間に直列に連結される
キャパシタ（Ｃ１００）；と放電ダイオード（Ｄ１０
１）；前記キャパシタ（Ｃ１００）とは並列に連結し、
各素子は直列に連結された出力平滑用インダクタ（Ｌ
o）の二次巻線（Ｌo２）；と充電ダイオード（Ｄ１０
１）；を含んで構成されている。

【００２１】図１７は前記のようなフル・ブリッジＤＣ
／ＤＣコンバータが動作する過程中発生する信号の波形
の主要部分のみを図示したもので、この信号の波形はフ
ル・ブリッジＤＣ／ＤＣコンバータの動作をいくつかの
段階に分けることが出来ることを示す。図９乃至図１６
は図１７の信号波形による、区分された動作モードでの
ＤＣ／ＤＣコンバータの等価回路を図示したものであ
る。

【００２２】前記のように構成されたフル・ブリッジＤ
Ｃ／ＤＣコンバータの動作説明の便宜のため出力フィル
タのインダクタ（Ｌo）は充分に大きくて、スイッチン
グー周期間負荷電流（Ｉo）は一定だとして、また前記
受動キャパシタ（Ｃ１００）に電圧が充電されても充電
された電圧は前記フル・ブリッジ整流器（ＢＤ１０）の
出力端電圧より高くないよう前記平滑用インダクタ（Ｌ
o）の二次巻線（Ｌo）の巻線比を設定する。

【００２３】以下では、前記のように構成されたフル・
ブリッジＤＣ／ＤＣコンバータで、０電圧及び０電流ス
イッチングが行なわれる過程を図１７の各区分された動
作モードによる波形を参照して段階別に詳細に説明す
る。

【００２４】（モード１ （Ｍ１））一次側のスイッチ
（Ｓｌ，Ｓ２）が導通して入力端から出力端の方に電力
が伝えられる段階で、これを“パワリングモード”と言
う。前記キャパシタ（Ｃ１００）は初期電圧が０の状態
で前記インダクタ（Ｌo）の二次巻線（Ｌo２）に誘導さ
れた電圧により前記充電ダイオード（Ｄｌ０ｌ）を通し
て図１７のように充電し始める。前記キャパシタ（Ｃｌ
００）に充電される電圧は前記フル・ブリッジ整流器
（ＢＤｌ０）の出力電圧でＤＣ／ＤＣコンバータの出力
電圧の差分、すなわち、前記平滑用インダクタ（Ｌo）
の両端電圧の巻線比に比例する電圧で充電される。

【００２５】一方、ＤＣ／ＤＣコンバータの一次側の電
流（Ｉp）は充電初期には、一定に維持される出力電流
（Ｉo）の他に前記キャパシタ（Ｃｌ００）に充電され
る電流成分（Ｉc）を補うための電流性分（ｎＩc）が更
に流れることになって少々オーバーシュート（Over sho
ot）が形成される。

【００２６】（モード２ （Ｍ２））前記キャパシタ
（Ｃ１００）に充電された電圧は二次側の前記フル・ブ
リッジ整流器（ＢＤ１０）の出力電圧より低いことから
前記放電ダイオード（Ｄ１００）には逆方向の電圧が印
加され導通しない。したがって、前記キャパシタ（Ｃ１
００）の放電ループが形成されていないので外部要因に
よる放電ループが形成されるまで前記充電された電圧を
維持することになるが、この区間はパワリングモードが
終わるまで続けることになる。

【００２７】（モード３（Ｍ３））決められたデューデ
ィサイクル（duty cycle）により前記スイッチ（Ｓｌ）
が開放されると一定に流れる負荷電流によってスナバキ
ャパシタ（Ｃｌ）は充電し始まり、スナバキャパシタ
（Ｃ３）は放電し始める。負荷電流が一定に流れるため
スナバキャパシタ（Ｃｌ）の電圧は線形的に増加し、し
たがって上記変圧器（Ｔ）の一次側電圧（Ｖab）は線形
的に減少する。従来の０電圧スイッチングと同様にスナ
バキャパシタ（Ｃｌ）の値を充分に拡大して、前記ター
ンオフする区間内のスイッチ（Ｓｌ）両端電圧を０に近
く維持させ（図２２参照）スイッチングの損失をほとん
ど無くすことが出来る。

【００２８】ここで二次側の電圧（Ｖrec）は一次側の
電圧（Ｖab）か減少する比と同じ比率に減少することに
なるが、この電圧減少は二次側の電圧が、Ｍ２段階で前
記キャパシタ（Ｃ１００）に充電され維持している電圧
と等しくなるまで続ける。

【００２９】（モード４（Ｍ４））前記変圧器（Ｔ）の
二次側の電圧（Ｖrec）が減少するうち前記キャパシタ
（ＣｌＯＯ）に充電されていた電圧と同しくなると、前
記放電ダイオード（ＤｌＯＯ）か導通し、したがって前
記キャパシタ（ＣｌＯＯ）に充電されていた電圧が前記
放電タイオード（ＤｌＯＯ）を通して非常に遅い速度で
放電することになり、二次側の電圧（Ｖrec）は前記キ
ャパシタ（ＣｌＯＯ）の両端電圧になる。一方、一次側
のスナバキャパシタ（Ｃ３）から放電する電圧は一次側
の漏洩インタクタンスに流れていた電流によって続けて
速い速度で放電することになる。それで一次側の電圧
（Ｖab）は前記キャパシタ（ＣｌＯＯ）で徐々に放電さ
れている二次側電圧が一次側の方に流れて来た電圧より
低くなる。同様に、一次側に流れて来た二次側電圧（Ｖ
rec）が一次側の電圧（Ｖab）より大きい電圧差部分は
一次側の漏洩インダクタンスに流れる電流（Ｉp）に逆
方向に印加され一次側の電流を急激に減少させることに
なる。

【００３０】出力フィルタのインダクタ（Ｌo）を通し
て流れる電流が一定であるゆえ、一次側で減少する電流
の量だけ二次側の前記キャパシタ（ＣｌＯＯ）で前記放
電ダイオード（ＤｌＯＯ）を通して放電されることによ
って、電流か補充供給され、それによって前記キャパシ
タ（ＣｌＯＯ）の電圧はＭ３段階より速い速度で減少し
始め、一次側のスナバキャパシタ（Ｃ３）の電圧が完全
に０になるまで前記過程が行なわれる。

【００３１】（モード５（Ｍ５））減少していたスナバ
キャパシタ（Ｃ３）の電圧か完全に放電して０になれ
ば、スイッチ（Ｓ３）と逆方向に連結されているダイオ
ード（ＤＳ３）か導通し、その故にスイッチ（Ｓ３）の
両端電圧は０になって０電圧スイッチングか行なわれ
る。一方、スナバキャパシタ（Ｃ３）の電圧が０になっ
て一次側のａ−ｂ間の電圧が０になれば、一次側に換算
された前記キャパシタ（ＣｌＯＯ）の電圧が一次側の漏
洩インダクタンス（Ｌlk）に全部逆に加えられ、一次側
を流れる電流（Ｉp）は急激に減少することになる。一
次側電流が急激に減少するだけ前記キャパシタ（ＣｌＯ
Ｏ）から前記放電ダイオード（ＤｌＯＯ）を通して供給
される電流か増え、したがって前記キャパシタ（ＣｌＯ
Ｏ）の電圧ももっと速い速度で減ることとなる。この段
階は、一次側で流れる電流（Ｉp）が二次側から一次側
の方に流れ込んで逆方向に印加される電圧により、速い
速度で減少しつづけて０になるまで行なわれる。

【００３２】（モード６（Ｍ６））一次側の電流（Ｉ
p）が０になったことからスイッチ（Ｓ２）は０電流で
ターンオフできる状態になる。この場合は一次側で供給
される電流がないゆえに二次側の前記キャパシタ（ｃｌ
ＯＯ）が全負荷電流を供給することとなる。それによっ
て前記キャパシタ（ＣｌＯＯ）の電圧は急激に減少し、
前記キャパシタ（ＣｌＯＯ）の電圧か完全に放電して０
になればこのモードが終了することとなる。

【００３３】（モード７（Ｍ７））二次側の前記キャパ
シタ（ｃｌＯＯ）の電圧が完全に放電されると、負荷電
流（Ｉo）は二次側の前記フル・ブリッジ整流器（ＢＤ
ｌＯ）を通して還流（Ｄ２一Ｄ４、Ｄ３−Ｄｌ）し、供
給される電流のない一次側の電流は０と維持される。一
次側で電流か流れなくなった時からスイッチ（Ｓ２）内
部の少数キャリヤが完全になくなる還流モードの端でス
イッチ（Ｓ２）を０電流にターンオフする。

【００３４】（モード８（Ｍ８））一次側に、電流経路
の形成されない一定のデッド・タイム（dead time）の
後、スイッチ（Ｓ４）がターンオンする。スイッチ（Ｓ
４）のターンオンの過程も、一次側の漏洩インダクタン
スのために電流が急激に変わることができなく、ダイオ
−ド（ＤＳ４）の逆回復動作がないので０電流の状態で
行なわれることとなる。

【００３５】スイッチ（Ｓ４）がターンオンする瞬間二
次側の前記フル・ブリッジ整流器（ＢＤｌＯ）の電圧
（Ｖrec）は０で、一次側のスイッチ（Ｓ４，Ｓ３）を
通して入力電圧（Ｖｓ）か漏洩インダクタンス（Ｌlk）
に全部加えられるので、一次側電流（Ｉp）は線形的に
急激に増加することとなり、それによって二次側の方に
誘導された電流が前記フル・ブリッジ整流器（ＢＤｌ
Ｏ）を通して負荷の方に供給される。二次側の電流が負
荷電流（Ｉo）ほど増加するまで二次側電圧（Ｖrec）は
継続０を維持することとなる。

【００３６】本発明による出力電流のリプル低減の可能
な０電圧／０電流スイッチングのための回路が設置され
たフル・ブリッジＤＣ／ＤＣコンバ−タの一実施例は、
今まで述べた動作段階により、進相レグ（leading le
g）のスイッチ（Ｓｌ，Ｓ３）は０電圧スイッチングか
行なわれることとなり（Ｍ３：ターンオフ、Ｍ５：ター
ンオン）、遅相レグ（lagging leg）のスイッチ（Ｓ
２，Ｓ４）は０電流スイッチングが行なわれることとな
る。（Ｍ８：Ｓ２ターンオフ、Ｓ４ ターンオン）

【００３７】図２は図１の実施例に出力電流のリプル
（ripple）を除くための第ニキャパシタ（ＣｌＯｌ）を
前記充電ダイオード（ＤｌＯｌ）の出力面と接地の間に
追加し連結された０電圧／０電流スイッチングのための
回路が設置されたフル・ブリッジＤＣ／ＤＣコンバ−タ
として、この実施例のリプル電流除去は次のような原理
によって行なわれる。

【００３８】電流の交流成分、すなわちリプル成分に対
してのみに前記出力フィルタ用インダクタ（Ｌo）か変
圧器として作用するので出力電流の直流成分はどんな影
響も受けない。

【００３９】前記インダクタ（Ｌo）の一次巻線と二次
巻線が正確に１：１の巻線比を持って結合計数が理想的
に１とすると、一次巻線と二次巻線に流れるリプル電流
は磁気的結合により正確に等分されると共に前記第ニキ
ャパシタ（ＣｌＯｌ）は二次巻線のリプル電流の経路を
提供する。しかし、一次巻線と二次巻線は実際理想的に
結合しないので結合計数は１とならない、一次巻線と二
次巻線は漏洩インダクタンスを持ってなると、漏洩イン
ダクタンスの数値もそれぞれ差異がある。そのゆえにそ
れぞれの漏洩インダクタンスに印加された電圧は互いに
同一なので各巻線に流れるリプル電流は各巻線の漏洩イ
ンダクタンスに反比例して流れることとなり、二次巻線
の漏洩インダクタンスが二次のものに比べて少なく巻線
を巻き、リプル電流はたいてい二次巻線を流れることと
なって、一次巻線にはリプル電流がほとんど流れないよ
うになる。

【００４０】したがって一次巻線を通して出力面の方に
流れるリプル電流の成分が、前記第ニキャパシタ（Ｃｌ
Ｏｌ）のリプル電流の経路提供とインダクタ（Ｌo）の
適当な巻取によって効果的に減少することになる。

【００４１】図３乃至図６は本発明による出力電流のリ
プル低減の可能なフル・ブリッジＤＣ／ＤＣコンバータ
の０電圧／０電流スイッチングのための回路のさまざま
な実施例が適用されたフル・ブリッジＤＣ／ＤＣコンバ
ータを図示したものとして、ず図３，図４として図５に
図示されている回路は、本発明を構成する平滑用インダ
クタ（Ｌo）の二次巻線（Ｌo２）；受動容量性素子（Ｃ
ｌＯＯ）；第一整流素子（ＤｌＯＯ）；及び第二整流素
子（ＤｌＯｌ）；がＤＣ／ＤＣコンバータの二次側に色
々な方法で連結できることを表す。図６は０電圧／０電
流スイッチングのために使われる素子の数をもっと減ら
せるために単に受動容量性素子（ＣｌＯＯ）；放電ダイ
オード（ＤｌＯＯ）；及び充電ダイオード（ＤｌＯ
ｌ）；のみを含めて構成されている。

【００４２】前記のように構成されるそれぞれの実施例
は０電圧／０電流スイッチングのため構成される素子の
連結方式のみか異なるだけその動作は図１の実施例の動
作とまったく同じ段階を通して行なわれる。ただし、図
６に図示された０電圧／０電流スイッチングのための回
路では、図３，図４，図５とは異なって前記キャパシタ
（ＣｌＯＯ）に電圧を充電させる電流源が平滑用インダ
クタ（Ｌo）で誘導される電流ではなく、二次側の整流
器（ＢＤｌＯ）で直接供給される電流となり、出カフィ
ルタ（Ｌo，Ｃo）に直接連結された充電ダイオード（Ｄ
ｌＯｌ）は前記キャパシタ（ＣｌＯＯ）に電圧が充電さ
れる経路を提供することとなる。

【００４３】図７及び図８は本発明による回路内の前記
キャパシタ（ＣｌＯＯ）に充電される電圧の尖頭値を制
限するためのコイル（ＬｌＯＯ）がもっと含まれている
実施例を図示したもので、図７は図２の回路に前記コイ
ル（ＬｌＯＯ）を追加したもの、図８は図６の回路に前
記コイル（ＬｌＯＯ）を追加したものである。前記コイ
ル（ＬｌＯＯ）はパワリングモード（モード１（Ｍ
ｌ））から前記キャパシタ（ＣｌＯＯ）に充電される電
圧のピーク（peak）値を制限することによって、前記キ
ャパシタ（ＣｌＯＯ）に電圧ストレスを与えないように
するが、前記コイル（ＬｌＯＯ）は前記キャパシタ（Ｃ
ｌＯＯ）に電圧が充電される経路上に位置しながら、同
時に前記キャパシタ（ＣｌＯＯ）が放電する時電流か流
れる線路上には位置しないよう設置されると設置された
位置にかかわらず同じ技能を遂行することかできる。す
なわち、図７では充電タイオード（ＤｌＯｌ）、平滑用
インダクタの二次巻線（Ｌo2）となる支路内のどこに挿
入されても構わなく、図８では充電ダイオード（ＤｌＯ
ｌ）と直列に連結されるとよい。

【００４４】

【発明の効果】前記のように構成されて作用する本発明
による出力電流のリプル低減の可能なフル・ブリッジＤ
Ｃ／ＤＣコンバータの０電圧／０電流スイッチングのた
めの回路は飽和リアクトルのような損失性部品や能動素
子のような高価の部品を含めなく、さらに回路が大変簡
単なことから０電圧／０電流スイッチングのフル・ブリ
ッジＤＣ／ＤＣコンバータをより低原価で具現させると
ともに受動容量性素子のみを追加し出力フィルタのイン
ダクタを流れる電流のリプルも大きく減らせるので高電
力密度化が可能になるし、また大容量化も容易なので大
容量高周波スイッチングのＤＣ／ＤＣコンバータ分野で
も幅広く使われる。

【００４５】そして前記のように構成され作用する本発
明による出力電流のリプル低減の可能なフル・ブリッジ
ＤＣ／ＤＣコンバータの０電圧／０電流スイッチングの
ための回路か設置されたフル・ブリッジＤＣ／ＤＣコン
バータでは、動作中に二次側整流器の電圧が高いピーク
（peak）を持つ場合が発生しないので、低い電圧定格の
整流ダイオードを使用することができるもっとも経済的
で有用な発明である。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る、出力電流のリプル
（ripple）低減の可能なフル・ブリッジＤＣ／ＤＣコン
バータの０電圧／０電流スイッチング（swiching）のた
めの回路の一実施例が設置されたフル・ブリッジＤＣ／
ＤＣコンバータであって、０電圧／０電流スイッチング
のみのため回路が設置された回路図である。

【図２】本発明の実施の形態に係る、出力電流のリプル
（ripple）低減の可能なフル・ブリッジＤＣ／ＤＣコン
バータの０電圧／０電流スイッチング（swiching）のた
めの回路の一実施例が設置されたフル・ブリッジＤＣ／
ＤＣコンバータであって、出力電流のリブルも減少させ
る回路が設置された回路図である。

【図３】本発明の実施の形態に係る、出力電流のリブル
低減の可能なフル・ブリッジＤＣ／ＤＣコンバータの０
電圧／０電流スイッチングのための回路が設置されたフ
ル・ブリッジコンバータの回路図である。

【図４】本発明の実施の形態に係る、出力電流のリブル
低減の可能なフル・ブリッジＤＣ／ＤＣコンバータの０
電圧／０電流スイッチングのための回路が設置されたフ
ル・ブリッジコンバータの回路図である。

【図５】本発明の実施の形態に係る、出力電流のリブル
低減の可能なフル・ブリッジＤＣ／ＤＣコンバータの０
電圧／０電流スイッチングのための回路が設置されたフ
ル・ブリッジコンバータの回路図である。

【図６】本発明の実施の形態に係る、出力フィルターの
インダクタの二次巻線を利用しなかった別の実施の形態
を表した回路図である。

【図７】本発明の実施の形態に係るフル・ブリッジＤＣ
／ＤＣコンバータの０電圧／０電流スイッチングと出力
電流のリブル低減のための回路に充電される電圧の尖頭
値を押えるための実施例を表したもので、図２に図示さ
れた回路にインタクタを追加した回路図である。

【図８】本発明の実施の形態に係るフル・ブリッジＤＣ
／ＤＣコンバータの０電圧／０電流スイッチングと出力
電流のリブル低減のための回路に充電される電圧の尖頭
値を押えるための実施例を表したもので、図６に図示さ
れた回路にインタクタを追加した回路図である。

【図９】本発明の実施の形態に係る図１に図示されたコ
ンバータの各動作段階による等価回路を表した回路図で
ある。

【図１０】本発明の実施の形態に係る図１に図示された
コンバータの各動作段階による等価回路を表した回路図
である。

【図１１】本発明の実施の形態に係る図１に図示された
コンバータの各動作段階による等価回路を表した回路図
である。

【図１２】本発明の実施の形態に係る図１に図示された
コンバータの各動作段階による等価回路を表した回路図
である。

【図１３】本発明の実施の形態に係る図１に図示された
コンバータの各動作段階による等価回路を表した回路図
である。

【図１４】本発明の実施の形態に係る図１に図示された
コンバータの各動作段階による等価回路を表した回路図
である。

【図１５】本発明の実施の形態に係る図１に図示された
コンバータの各動作段階による等価回路を表した回路図
である。

【図１６】本発明の実施の形態に係る図１に図示された
コンバータの各動作段階による等価回路を表した回路図
である。

【図１７】本発明の実施の形態に係る図１に図示された
コンバータの各動作段階によって発生する電流や電圧波
形の主要部分のみを抜粋して表した回路図である。

【図１８】本発明の実施の形態に係る従来の０電圧／０
電流スイッチングのフル・ブリッジＤＣ／ＤＣコンバー
タを図示した回路図である。

【図１９】本発明の実施の形態に係る従来の０電圧／０
電流スイッチングのフル・ブリッジＤＣ／ＤＣコンバー
タを図示した回路図である。

【図２０】本発明の実施の形態に係る従来の０電圧／０
電流スイッチングのフル・ブリッジＤＣ／ＤＣコンバー
タを図示した回路図である。

【図２１】本発明の実施の形態に係る０電圧／０電流ス
イッチングではないハードスイッチング（Hard Switchi
ng）の時の電流及び電圧波形を図示した回路図である。

【図２２】０電圧スイッチング時の電流及び電圧波形を
示す図である。

【図２３】０電圧スイッチング時の電流及び電圧波形を
示す図である。

【符号の説明】

１０：従来の０電圧／０電流スイッチングのための回路 １００，１００’，１００'1，１０１，１０２，１０
３，１０４，１０４1：本発明による回路の実施例 ＢＤ１０：フル・ブリッジ整流器 Ｃｌ，Ｃ３：スナバキャパシタ Ｃ１００，Ｃ１０１：キャパシタ Ｄｌ，Ｄ２，Ｄ３，Ｄ４：整流器（ＢＤｌ０１）を構成
するダイオード Ｄ１００：放電タイオード Ｄ１０１：充電タイオード ＤＳｌ，ＤＳ２，ＤＳ３，ＤＳ４：タイオ−ド Ｉc：キャパシータ（Ｃ１００）を流れる電流 Ｉo：負荷電流 Ｉsw：スイッチに流れる電流 Ｉp：一次側電流 Ｌ１００：コイル Ｌo，Ｃo：出力フィルタ Ｌ1K：漏洩インタクタンス Ｃo：負荷 Ｓｌ，Ｓ２，Ｓ３，Ｓ４：フル・ブリッジを構成するス
イッチ ＳＲ：飽和リアクトル Ｔ：変圧器 Ｖc：キャパシタ（ＣｌＯＯ）両端電圧 ＶGS：スイッチ制御電圧 Ｖsw：スイッチ両端電圧 Ｖab：一次側電圧 Ｖrec：二次側電圧

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 恩 洙 大韓民国 慶尚南道 昌原市 沙巴丁洞 星原アパート 307−306戸

Claims (5)

【特許請求の範囲】
1. 【請求項１】 平滑用インダクタを出力端に含むフル・
   ブリッジＤＣ／ＤＣコンバータにおいて、 前記インダクタの二次巻線；前記インダクタの二次巻線
   とつながって閉回路を構成する第一受動容量性素子；と
   第二整流素子；及び前記閉回路の三つの連結点のうち一
   つで二次側の整流器出力端子の一段につながる第一整流
   素子；を含んで構成され、 前記第一整流素子は前記二次側の整流器の出力端の方に
   電流か流れるよう配置され、前記閉回路の連結点のうち
   前記第一整流素子とつながらない二つの連結点の中の一
   つが二次側の整流器出力端のうち前記第一整流素子かつ
   ながらない他端に連結され、前記第二整流素子が前記第
   一受動容量性素子の放電線路上に配置されないと同時に
   前記平滑用インダクタを流れる電流によって前記二次巻
   線に誘導される電流か前記閉回路を流れ前記第一受動容
   量性素子の両端のうち二次側の整流器出力端の方の端子
   が陽電位に充電できるように前記インダクタの二次巻
   線，、第一受動容量性素子そして第二整流素子が配置さ
   れることを特徴とする出力電流のリプル低減の可能なフ
   ル・ブリッジＤＣ／ＤＣコンバータの０電圧／０電流ス
   イッチングのための回路。
2. 【請求項２】 第一項において、 第二受動容量性素子；を更に含んで構成されるが、 前記三つ連結点のうち一つは前記第二整流素子と第一受
   動容量性素子の連結点であり、前記出力端子の一端は二
   次側整流器で電流が流れ込む端子で、前記二つの連結点
   の中一つはインダクタの二次巻線と受動容量性素子の連
   結点であり、前記第二受動容量性素子は前記三つの連結
   点のうち残りーつと接地の間に連結されることを特徴と
   する出力電流のリプル低減の可能なフル・ブリッジＤＣ
   ／ＤＣコンバータの０電圧／０電流スイッチングのため
   の回路。
3. 【請求項３】 第一項あるいは第二項において、 前記閉回路内の任意の素子と直列に連結され閉路を構成
   するが、前記第一受動容量性素子の放電経路上に位置し
   ない受動誘導性素子；を更に含んで構成されることを特
   徴とする出力電流のリプル低減の可能なフル・ブリッジ
   ＤＣ／ＤＣコンバータの０電圧／０電流スイッチングの
   ための回路。
4. 【請求項４】 平滑用インダクタとキャパシタを出力端
   に含むフル・ブリッジＤＣ／ＤＣコンバータにおいて、 受動容量性素子；第一整流素子；及び第二整流素子；を
   含んで構成されるが、 前記受動容量性素子，第一整流素子そして第二整流素子
   はＹ−結線をつくって、前記容量性素子は二次側の整流
   器の電流流出端子に連結され、前記第二整流素子は前記
   平滑用キャパシタに連結されて前記受動容量性素子に充
   電される電流か負荷の方に流れさせ、前記第一整流素子
   は接地に連結されて前記受動容量性素子か放電する電流
   が前記インダクタを流れるようにすることを特徴とする
   出力電流のリプル低減の可能なフル・ブリッジＤＣ／Ｄ
   Ｃコンバータの０電圧／０電流スイッチングのための回
   路。
5. 【請求項５】 第４項において、 誘導性素子；を更に含んで構成され、前記誘導性素子は
   第二整流素子と直列に挿入、連結されることを特徴とす
   る出力電流のリプル低減の可能なフル・ブリッジＤＣ／
   ＤＣコンバータの０電圧／０電流スイッチングのための
   回路。