WO2016117157A1

WO2016117157A1 - Ｄｃ／ｄｃコンバータ

Info

Publication number: WO2016117157A1
Application number: PCT/JP2015/074031
Authority: WO
Inventors: 佳早瀬
Original assignee: 三菱電機株式会社
Priority date: 2015-01-20
Filing date: 2015-08-26
Publication date: 2016-07-28
Also published as: JP2016135003A; EP3249795A1; US20170331385A1; CN107112904B; EP3249795B1; JP6009003B2; US10193460B2; EP3249795A4; CN107112904A

Abstract

　複数の整流用半導体スイッチング素子を有する整流回路の出力側に接続される平滑リアクトルと直列に接続される負荷に直流電源の直流電力をＤＣ／ＤＣ変換して出力するＤＣ／ＤＣコンバータの二次側において、直流電源の電圧がトランスの一次側に印加されていない期間に、負荷に流れる負荷電流を迂回させて負荷電流を還流させる、二次側還流ダイオードと還流リアクトルとが直列に接続された直列回路を有する二次側還流回路を設けて構成する。

Description

ＤＣ／ＤＣコンバータ

　本発明は、トランスによって一次側と二次側とが絶縁されたＤＣ／ＤＣコンバータに関し、特に、リカバリ電流の影響によって発生するサージを抑制する機能を備えたＤＣ／ＤＣコンバータに関するものである。

　従来の電力変換装置では、トランスを介して、一次側から二次側に伝送された正負の矩形波状パルス列を、整流回路で整流することで、同一極性の矩形波状パルス列に変換する。このとき、トランスの二次側では、整流回路のダイオードがオフする際のリカバリ電流の影響によってサージ電圧が発生する。そこで、このようなサージ電圧を抑制するために、電力変換装置にスナバ回路を設ける。

　このようにスナバ回路を設けることで、トランスの二次側に発生するサージ電圧は、スナバ回路のダイオードによって、コンデンサの電圧にクランプされる。その結果、このコンデンサに蓄電されるので、整流回路の各素子を過電圧から保護することが可能となる（例えば、特許文献１参照）。

特開２０１３－７４７６７号公報特開平６－１４５４４号公報特開２０１３－２０７９５０号公報

　しかしながら、従来技術には以下のような課題がある。
　特許文献１に記載の従来技術では、スナバ回路の抵抗において、一端がダイオードを介して整流回路の出力側に接続され、他端が負荷に接続されている。したがって、サージ電圧をクランプするコンデンサの電圧は、負荷の電圧と、スナバ回路の抵抗値とに大きく依存する。すなわち、負荷の電圧が高い場合には、クランプ電圧が高く、負荷の電圧が低い場合には、クランプ電圧が低くなる。また、スナバ回路の抵抗値が大きい場合には、クランプ電圧が高く、スナバ回路の抵抗値が小さい場合にはクランプ電圧が低くなる。

　したがって、負荷の電圧が高い場合に、サージ電圧を効率よく吸収するためには、クランプ電圧が高くならないように、スナバ回路の抵抗値を小さくしなければならない。一方、スナバ回路の抵抗値を小さくすれば、負荷の電圧が低いときに、クランプ電圧が低くなり、サージ電圧を効率よく吸収することはできるが、スナバ回路の抵抗による損失が大きくなる。

　ここで、クランプ電圧は、トランスの二次側電圧よりも小さくなることはない。また、トランスの二次側電圧が大きく、かつ負荷の電圧が小さい場合に、特にスナバ回路の抵抗による損失が大きくなる。なお、トランスの二次側電圧は、負荷の電圧の最大値に依存する。

　換言すると、負荷の電圧が大きく変動する用途において、負荷の電圧が最大のときにサージ電圧を効率よく吸収するためにスナバ回路の抵抗値を小さくした場合、負荷の電圧が小さくなると、スナバ回路の抵抗による損失が大きくなるという問題がある。このようにスナバ回路の抵抗による損失が大きくなれば、結果として、電力変換装置の高効率化の妨げになるととともに、抵抗の熱的問題から体格を大きくする必要があるので電力変換装置の小型化が困難となる。

　本発明は、前記のような課題を解決するためになされたものであり、リカバリ電流の影響によるサージの発生を抑制しつつ、装置の高効率化および小型化を実現可能なＤＣ／ＤＣコンバータを得ることを目的とする。

　本発明におけるＤＣ／ＤＣコンバータは、ソフトスイッチング方式で切り替え制御される複数のインバータ用半導体スイッチング素子を有し、入力側に接続される直流電源の直流電力を交流電力に変換するインバータ回路と、複数の整流用半導体スイッチング素子を有する整流回路と、一次側がインバータ回路の出力側に接続され、二次側が整流回路の入力側に接続されるトランスと、インバータ回路の出力側と、トランスの一次側との間に挿入される共振リアクトルと、整流回路の出力側に接続される平滑リアクトルと、を備え、平滑リアクトルと直列に接続される負荷に直流電力をＤＣ／ＤＣ変換して出力するＤＣ／ＤＣコンバータであって、整流回路の出力側に接続され、トランスの一次側に直流電源の電圧が印加されていない期間に、負荷に流れる負荷電流を迂回させるための二次側還流回路と、一端が共振リアクトルとトランスの一次側との接続点に接続され、他端が直流電源の一端に接続される第１の一次側還流用半導体スイッチング素子と、一端が直流電源の他端に接続され、他端が共振リアクトルとトランスの一次側との接続点に接続される第２の一次側還流用半導体スイッチング素子と、をさらに備え、平滑リアクトルと負荷とが直列に接続された直列回路は、整流回路の出力側に接続され、二次側還流回路は、整流回路の出力側と直列回路との間に位置し、直列回路と並列に接続され、第１の一次側還流用半導体スイッチング素子および第２の一次側還流用半導体スイッチング素子のいずれか一方は、トランスの一次側に直流電源の電圧が印加されていない期間に、共振リアクトルに流れる電流を迂回させるものである。

　本発明によれば、ＤＣ／ＤＣコンバータの二次側において、直流電源の電圧がトランスの一次側に印加されていない期間に、負荷に流れる負荷電流を迂回させて負荷電流を還流させるための二次側還流回路が設けられた構成を備えている。これにより、リカバリ電流の影響によるサージの発生を抑制しつつ、装置の高効率化および小型化を実現可能なＤＣ／ＤＣコンバータを得ることができる。

本発明の実施の形態１によるＤＣ／ＤＣコンバータの回路構成図である。本発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明するための、ＤＣ／ＤＣコンバータの各部のパラメータの変化を示す波形図である。本発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態１におけるＤＣ／ＤＣコンバータの二次側の変形例を示す構成図である。本発明の実施の形態１におけるＤＣ／ＤＣコンバータの二次側の変形例を示す構成図である。本発明の実施の形態１におけるＤＣ／ＤＣコンバータの二次側の変形例を示す構成図である。本発明の実施の形態１におけるＤＣ／ＤＣコンバータの二次側の変形例を示す構成図である。本発明の実施の形態１におけるＤＣ／ＤＣコンバータの二次側の変形例を示す構成図である。本発明の実施の形態１におけるＤＣ／ＤＣコンバータの二次側の変形例を示す構成図である。本発明の実施の形態１におけるＤＣ／ＤＣコンバータの二次側の変形例を示す構成図である。図１０のＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。図１０のＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態２によるＤＣ／ＤＣコンバータの回路構成図である。本発明の実施の形態２によるＤＣ／ＤＣコンバータの動作を説明するための、ＤＣ／ＤＣコンバータの各部のパラメータの変化を示す波形図である。本発明の実施の形態２によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態２によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。本発明の実施の形態２によるＤＣ／ＤＣコンバータの動作を説明するための電流経路図である。

　以下、本発明によるＤＣ／ＤＣコンバータを、好適な実施の形態にしたがって図面を用いて説明する。なお、図面の説明においては、同一部分または相当部分には同一符号を付し、重複する説明を省略する。

　実施の形態１．
　はじめに、本実施の形態１におけるＤＣ／ＤＣコンバータを構成することで得られる効果について説明する。前述したように、本実施の形態１におけるＤＣ／ＤＣコンバータを構成することで、リカバリ電流の影響によるサージの発生を抑制しつつ、装置の高効率化および小型化を実現可能となる。

　また、本実施の形態１におけるＤＣ／ＤＣコンバータを構成することで、前述した効果に加え、さらなる別の効果を得ることができる。このようなさらなる別の効果について、特許文献２、３に記載の従来技術と比較しながら説明する。

　ここで、特許文献２、３に記載の従来技術では、整流回路に流れる還流電流を減少させることで、リカバリ電流の影響によるサージの発生を抑制する。

　しかしながら、特許文献２、３に記載の従来技術をソフトスイッチング方式（より具体的には、位相シフトソフトスイッチング方式）で駆動するＤＣ／ＤＣコンバータに適用した場合、以下のような問題がある。

　すなわち、整流回路に流れる還流電流が減少するのと同時に、トランス一次側に流れる還流電流も減少する。また、一次側に流れる還流電流が減少すると、一次側の半導体スイッチング素子と並列に接続されているコンデンサの電圧がゼロになりにくくなり、ＺＶＳ（Ｚｅｒｏ　Ｖｏｌｔ　Ｓｗｉｃｈｉｎｇ）の成立性が確保できない。その結果として、一次側の半導体スイッチング素子のスイッチング損失が大きくなってしまう。

　これに対して、本実施の形態１におけるＤＣ／ＤＣコンバータでは、二次側において、直流電源の電圧がトランス一次側に印加されていない期間に、負荷に流れる負荷電流を迂回させて負荷電流を還流させるための二次側還流回路を設ける。また、一次側において、共振リアクトルに流れる電流を迂回させる半導体スイッチング素子を設ける。

　このように構成することで、整流回路に流れる還流電流を減少させることができるので、リカバリ電流の影響によるサージの発生を抑制することができる。また、それと同時に、ソフトスイッチング方式でＤＣ／ＤＣコンバータを駆動させた場合であっても、一次側に流れる還流電流の減少を抑制することができるので、ＺＶＳ成立性を確保することができる。

　換言すると、本実施の形態１におけるＤＣ／ＤＣコンバータでは、ソフトスイッチング方式での駆動によるＺＶＳ成立性を確保しつつ、リカバリ電流の影響によるサージの発生を抑制することができる。

　次に、本実施の形態１におけるＤＣ／ＤＣコンバータ１０について、図１を参照しながら説明する。図１は、本発明の実施の形態１によるＤＣ／ＤＣコンバータ１０の回路構成図である。なお、図１では、ＤＣ／ＤＣコンバータ１０の一次側に接続される直流電源２０と、ＤＣ／ＤＣコンバータ１０の二次側に接続される負荷３０（例えば、バッテリ等）と、ＤＣ／ＤＣコンバータ１０の動作を制御する制御回路４０とを併せて図示している。

　図１において、ＤＣ／ＤＣコンバータ１０は、インバータ回路１１と、共振リアクトル１２と、絶縁されたトランス１３と、整流回路１４と、平滑リアクトル１５と、平滑コンデンサ１６と、一次側還流ダイオード１７ａと、一次側還流ダイオード１７ｂと、二次側還流回路１８とを備える。

　インバータ回路１１は、直流電源２０の入力直流電圧Ｖｉｎを交流電圧に変換し、変換後の交流電圧をトランス１３に出力するインバータとしての機能を有し、いわゆる単相インバータに相当する。また、インバータ回路１１は、トランス１３のトランス一次側１３ａに接続される。なお、ここでいうトランス一次側１３ａとは、トランス１３の一次巻線側を意味する。

　具体的には、インバータ回路１１は、複数のインバータ用半導体スイッチング素子１１ａ～１１ｄを有する。また、インバータ用半導体スイッチング素子１１ａ～１１ｄのそれぞれは、ソースおよびドレイン間にボディダイオードが内蔵されたＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を含んで構成される。また、インバータ回路１１は、インバータ用半導体スイッチング素子１１ａ～１１ｄを用いたフルブリッジ型の回路構成となっている。なお、以下では、インバータ用半導体スイッチング素子１１ａ～１１ｄを、スイッチング素子１１ａ～１１ｄと称す。

　スイッチング素子１１ａ～１１ｄには、共振コンデンサ１１１ａ～１１１ｄが並列に接続されている。共振コンデンサ１１１ａ～１１１ｄは、スイッチング素子１１ａ～１１ｄのＭＯＳＦＥＴのスイッチング損失を低減する。

　共振リアクトル１２は、インバータ回路１１の出力側と、トランス一次側１３ａとの間に挿入され、スイッチング素子１１ａ～１１ｄのＭＯＳＦＥＴのスイッチング損失を低減する。

　整流回路１４は、トランス１３から入力された交流電圧を変換した後の直流電圧を、負荷３０に印加する。このときの負荷３０の電圧を、出力直流電圧Ｖｏｕｔとする。また、整流回路１４は、トランス１３のトランス二次側１３ｂに接続される。なお、ここでいうトランス二次側１３ｂとは、トランス１３の二次巻線側を意味する。

　具体的には、整流回路１４は、整流素子としての機能を有する複数のダイオード１４ａ～１４ｄを有する。また、整流回路１４は、ダイオード１４ａ～１４ｄを用いたフルブリッジ型の回路構成となっている。

　平滑リアクトル１５および平滑コンデンサ１６は、整流回路１４の出力側に接続され、整流回路１４の出力電流を平滑する。

　一次側還流ダイオード１７ａおよび一次側還流ダイオード１７ｂは、互いに直列に接続され、共振リアクトル１２に流れる電流を迂回させる。すなわち、共振リアクトル１２に流れる電流は、一次側還流ダイオード１７ａおよび一次側還流ダイオード１７ｂのいずれか一方に流れることで迂回する。

　一次側還流ダイオード１７ａにおいて、アノードは、共振リアクトル１２とトランス一次側１３ａとの接続点に接続され、カソードは、直流電源２０の正側端子に接続される。また、一次側還流ダイオード１７ｂにおいて、アノードは、直流電源２０の負側端子に接続され、カソードは、共振リアクトル１２とトランス一次側１３ａとの接続点に接続される。

　二次側還流回路１８は、二次側還流ダイオード１８１と還流リアクトル１８２とが直列に接続された直列回路を有する。二次側還流ダイオード１８１は、負荷３０に流れる負荷電流を迂回させて負荷電流を還流させる。還流リアクトル１８２は、二次側還流ダイオード１８１に負荷電流が確実に流れるようにするために設けられる。

　二次側還流ダイオード１８１において、アノードは、還流リアクトル１８２の一端と接続され、カソードは、整流回路１４の正側出力端子に接続される。還流リアクトル１８２の他端は、整流回路１４の負側出力端子に接続される。また、還流リアクトル１８２は、平滑リアクトル１５と同じ方向に電流を流すために、平滑リアクトル１５と磁気的に結合する。

　制御回路４０は、主回路の外部に配置され、制御回路４０には、入力直流電圧Ｖｉｎおよび出力直流電圧Ｖｏｕｔの検出結果が入力される。制御回路４０は、入力された出力直流電圧Ｖｏｕｔが目標電圧となるように、インバータ回路１１のスイッチング素子１１ａ～１１ｄのそれぞれをソフトスイッチング方式で切り替え制御する。具体的には、制御回路４０は、スイッチング素子１１ａ～１１ｄにゲート信号４１を出力することで、スイッチング素子１１ａ～１１ｄのそれぞれのオンＤｕｔｙ（すなわち、オン期間）を制御する。なお、スイッチング素子１１ａ～１１ｄのそれぞれをソフトスイッチング方式で切り替え制御する具体的な制御例については、後述の図２を参照しながら説明する。

　ここで、スイッチング素子１１ａ～１１ｄは、ＭＯＳＦＥＴに限らず、ダイオードが逆並列接続されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等の自己消弧型半導体スイッチング素子であってもよい。また、共振コンデンサ１１１ａ～１１１ｄは、スイッチング素子１１ａ～１１ｄの寄生容量を利用するように構成してもよい。

　なお、本実施の形態１では、ダイオード１４ａ～１４ｄと、一次側還流ダイオード１７ａ、１７ｂと、二次側還流ダイオード１８１と、後述するダイオード１９といった半導体スイッチング素子を用いる場合を例示しているが、トランジスタ素子等といった別の半導体スイッチング素子を用いてもよい。

　次に、本実施の形態１におけるＤＣ／ＤＣコンバータ１０の動作について、図２を参照しながら説明する。図２は、本発明の実施の形態１によるＤＣ／ＤＣコンバータ１０の動作を説明するための、ＤＣ／ＤＣコンバータ１０の各部のパラメータの変化を示す波形図である。

　図２では、インバータ回路１１のスイッチング素子１１ａ～１１ｄのそれぞれに、制御回路４０によって出力されるゲート信号４１のタイミングチャートが図示されている。また、図２では、このようなゲート信号４１に従って、スイッチング素子１１ａ～１１ｄがソフトスイッチング方式で切り替え制御された場合の、ＤＣ／ＤＣコンバータ１０の各部のパラメータの変化を波形で示している。

　具体的には、スイッチング素子１１ａ～１１ｄのそれぞれのドレイン－ソース間電圧（Ｖｄｓ）と、トランス１３、一次側還流ダイオード１７ａ、１７ｂ、整流回路１４のダイオード１４ａ～１４ｄ、および二次側還流ダイオード１８１のそれぞれに流れる電流との変化を示している。

　なお、図２において、一次側還流ダイオード１７ｂと、ダイオード１４ｂ、１４ｃとに流れる電流は、一点鎖線で表している。また、インバータ回路１１において、スイッチング素子１１ａ、１１ｂは、それぞれデューティが５０％に近く、どちらもオフする期間を設けて交互にオンする。スイッチング素子１１ｃ、１１ｄも同様に、それぞれデューティが５０％に近く、どちらもオフする期間を設けて交互にオンする。さらに、スイッチング素子１１ａ、１１ｂと、スイッチング素子１１ｃ、１１ｄとの間の位相差を、０°から１８０°までの範囲で可変して出力制御が行われる。

　次に、図２に示すゲート信号４１に従って、スイッチング素子１１ａ～１１ｄが切り替え制御された場合の、各タイミングで回路に流れる電流について、図３Ａ～図３Ｇを参照しながら説明する。図３Ａ～図３Ｇは、本発明の実施の形態１によるＤＣ／ＤＣコンバータ１０の動作を説明するための電流経路図である。

　時刻ｔ０よりも前の期間では、スイッチング素子１１ａ、１１ｄのそれぞれのゲート信号４１がオン状態である。したがって、図３Ａに示すように、一次側では、直流電源２０、スイッチング素子１１ａ、共振リアクトル１２、トランス一次側１３ａ、スイッチング素子１１ｄ、直流電源２０の経路で電流が流れる。また、二次側では、トランス二次側１３ｂ、ダイオード１４ａ、平滑リアクトル１５、負荷３０、ダイオード１４ｄ、トランス二次側１３ｂの経路で電流が流れる。そのため、負荷３０に直流電源２０からの電流が供給されることとなる。

　時刻ｔ０において、スイッチング素子１１ｄのゲート信号４１をオフとする。この場合、時刻ｔ０から時刻ｔ１までの期間では、図３Ｂに示すように、スイッチング素子１１ｄに流れていた電流が共振コンデンサ１１１ｄを充電する方向に流れる。したがって、スイッチング素子１１ｄのドレイン－ソース間電圧Ｖｄｓは、徐々に増加する。同時に、共振リアクトル１２、トランス一次側１３ａ、共振コンデンサ１１１ｃ、スイッチング素子１１ａ、共振リアクトル１２の経路で、共振コンデンサ１１１ｃを放電する電流が流れる。したがって、スイッチング素子１１ｃのドレイン－ソース間電圧Ｖｄｓは、徐々に減少する。

　ここで、スイッチング素子１１ｃ、１１ｄのそれぞれのドレイン－ソース間電圧Ｖｄｓが直流電源２０の電圧の半分（＝Ｖｉｎ／２）となった場合を考える。このような場合であっても、共振リアクトル１２が持つエネルギーによって、図３Ｂに示す電流経路で電流が流れ続けるとともに、時刻ｔ１において、スイッチング素子１１ｃ、１１ｄのドレイン－ソース間電圧Ｖｄｓは、それぞれゼロ、Ｖｉｎとなる。このとき、図３Ｃに示すように、一次側では、共振リアクトル１２、トランス一次側１３ａ、スイッチング素子１１ｃのボディダイオード、スイッチング素子１１ａ、共振リアクトル１２の経路で電流が流れる。

　時刻ｔ１以降の、図３Ｃに示す電流経路でスイッチング素子１１ｃのボディダイオードに電流が流れている状態で、時刻ｔ２において、スイッチング素子１１ｃのゲート信号４１をオンとすることで、ＺＶＳが成立する。

　また、ｔ１以降で、トランス一次側１３ａに印加される電圧がほぼなくなるので、二次側還流ダイオード１８１がオンとなる。整流回路１４の出力側には、互いに磁気的に結合された平滑リアクトル１５および還流リアクトル１８２の巻数比に応じた電圧Ｖｃが印加される。なお、電圧Ｖｃは、下式（１）に従って算出される。

　ここで、上式（１）において、Ｎ１は、平滑リアクトル１５の巻数であり、Ｎ２は、還流リアクトル１８２の巻数であり、Ｖｏｕｔは、出力直流電圧であり、Ｖｆ１０は、二次側還流ダイオード１８１の順方向電圧である。

　また、Ｖｃ＞０となるように、巻数Ｎ１および巻数Ｎ２を設定すると、整流回路１４に逆電圧が印加され、ダイオード１４ａ～１４ｄがオフとなる。したがって、整流回路１４およびトランス二次側１３ｂに電流が流れなくなる。すなわち、整流回路１４の出力側に正の電圧が印加されるとともに、整流回路１４およびトランス二次側１３ｂに電流が流れなくなるように、平滑リアクトル１５の巻数Ｎ１と、還流リアクトル１８２の巻数Ｎ２とを設定することとなる。

　その結果、図３Ｄに示すように、二次側では、平滑リアクトル１５、負荷３０、還流リアクトル１８２、二次側還流ダイオード１８１、平滑リアクトル１５の経路で電流が流れる。また、一次側では、トランス一次側１３ａに電流が流れなくなる。しかしながら、一次側還流ダイオード１７ａがあるので、共振リアクトル１２、一次側還流ダイオード１７ａ、スイッチング素子１１ａ、共振リアクトル１２の経路で電流が流れ続ける。

　なお、時刻ｔ２から時刻ｔ３までの期間において、ダイオード１４ａ、１４ｄに電流が流れなくなり、オフする際にリカバリ電流が発生する。しかしながら、この場合、整流回路１４の出力側には、電圧Ｖｃが印加されているのみである。したがって、電圧Ｖｃを整流回路１４のダイオード１４ａ～１４ｄの耐圧よりも十分小さく設定しておけば、リカバリ電流の影響によるサージは、問題とはならない。

　このように、直流電源２０の電圧がトランス一次側１３ａに印加されていない期間に、二次側還流回路１８は、負荷電流を迂回させて負荷電流を負荷３０に還流させるので、整流回路１４に流れる負荷電流が抑制される。すなわち、負荷電流は、整流回路１４ではなく、還流リアクトル１８２と二次側還流ダイオード１８１とが直列に接続された直列回路を環流経路として流れる。したがって、整流回路１４の還流経路にあるダイオード二つ分（すなわち、ダイオード１４ａおよび１４ｄ）ではなく、二次側還流ダイオード１８１一つ分のリカバリ電流の影響によるサージが発生するので、全体としてサージを低減することができる。

　時刻ｔ３において、スイッチング素子１１ａのゲート信号４１をオフとする。この場合、時刻ｔ３から時刻ｔ４までの期間では、図３Ｅに示すように、スイッチング素子１１ａに流れていた電流が共振コンデンサ１１１ａを充電する方向に流れる。したがって、スイッチング素子１１ａのドレイン－ソース間電圧Ｖｄｓは、徐々に増加する。同時に、共振リアクトル１２、一次側還流ダイオード１７ａ、直流電源２０、共振コンデンサ１１１ｂ、共振リアクトル１２の経路で、共振コンデンサ１１１ｂを放電する電流が流れる。したがって、スイッチング素子１１ｂのドレイン－ソース間電圧Ｖｄｓは、徐々に減少する。

　ここで、スイッチング素子１１ａ、１１ｂのそれぞれのドレイン－ソース間電圧Ｖｄｓが直流電源２０の電圧の半分（＝Ｖｉｎ／２）となった場合を考える。このような場合であっても、共振リアクトル１２が持つエネルギーによって、図３Ｅに示す電流経路で電流が流れ続けるとともに、時刻ｔ４において、スイッチング素子１１ａ、１１ｂのドレイン－ソース間電圧は、それぞれＶｉｎ、ゼロとなる。このとき、時刻ｔ４から時刻ｔ５までの期間において、図３Ｆに示すように、一次側では、共振リアクトル１２、一次側還流ダイオード１７ａ、直流電源２０、スイッチング素子１１ｂのボディダイオード、共振リアクトル１２の経路で電流が流れる。

　時刻ｔ５において、スイッチング素子１１ｂのゲート信号４１をオンとする。この場合、ＺＶＳが成立する。また、時刻ｔ５から時刻ｔ６までの期間において、図３Ｇに示すように、一次側では、直流電源２０、スイッチング素子１１ｃ、トランス一次側１３ａ、共振リアクトル１２、スイッチング素子１１ｂ、直流電源２０の経路で電流が流れる。一方、二次側では、トランス二次側１３ｂ、ダイオード１４ｃ、平滑リアクトル１５、負荷３０、ダイオード１４ｂ、トランス二次側１３ｂの経路で電流が流れる。そのため、負荷３０に直流電源２０からの電流が供給されることとなる。

　以上で説明した時刻ｔ０から時刻ｔ６までの期間が半周期であり、その半周期の中でスイッチング素子１１ａ、１１ｄをオフし、スイッチング素子１１ｂ、１１ｃをオンする。残りの半周期が時刻ｔ６から時刻ｔ１２までの期間であり、その残りの半周期の中で、時刻ｔ０から時刻ｔ６までの期間と同様の制御を行うことで、スイッチング素子１１ｂ、１１ｃをオフし、スイッチング素子１１ａ、１１ｄをオンする。このような時刻ｔ０～時刻ｔ１２までの期間を一周期として、同様の制御を繰り返すことで、負荷３０に流れる負荷電流が継続して流れる。

　以上、本実施の形態１によれば、整流回路の出力側に接続され、トランスの一次側に直流電源の電圧が印加されていない期間に、負荷に流れる負荷電流を迂回させるための二次側還流回路と、一端が共振リアクトルとトランスの一次側との接続点に接続され、他端が直流電源の一端に接続される第１の一次側還流用半導体スイッチング素子と、一端が直流電源の他端に接続され、他端が共振リアクトルとトランスの一次側との接続点に接続される第２の一次側還流用半導体スイッチング素子と、を備える構成を有する。また、第１の一次側還流半導体スイッチング素子および第２の一次側還流半導体スイッチング素子のいずれか一方は、トランスの一次側に直流電源の電圧が印加されていない期間に、共振リアクトルに流れる電流を迂回させる。さらに、平滑リアクトルと負荷とが直列に接続された直列回路は、整流回路の出力側に接続され、二次側還流回路は、整流回路の出力側と直列回路との間に位置し、直列回路と並列に接続される。

　これにより、ソフトスイッチング方式での駆動によるＺＶＳ成立性を確保しつつ、リカバリ電流の影響によるサージの発生を抑制することができる。また、スナバ回路を設けていないので、スナバ回路等の二次側のサージ対策が不要となるとともに、一次側の半導体スイッチング素子の損失を低減することができる。その結果、ＤＣ／ＤＣコンバータの高効率化および小型化が実現可能となる。

　なお、本実施の形態１では、二次側還流ダイオード１８１は、整流回路１４のダイオード１４ａ～１４ｄよりも、スイッチング時に発生するリカバリ電流の大きさが小さい特性を有するように設計すればよい。また、二次側還流ダイオード１８１は、ワイドバンドギャップ半導体（例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンド等）で形成されていてもよい。特に、二次側還流ダイオード１８１をワイドバンドギャップ半導体で形成されたショットキーバリアダイオード等とすることで、リカバリ電流の影響によるサージをより低減することができる。

　また、本実施の形態１では、巻数Ｎ１および巻数Ｎ２について、直流電源２０の電圧がトランス一次側１３ａに印加されていない期間に、整流回路１４およびトランス二次側１３ｂに電流が流れないように設定する場合を例示した。しかしながら、整流回路１４およびトランス二次側１３ｂに流してもよい電流の許容範囲を規定し、この許容範囲となるように、巻数Ｎ１および巻数Ｎ２を設定してもよい。二次側に流れる還流電流を、整流回路１４のダイオード１４ａ～１４ｄと二次側還流ダイオード１８１とに分流させることで、リカバリの発生に起因するフォワード電流を低減することができる。

　また、本実施の形態１では、ＤＣ／ＤＣコンバータ１０の二次側の具体的な回路構成について、様々な変形例が挙げられる。以下、図４～図１０を参照しながら説明する。図４～図１０は、本発明の実施の形態１におけるＤＣ／ＤＣコンバータ１０の二次側の変形例を示す構成図である。

　本実施の形態１では、二次側還流ダイオード１８１のアノードが還流リアクトル１８２の一端と接続され、カソードが整流回路１４の正側出力端子に接続され、還流リアクトル１８２の他端が整流回路１４の負側出力端子に接続される場合を例示した。しかしながら、図４に示すように、二次側還流ダイオード１８１のカソードが還流リアクトル１８２の一端と接続され、アノードが整流回路１４の負側出力端子に接続され、還流リアクトル１８２の他端が整流回路１４の正側出力端子に接続された構成としてもよい。

　このように構成することで、磁気的に結合している平滑リアクトル１５と還流リアクトル１８２とにおいて、各リアクトルが整流回路１４の出力側の正側と接続する端子を共用することができる。この結果、平滑リアクトル１５と還流リアクトル１８２との結合リアクトルとしての端子数を削減することができる。

　本実施の形態１では、平滑リアクトル１５は、整流回路１４の正側出力端子と、負荷３０の正側端子との間にある場合を例示したが、整流回路１４の負側出力端子と、負荷３０の負側端子との間にあってもよい。

　また、整流回路１４の正側出力端子と負荷３０の正側端子との間と、整流回路１４の負側出力端子と負荷３０の負側端子との間との両方にあってもよい。この場合、図５に示すように、平滑リアクトル１５ａの一端が整流回路１４の正側出力端子に接続され、他端が負荷３０の正側端子に接続される。また、平滑リアクトル１５ｂの一端が整流回路１４の負側出力端子に接続され、他端が負荷３０の負側端子に接続される。

　このような構成において、図５に示すように、平滑リアクトル１５ａと平滑リアクトル１５ｂと還流リアクトル１８２とは、すべて磁気的に結合していてもよい。また、図６に示すように、平滑リアクトル１５ａと還流リアクトル１８２のみが磁気的に結合していてもよい。さらに、図７に示すように、平滑リアクトル１５ｂと還流リアクトル１８２のみが磁気的に結合していてもよい。

　また、平滑リアクトル１５ａと磁気的に結合した還流リアクトル１８２ａと、平滑リアクトル１５ｂと磁気的に結合した還流リアクトル１８２ｂとを、還流リアクトル１８２として、二次側還流回路１８に設けてもよい。この場合、図８に示すように、還流リアクトル１８２ａの一端が整流回路１４の正側出力端子に接続され、他端が二次側還流ダイオード１８１のカソードに接続される。また、還流リアクトル１８２ｂの一端が整流回路１４の負側出力端子に接続され、他端が二次側還流ダイオード１８１のアノードに接続される。

　なお、図８では、還流リアクトル１８２ａおよび１８２ｂと、二次側還流ダイオード１８１とで構成される直列回路において、整流回路１４の正側出力端子から、還流リアクトル１８２ａ、二次側還流ダイオード１８１、還流リアクトル１８２ｂの順で接続されている場合を例示したが、これらを接続する順番は任意でよい。また、図９に示すように、平滑リアクトル１５ａと、平滑リアクトル１５ｂと、還流リアクトル１８２ａと、還流リアクトル１８２ｂとは、すべて磁気的に結合していてもよい。

　本実施の形態１では、二次側還流ダイオード１８１と還流リアクトル１８２とが直列に接続された直列回路を有するように二次側還流回路１８を構成する場合を例示した。しかしながら、図１０に示すように、還流コンデンサ１８３と二次側還流ダイオード１８１とが直列に接続された直列回路を有するように二次側還流回路１８を構成してもよい。

　具体的には、還流コンデンサ１８３の一端が二次側還流ダイオード１８１のカソードに接続され、他端が整流回路１４の正側出力端子に接続される。また、二次側還流ダイオード１８１のアノードは、整流回路１４の負側出力端子に接続される。さらに、バイパス用のダイオード１９のアノードが二次側還流ダイオード１８１のカソードと還流コンデンサ１８３との接続点に接続され、カソードが平滑リアクトル１５と負荷３０との接続点に接続される。

　ここで、図１０におけるＤＣ／ＤＣコンバータ１０の構成において、先の図２に示すゲート信号４１に従って、スイッチング素子１１ａ～１１ｄが切り替え制御された場合の、各タイミングで回路に流れる電流について、図１１Ａおよび図１１Ｂを参照しながら説明する。図１１Ａおよび図１１Ｂは、図１０のＤＣ／ＤＣコンバータ１０の動作を説明するための電流経路図である。

　図１１Ａには、トランス一次側１３ａに直流電源２０の入力直流電圧Ｖｉｎが印加されている期間（すなわち、先の図２の時刻ｔ０以前に相当）の電流経路が示されている。具体的には、図１１Ａには、スイッチング素子１１ａ、１１ｄがオンしている場合の電流経路が示されている。

　図１１Ａに示すように、一次側では、直流電源２０、スイッチング素子１１ａ、共振リアクトル１２、トランス一次側１３ａ、スイッチング素子１１ｄ、直流電源２０の経路で電流が流れる。

　また、二次側では、トランス二次側１３ｂ、ダイオード１４ａ、還流コンデンサ１８３、ダイオード１９、負荷３０、ダイオード１４ｄ、トランス二次側１３ｂの経路で電流が流れる。そのため、負荷３０に直流電源２０からの電流が供給されることとなる。さらに、還流コンデンサ１８３およびダイオード１９のそれぞれと並列接続の関係にある平滑リアクトル１５にも電流が流れる。

　図１１Ｂには、トランス一次側１３ａに直流電源２０の入力直流電圧Ｖｉｎが印加されていない期間（すなわち、先の図２の時刻ｔ２から時刻ｔ３までの期間に相当）の電流経路が示されている。

　図１１Ｂに示すように、二次側では、還流コンデンサ１８３が充電されているので、還流コンデンサ１８３、平滑リアクトル１５、負荷３０、二次側還流ダイオード１８１、還流コンデンサ１８３の経路で電流が流れ、整流回路１４の出力側には、正電圧が印加される。したがって、整流回路１４およびトランス二次側１３ｂには電流が流れず、トランス一次側１３ａにも電流が流れない。

　また、一次側では、トランス一次側１３ａに電流が流れなくなるが、一次側還流ダイオード１７ａがあるので、共振リアクトル１２、一次側還流ダイオード１７ａ、スイッチング素子１１ａ、共振リアクトル１２の経路で電流が流れ続ける。

　以上のように、二次側還流回路１８として、還流コンデンサ１８３と二次側還流ダイオード１８１とを直列接続した構成としても、整流回路１４に流れる還流電流を減少させて、リカバリを低減することができ、サージの発生を抑制する。またそれと同時に、一次側に流れる還流電流を維持することができ、ＺＶＳ成立性を維持することができる。

　なお、本実施の形態１では、位相シフトソフトスイッチング方式でＤＣ／ＤＣコンバータ１０が駆動する場合について説明したが、位相シフトソフトスイッチングに限らず、トランス一次側１３ａに直流電源２０の電圧が印加されていない期間に、トランス一次側１３ａに還流電流が流れる方式ならば、同様の効果が期待できる。

　実施の形態２．
　先の実施の形態１では、位相シフトソフトスイッチング方式でＤＣ／ＤＣコンバータ１０が駆動する場合について説明した。これに対して、本発明の実施の形態２では、ハードスイッチング方式でＤＣ／ＤＣコンバータ１０が駆動する場合について説明する。なお、本実施の形態２では、先の実施の形態１と同様の点については説明を省略し、先の実施の形態１と異なる点を中心に説明する。

　図１２は、本発明の実施の形態２によるＤＣ／ＤＣコンバータ１０Ａの回路構成図である。なお、図１２では、先の実施の形態１と同様に、直流電源２０と、負荷３０と、ＤＣ／ＤＣコンバータ１０Ａの動作を制御する制御回路４０とを併せて図示している。

　図１２において、ＤＣ／ＤＣコンバータ１０Ａは、インバータ回路１１と、絶縁されたトランス１３と、整流回路１４と、平滑リアクトル１５と、平滑コンデンサ１６と、二次側還流回路１８とを備える。

　ここで、先の実施の形態１におけるＤＣ／ＤＣコンバータ１０に対するＤＣ／ＤＣコンバータ１０Ａの相違点としては、以下の点がある。すなわち、一次側において、共振コンデンサ１１１ａ～１１１ｄと、共振リアクトル１２と、一次側還流ダイオード１７ａおよび１７ｂとが設けられていない点である。また、制御回路４０は、スイッチング素子１１ａ～１１ｄのそれぞれをソフトスイッチング方式ではなく、ハードスイッチング方式で切り替え制御する点である。なお、スイッチング素子１１ａ～１１ｄのそれぞれをハードスイッチング方式で切り替え制御する具体的な制御例については、後述の図１３を参照しながら説明する。

　次に、本実施の形態２におけるＤＣ／ＤＣコンバータ１０Ａの動作について、図１３を参照しながら説明する。図１３は、本発明の実施の形態２によるＤＣ／ＤＣコンバータ１０Ａの動作を説明するための、ＤＣ／ＤＣコンバータ１０Ａの各部のパラメータの変化を示す波形図である。

　図１３では、インバータ回路１１のスイッチング素子１１ａ～１１ｄのそれぞれに、制御回路４０によって出力されるゲート信号４１のタイミングチャートが図示されている。また、図１３では、このようなゲート信号４１に従って、スイッチング素子１１ａ～１１ｄがハードスイッチング方式で切り替え制御された場合の、ＤＣ／ＤＣコンバータ１０の各部のパラメータの変化を波形で示している。

　具体的には、スイッチング素子１１ａ～１１ｄのそれぞれのドレイン－ソース間電圧（Ｖｄｓ）と、トランス１３、整流回路１４のダイオード１４ａ～１４ｄ、および二次側還流ダイオード１８１のそれぞれに流れる電流との変化を示している。

　なお、図１３において、ダイオード１４ｂ、１４ｃに流れる電流は、一点鎖線で表している。また、インバータ回路１１において、スイッチング素子１１ａ、１１ｄの組み合わせを同時にオンする。同様に、スイッチング素子１１ｂ、１１ｃの組み合わせを同時にオンする。また、すべてオフする期間を設けるとともに、スイッチング素子１１ａ、１１ｄの組み合わせと、スイッチング素子１１ｂ、１１ｃの組み合わせとを、交互にオンする。なお、スイッチング素子１１ａ、１１ｄと、スイッチング素子１１ｂ、１１ｃとのそれぞれのデューティを可変して出力制御が行われる。

　次に、図１３に示すゲート信号４１に従って、スイッチング素子１１ａ～１１ｄが切り替え制御された場合の、各タイミングで回路に流れる電流について、図１４Ａ～図１４Ｃを参照しながら説明する。図１４Ａ～図１４Ｃは、本発明の実施の形態２によるＤＣ／ＤＣコンバータ１０Ａの動作を説明するための電流経路図である。

　時刻ｔ０より前の期間では、スイッチング素子１１ａ、１１ｄのゲート信号４１がオン状態である。したがって、図１４Ａに示すように、一次側では、直流電源２０、スイッチング素子１１ａ、トランス一次側１３ａ、スイッチング素子１１ｄ、直流電源２０の経路で電流が流れる。また、二次側では、トランス二次側１３ｂ、ダイオード１４ａ、平滑リアクトル１５、負荷３０、ダイオード１４ｄ、トランス二次側１３ｂの経路で電流が流れる。そのため、負荷３０に直流電源２０からの電流が供給されることとなる。

　時刻ｔ０において、スイッチング素子１１ａ、１１ｄのゲート信号４１をオフとする。この場合、一次側では、電流が流れなくなり、スイッチング素子１１ａ～１１ｄのドレイン－ソース間電圧はＶｉｎ／２となる。また、二次側では、図１４Ｂに示すように、トランス一次側１３ａに電圧が印加されないので、トランス二次側１３ｂにも電圧が発生しない。したがって、二次側還流ダイオード１８１がオンとなり、整流回路１４の出力側には、上式（１）で示した電圧Ｖｃが印加される。

　ここで、先の実施の形態１と同様に、Ｖｃ＞０となるように巻数Ｎ１、Ｎ２を設定する場合を考える。この場合、時刻ｔ０から時刻ｔ１までの期間において、整流回路１４に逆電圧が印加され、ダイオード１４ａ～１４ｄがオフとなるので、整流回路１４に電流が流れなくなる。また、二次側では、平滑リアクトル１５、負荷３０、還流リアクトル１８２、二次側還流ダイオード１８１、平滑リアクトル１５の経路を電流が流れる。

　なお、時刻ｔ０から時刻ｔ１までの期間において、ダイオード１４ａ、１４ｄに電流が流れなくなりオフする際にリカバリ電流が発生する。しかしながら、この場合、整流回路１４の出力側には、電圧Ｖｃが印加されているのみである。したがって、電圧Ｖｃを整流回路１４のダイオード１４ａ～１４ｄの耐圧よりも十分小さく設定しておけば、リカバリ電流の影響によるサージは、問題とはならない。

　このように、直流電源２０の電圧がトランス一次側１３ａに印加されていない期間に、二次側還流回路１８は、負荷電流を迂回させて負荷電流を還流させるので、整流回路１４に流れる負荷電流が抑制される。すなわち、負荷電流は、整流回路１４ではなく、還流リアクトル１８２と二次側還流ダイオード１８１とが直列に接続された直列回路に流れる。したがって、整流回路１４の還流経路にあるダイオード二つ分（すなわち、ダイオード１４ａおよび１４ｄ）ではなく、二次側還流ダイオード１８１一つ分のリカバリ電流の影響によるサージが発生するので、全体としてサージを低減することができる。

　時刻ｔ１において、スイッチング素子１１ｂ、１１ｃのゲート信号４１をオンとする。この場合、時刻ｔ１から時刻ｔ２までの期間において、図１４Ｃに示すように、一次側では、直流電源２０、スイッチング素子１１ｃ、トランス一次側１３ａ、スイッチング素子１１ｂ、直流電源２０の経路で電流が流れる。二次側では、トランス二次側１３ｂ、ダイオード１４ｃ、平滑リアクトル１５、負荷３０、ダイオード１４ｂ、トランス二次側１３ｂの経路で電流が流れる。そのため、負荷３０に直流電源２０からの電流が供給される。

　以上で説明した時刻ｔ０から時刻ｔ２までの期間が半周期であり、その半周期の中でスイッチング素子１１ａ、１１ｄをオフし、スイッチング素子１１ｂ、１１ｃをオンする。残りの半周期が時刻ｔ２から時刻ｔ４までの期間であり、その残りの半周期の中で、時刻ｔ０から時刻ｔ２までの期間と同様の制御を行うことで、スイッチング素子１１ｂ、１１ｃをオフし、スイッチング素子１１ａ、１１ｄをオンする。このような時刻ｔ０～時刻ｔ４までの期間を一周期として、同様の制御を繰り返すことで、負荷３０に流れる負荷電流が継続して流れる。

　以上、本実施の形態２によれば、整流回路の出力側に接続され、トランスの一次側に直流電源の電圧が印加されていない期間に、負荷に流れる負荷電流を迂回させるための二次側還流回路を備える構成を有する。また、平滑リアクトルと負荷とが直列に接続された直列回路は、整流回路の出力側に接続され、二次側還流回路は、整流回路の出力側と直列回路との間に位置し、直列回路と並列に接続される。

　これにより、リカバリ電流の影響によるサージの発生を抑制することができる。また、スナバ回路を設けていないので、スナバ回路等の二次側のサージ対策が不要となるとともに、一次側の半導体スイッチング素子の損失を低減することができ、その結果、ＤＣ／ＤＣコンバータの高効率化および小型化が実現可能となる。

　なお、本実施の形態２において、ＤＣ／ＤＣコンバータ１０Ａの二次側については、先の実施の形態１と同様の構成であるので、先の実施の形態１で開示した種々の変形例を適用した場合であっても同様の効果が得られる。

　また、本実施の形態１、２では、整流回路１４の構成例として、フルブリッジ型の整流回路を用いた場合を例示したが、センタータップ型の整流回路を用いてもよい。

Claims

　ソフトスイッチング方式で切り替え制御される複数のインバータ用半導体スイッチング素子を有し、入力側に接続される直流電源の直流電力を交流電力に変換するインバータ回路と、
　複数の整流用半導体スイッチング素子を有する整流回路と、
　一次側が前記インバータ回路の出力側に接続され、二次側が前記整流回路の入力側に接続されるトランスと、
　前記インバータ回路の出力側と、前記トランスの一次側との間に挿入される共振リアクトルと、
　前記整流回路の出力側に接続される平滑リアクトルと、
　を備え、前記平滑リアクトルと直列に接続される負荷に前記直流電力をＤＣ／ＤＣ変換して出力するＤＣ／ＤＣコンバータであって、
　前記整流回路の出力側に接続され、前記トランスの一次側に前記直流電源の電圧が印加されていない期間に、前記負荷に流れる負荷電流を迂回させるための二次側還流回路と、
　一端が前記共振リアクトルと前記トランスの一次側との接続点に接続され、他端が前記直流電源の一端に接続される第１の一次側還流用半導体スイッチング素子と、
　一端が前記直流電源の他端に接続され、他端が前記共振リアクトルと前記トランスの一次側との接続点に接続される第２の一次側還流用半導体スイッチング素子と、
　をさらに備え、
　前記平滑リアクトルと前記負荷とが直列に接続された直列回路は、前記整流回路の出力側に接続され、
　前記二次側還流回路は、前記整流回路の出力側と前記直列回路との間に位置し、前記直列回路と並列に接続され、
　前記第１の一次側還流用半導体スイッチング素子および前記第２の一次側還流用半導体スイッチング素子のいずれか一方は、
　　前記トランスの一次側に前記直流電源の電圧が印加されていない期間に、前記共振リアクトルに流れる電流を迂回させる
　ＤＣ／ＤＣコンバータ。
　ハードスイッチング方式で切り替え制御される複数のインバータ用半導体スイッチング素子を有し、入力側に接続される直流電源の直流電力を交流電力に変換するインバータ回路と、
　複数の整流用半導体スイッチング素子を有する整流回路と、
　一次側が前記インバータ回路の出力側に接続され、二次側が前記整流回路の入力側に接続されるトランスと、
　前記整流回路の出力側に接続される平滑リアクトルと、
　を備え、前記平滑リアクトルと直列に接続される負荷に前記直流電力をＤＣ／ＤＣ変換して出力するＤＣ／ＤＣコンバータであって、
　前記整流回路の出力側に接続され、前記トランスの一次側に前記直流電源の電圧が印加されていない期間に、前記負荷に流れる負荷電流を迂回させるための二次側還流回路をさらに備え、
　前記平滑リアクトルと前記負荷とが直列に接続された直列回路は、前記整流回路の出力側に接続され、
　前記二次側還流回路は、前記整流回路の出力側と前記直列回路との間に位置し、前記直列回路と並列に接続される
　ＤＣ／ＤＣコンバータ。
　前記二次側還流回路は、
　　前記トランスの一次側に前記直流電源の電圧が印加されていない期間に、前記整流回路の出力側に正電圧を印加する
　請求項１または２に記載のＤＣ／ＤＣコンバータ。
　前記二次側還流回路は、
　　二次側還流用半導体スイッチング素子と、
　　前記二次側還流用半導体スイッチング素子と直列に接続され、前記平滑リアクトルと磁気的に結合する還流リアクトルと、
　を有する請求項１から３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
　前記還流リアクトルの巻数は、
　　前記トランスの一次側に前記直流電源の電圧が印加されていないときに、前記整流回路の出力側に正電圧が印加される巻数となるように設定される
　請求項４に記載のＤＣ／ＤＣコンバータ。
　前記二次側還流回路は、
　　前記二次側還流用半導体スイッチング素子の一端が前記還流リアクトルの一端に接続され、
　　前記二次側還流用半導体スイッチング素子の他端が前記整流回路の正側出力端子に接続され、
　　前記還流リアクトルの他端が前記整流回路の負側出力端子に接続される
　請求項４または５に記載のＤＣ／ＤＣコンバータ。
　前記二次側還流回路は、
　　前記二次側還流用半導体スイッチング素子の一端が前記還流リアクトルの一端に接続され、
　　前記二次側還流用半導体スイッチング素子の他端が前記整流回路の負側出力端子に接続され、
　　前記還流リアクトルの他端が前記整流回路の正側出力端子に接続される
　請求項４または５に記載のＤＣ／ＤＣコンバータ。
　前記平滑リアクトルは、
　　一端が前記整流回路の正側出力端子に接続され、他端が前記負荷の正側端子に接続される第１の平滑リアクトルと、
　　一端が前記整流回路の負側出力端子に接続され、他端が前記負荷の負側端子に接続される第２の平滑リアクトルと、
　を有する請求項１から７のいずれか１項に記載のＤＣ／ＤＣコンバータ。
　前記第１の平滑リアクトルは、前記第２の平滑リアクトルと磁気的に結合する
　請求項８に記載のＤＣ／ＤＣコンバータ。
　前記還流リアクトルは、前記第１の平滑リアクトルまたは前記第２の平滑リアクトルと磁気的に結合する
　請求項８に記載のＤＣ／ＤＣコンバータ。
　前記還流リアクトルは、
　　前記第１の平滑リアクトルと磁気的に結合する第１の還流リアクトルと、
　　前記第２の平滑リアクトルと磁気的に結合する第２の還流リアクトルと、
　を有する請求項８に記載のＤＣ／ＤＣコンバータ。
　前記第１の平滑リアクトルと、前記第２の平滑リアクトルと、前記第１の還流リアクトルと、前記第２の還流リアクトルとは、磁気的に結合する
　請求項１１に記載のＤＣ／ＤＣコンバータ。
　前記第１の還流リアクトルは、
　　一端が前記二次側還流用半導体スイッチング素子の一端に接続され、他端が前記整流回路の正側出力端子に接続され、
　前記第２の還流リアクトルは、
　　一端が前記二次側還流用半導体スイッチング素子の他端に接続され、他端が前記整流回路の負側出力端子に接続される
　請求項１１または１２に記載のＤＣ／ＤＣコンバータ。
　前記二次側還流回路は、
　　二次側還流用半導体スイッチング素子と、
　　一端が前記二次側還流用半導体スイッチング素子の一端と直列に接続された還流コンデンサと、
　　一端が前記還流コンデンサと前記二次側還流用半導体スイッチング素子との接続点に接続され、他端が前記平滑リアクトルと前記負荷との接続点に接続されたバイパス用半導体スイッチング素子と、
　を有し、
　前記還流コンデンサの他端は、前記整流回路の正側出力端子に接続され、
　前記二次側還流用半導体スイッチング素子の他端は、前記整流回路の負側出力端子に接続される
　請求項１に記載のＤＣ／ＤＣコンバータ。
　前記二次側還流用半導体スイッチング素子は、前記整流用半導体スイッチング素子よりも、スイッチング時に発生するリカバリ電流の大きさが小さい特性を有する
　請求項３から１４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
　前記二次側還流用半導体スイッチング素子は、ワイドバンドギャップ半導体によって形成された、ダイオードまたはトランジスタを用いて構成される
　請求項３から１５のいずれか１項に記載のＤＣ／ＤＣコンバータ。