JP6129244B2

JP6129244B2 - Ｄｃ／ｄｃコンバータ

Info

Publication number: JP6129244B2
Application number: JP2015132338A
Authority: JP
Inventors: 佳早瀬
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-07-01
Filing date: 2015-07-01
Publication date: 2017-05-17
Anticipated expiration: 2035-07-01
Also published as: JP2017017864A

Description

この発明はＤＣ／ＤＣコンバータに関し、特に、トランスによって一次側と二次側とが絶縁されたＤＣ／ＤＣコンバータに関する。

従来のＤＣ／ＤＣコンバータは、インバータと、高周波トランスと、整流部と、平滑リアクトルとを備えている。高周波トランスにより、一次側から二次側に正負の矩形波状パルス列を伝送する。整流部は、その矩形波状パルス列を整流して、同一極性の矩形波状パルス列を生成する。このとき、整流部を構成するダイオードがオフする際のリカバリ電流の影響で、トランスの二次側にサージ電圧が発生する。このサージ電圧を抑制するために、スナバ回路が設けられている。スナバ回路は、第１〜第３のダイオードと、コンデンサと抵抗との直列回路とを備える。第１〜第３のダイオードのアノードは、それぞれ、整流部に接続されている。また、第１〜第３のダイオードのカソードは１つの接続点で互いに接続されている。当該カソードの接続点は、コンデンサと抵抗との接続点に接続される。また、抵抗の他端は負荷の正極に接続される。また、コンデンサの他端と負荷の負極とが接続されている。コンデンサと負荷との接続点は、整流部の共通アノード端に接続される（例えば、特許文献１参照）。

特許文献１では、上記のように、スナバ回路が設けられている。スナバ回路の第１〜第３のダイオードにより、トランスの二次側に発生するサージ電圧は、コンデンサの電圧にクランプされて、コンデンサに蓄電される。そのため、整流部の各素子を過電圧から保護することができる。

サージを抑制するための別の方法として、整流部を構成するダイオードに流れる循環電流を低減し、リカバリ電流を削減する方法がある（例えば、特許文献２，３参照）。

特許文献２では、循環電流を低減するために、トランス二次側巻線の出力を、可飽和リアクトルを介して、整流部に接続している。また、その整流部に、二次側平滑フィルタが接続されている。二次側平滑フィルタは、平滑リアクトルとフライホイールダイオードとを備えている。平滑リアクトルのタップには、整流部の出力が供給される。平滑リアクトルの一端は、負荷の第一の出力端子に接続されている。従って、平滑リアクトルは、チョークコイルとして機能する。フライホイールダイオードは、平滑リアクトルの他端と負荷の第二の出力端子との間に設けられている。

特許文献３では、循環電流を低減するために、トランスの二次側巻線と整流部との間に、インダクタを配置している。特許文献３では、整流部の出力側に、コンデンサが並列接続されている。このコンデンサの一端と整流部の共通アノード端との間に、第一のダイオードが接続されている。また、コンデンサの他端と負荷との間には、平滑リアクトルが接続されている。コンデンサと第一のダイオードとの接続点と、平滑リアクトルの負荷側の一端との間に、第二のダイオードが接続されている。

特開２０１３−７４７６７号公報特開平６−１４５４４号公報特開２０１３−２０７９５０号公報

特許文献１のＤＣ／ＤＣコンバータでは、スナバ回路における抵抗の一端が、ダイオードを介して、整流部の出力に接続されている。また、当該抵抗の他端が、負荷に接続されている。そのため、サージ電圧をクランプするコンデンサの電圧は、負荷の電圧とスナバ回路の抵抗値とに大きく依存する。すなわち、負荷の電圧が高いときには、クランプ電圧が高く、負荷の電圧が低い場合には、クランプ電圧が低くなる。さらに、スナバ回路の抵抗値が大きい場合には、クランプ電圧は高くなる。逆に、スナバ回路の抵抗値が小さい場合には、クランプ電圧は低くなる。したがって、負荷の電圧が高い場合に、サージ電圧を効率よく吸収するためには、クランプ電圧が高くならないように、スナバ回路の抵抗値を小さくしなければならない。一方で、スナバ回路の抵抗値を小さくすると、負荷の電圧が低い場合には、クランプ電圧は低くなる。その結果、サージ電圧を効率よく吸収することはできるが、スナバ回路の抵抗の損失が増大する。クランプ電圧は、スナバ回路のダイオードを介して整流部に接続されているので、トランスの二次側電圧よりも小さくなることはない。そのため、トランスの二次側電圧が大きく、かつ、負荷電圧が小さい場合に、特にスナバ回路の抵抗の損失が大きくなる。なお、トランスの二次側電圧は、負荷の電圧の最大値に依存する。

すなわち、負荷電圧が大きく変動する用途において、負荷電圧が最大のときにサージ電圧を効率よく吸収する場合の問題点として、負荷電圧が低い場合にスナバ回路の抵抗による損失が大きくなるという問題がある。スナバ回路の抵抗による損失が大きくなれば、ＤＣ／ＤＣコンバータの高効率化の妨げになる。また、抵抗の熱的問題から、ＤＣ／ＤＣコンバータの体格を大きくする必要があり、ＤＣ／ＤＣコンバータの小型化に限界があった。

特許文献２及び特許文献３の電力変換装置では、整流部に流れる循環電流が低減すると、それと同時に、トランスの一次側に流れる循環電流も減少する。一次側に流れる循環電流が減少すると、一次側の半導体スイッチング素子に並列に接続しているコンデンサの電圧がゼロになりにくくなる。その結果、ＺＶＳ（ＺｅｒｏＶｏｌｔＳｗｉｃｈｉｎｇ）の成立性が確保できない。そのため、一次側の半導体スイッチング素子のスイッチング損失が大きくなってしまう。また、特許文献２では、可飽和リアクトルを用いていることから損失が増大するため、低損失な磁性材料を使用する必要があり、低価格化の妨げとなる。

この発明は、上記のような課題を解決するためになされたものであり、インバータとトランス一次側との間に共振リアクトルを挿入した構成において、共振リアクトルに流れる還流電流をバイパスする半導体スイッチング素子を設けると共に、インバータを構成する複数の半導体スイッチング素子のうちの少なくとも１つに、負荷電流と逆向きに流れる電流を阻止する逆電流阻止半導体スイッチング素子を直列接続することにより、可飽和リアクトルを用いることなく、ソフトスイッチングによるＺＶＳ成立性を確保しながら、整流回路に流れる還流電流を減少させてサージの発生を抑制できるＤＣ／ＤＣコンバータを提供することを目的とする。

この発明は、直流電源の直流電力をＤＣ／ＤＣ変換して負荷に出力するＤＣ／ＤＣコンバータであって、ブリッジ回路を構成する複数の半導体スイッチング素子を有し、前記直流電源の直流電力を交流電力に変換するインバータと、前記インバータの前記ブリッジ回路を構成する前記複数の半導体スイッチング素子に対して設けられた共振コンデンサと、前記インバータの出力に共振リアクトルを介して一次側が接続されたトランスと、複数の半導体スイッチング素子を有し、前記トランスの二次側に接続され、前記トランスの二次側に誘起される電圧を整流する整流回路と、前記整流回路に接続され、前記整流回路の出力電流を平滑する平滑リアクトルと、ダイオードから構成され、前記トランスの一次巻線の一端と前記共振リアクトルとの接続点と、前記直流電源の各端子との間に設けられ、前記共振リアクトルによる一次側還流電流をバイパスさせるバイパス半導体スイッチング素子と、ダイオードから構成され、前記インバータの前記ブリッジ回路を構成する前記複数の半導体スイッチング素子のうちの前記トランスの前記一次巻線の他端に接続された半導体スイッチング素子に直列接続され、直列接続された当該半導体スイッチング素子に対して負荷電流と逆向きの方向に流れる電流を阻止する逆電流阻止半導体スイッチング素子と
を備え、前記共振コンデンサは、前記半導体スイッチング素子に前記逆電流阻止半導体スイッチング素子が接続されていない場合は、前記半導体スイッチング素子に並列に接続され、前記半導体スイッチング素子に前記逆電流阻止半導体スイッチング素子が直列接続されている場合は、前記半導体スイッチング素子と前記逆電流阻止半導体スイッチング素子との直列回路に、並列に接続される、ＤＣ／ＤＣコンバータである。

この発明に係るＤＣ／ＤＣコンバータによると、共振リアクトルに流れる一次側還流電流をバイパスするバイパス半導体スイッチング素子と、負荷電流と逆向きに流れる電流を阻止する逆電流阻止半導体スイッチング素子とを設けることで、整流回路に流れる還流電流を減少させて、リカバリを低減することができ、サージの発生を抑制することができると同時に、一次側に流れる還流電流を維持することができ、ＺＶＳ成立性を維持することができる。これにより、スナバ回路等の二次側のサージ対策が不要となると共に、一次側の半導体スイッチング素子の損失を低減することができ、ＤＣ／ＤＣコンバータの高効率化・小型化が実現できる。

この発明の実施の形態１によるＤＣ／ＤＣコンバータの構成を示す構成図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する各部の波形図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの動作を説明する電流経路図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの変形例の構成を示す構成図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの変形例の構成を示す構成図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの変形例の構成を示す構成図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの変形例の動作を説明する電流経路図である。この発明の実施の形態１によるＤＣ／ＤＣコンバータの変形例の動作を説明する電流経路図である。

実施の形態１．
以下、この発明の実施の形態１に係るＤＣ／ＤＣコンバータについて、図面を参照して説明する。
図１は、この発明の実施の形態１に係るＤＣ／ＤＣコンバータの回路構成を示した図である。図１に示すように、ＤＣ／ＤＣコンバータは、一次側と二次側とがトランス４で絶縁されている。ＤＣ／ＤＣコンバータは、一次側に接続された直流電源１からの入力電圧Ｖｉｎを、二次側の直流電圧に変換して出力電圧Ｖｏｕｔとして負荷８に出力する。負荷８は、例えばバッテリまたは電気機器である。

ＤＣ／ＤＣコンバータは、トランス４と、単相インバータ２と、共振リアクトル３と、整流回路５と、平滑リアクトル６と、平滑コンデンサ７と、制御回路３０とを備えている。制御回路３０は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとをモニタして、単相インバータ２の半導体スイッチング素子にゲート信号３１を出力する。

本実施の形態に係るＤＣ／ＤＣコンバータの第１の特徴は、共振リアクトル３に流れる電流をバイパスするための一次側還流ダイオード９ａ及び９ｂを備えた点である。
本実施の形態に係るＤＣ／ＤＣコンバータの第２の特徴は、単相インバータ２を構成する複数の半導体スイッチング素子２のうちの少なくとも１つに、逆向きに流れる電流を阻止するための逆電流阻止ダイオード１０を直列接続した点である。

以下、ＤＣ／ＤＣコンバータの構成について詳細に説明する。

トランス４は、ＤＣ／ＤＣコンバータの一次側と二次側とを絶縁している。トランス４は、一次巻線４ａと二次巻線４ｂとを有する。

単相インバータ２は、トランス４の一次巻線４ａに接続されている。単相インバータ２は、直流電源１の直流電圧Ｖｉｎを交流電圧に変換する。
単相インバータ２は、複数の半導体スイッチング素子２ａ〜２ｄを有している。半導体スイッチング素子２ａ〜２ｄは、例えば、ソース・ドレイン間にダイオードが内蔵されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）から構成される。また、半導体スイッチング素子２ａ〜２ｄは、ＭＯＳＦＥＴに限らず、ダイオードが逆並列接続されたＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体スイッチング素子から構成してもよい。
半導体スイッチング素子２ａ〜２ｄは、フルブリッジ回路を構成している。半導体スイッチング素子２ａ，２ｃが上アーム側、半導体スイッチング素子２ｂ，２ｄが下アーム側に配置されている。上アーム側の半導体スイッチング素子と下アーム側の半導体スイッチング素子とは直列接続されている。具体的には、半導体スイッチング素子２ａのソース端子と半導体スイッチング素子２ｂのドレイン端子とが直列接続され、直列回路を構成している。以下、半導体スイッチング素子２ａと半導体スイッチング素子２ｂとの接続点を、接続点２１ａと呼ぶ。同様に、半導体スイッチング素子２ｃのソース端子と半導体スイッチング素子２ｄのドレイン端子とが直列接続されて、直列回路を構成している。以下、半導体スイッチング素子２ｃと半導体スイッチング素子２ｄとの接続点を、接続点２１ｂと呼ぶ。接続点２１ａと接続点２１ｂとの間には、トランス４の一次巻線４ａが接続されている。
また、以下では、半導体スイッチング素子２ａ，２ｂの直列回路の上アーム側の一端を接続点２２ａと呼び、下アーム側の他端を接続点２２ｂと呼ぶ。また、半導体スイッチング素子２ｃ，２ｄの直列回路の上アーム側の一端を接続点２２ｃと呼び、下アーム側の他端を接続点２２ｄと呼ぶ。上アーム側の接続点２２ａ，２２ｃは、直流電源１の正側端子に接続されている。また、下アーム側の接続点２２ｂ，２２ｄは、直流電源１の負側端子に接続されている。このように、直流電源１の両電極間には、半導体スイッチング素子２ａ，２ｂの直列回路と、半導体スイッチング素子２ｃ，２ｄの直列回路とが、並列接続されている。
また、各半導体スイッチング素子２ａ〜２ｄに対して、それぞれ、スイッチング損失低減用の共振コンデンサ２０ａ〜２０ｄが並列接続されている。各半導体スイッチング素子２ａ〜２ｄのドレイン端子は、共振コンデンサ２０ａ〜２０ｄの正側端子にそれぞれ接続される。また、各半導体スイッチング素子２ａ〜２ｄのソース端子は、共振コンデンサ２０ａ〜２０ｄの負側端子にそれぞれ接続される。

共振リアクトル３は、単相インバータ２の交流出力とトランス４の一次巻線４ａとの間に接続されている。具体的には、共振リアクトル３は、半導体スイッチング素子２ａと２ｂとの接続点２１ａと、トランス４の一次巻線４ａとの間に、直列接続されている。以下では、共振リアクトル３とトランス４との接続点を、接続点２１ｃと呼ぶ。共振リアクトル３は、半導体スイッチング素子２ａ〜２ｄのスイッチング損失を低減するためのスイッチング損失低減用の共振リアクトルである。

整流回路５は、トランス４の二次巻線４ｂに接続されている。整流回路５は、トランス４の二次巻線４ｂに誘起される電圧を整流して、負荷８へ出力するための整流回路である。
整流回路５は、複数の整流素子（半導体素子）を有している。整流素子としては、例えばダイオードを用いる。以下では、これらの整流素子を、整流ダイオード５ａ〜５ｄと呼ぶ。
整流ダイオード５ａ〜５ｄは、フルブリッジ回路を構成している。整流ダイオード５ａ，５ｃが上アーム側、整流ダイオード５ｂ，５ｄが下アーム側に配置されている。上アーム側の整流ダイオードと下アーム側の整流ダイオードとは直接接続されている。具体的には、整流ダイオード５ａのアノードと整流ダイオード５ｂのカソードとが直列接続されて、直列回路を構成している。以下、整流ダイオード５ａと整流ダイオード５ｂとの接続点を、接続点５１ａと呼ぶ。同様に、整流ダイオード５ｃのアノードと整流ダイオード５ｄのカソードとが直列接続されて、直列回路を構成している。以下、整流ダイオード５ｃと整流ダイオード５ｄとの接続点を、接続点５１ｂと呼ぶ。接続点５１ａと接続点５１ｂとの間には、トランス４の二次巻線４ｂが接続されている。
さらに、整流ダイオード５ａ，５ｃのカソード同士が接続されている。以下では、これらのカソード同士の接続点を共通カソード端５０ａと呼ぶ。なお、共通カソード端５０ａは、整流回路５の正側出力である。また、整流ダイオード５ａ，５ｃのアノード同士が接続されている。以下では、これらのアノード同士の接続点を共通アノード端５０ｂと呼ぶ。なお、共通アノード端５０ｂは、整流回路５の負側出力である。共通カソード端５０ａは負荷８の正極に接続され、共通アノード端５０ｂは負荷８の負極に接続されている。

また、整流回路５の共通カソード端５０ａと負荷８との間には、出力平滑用の平滑リアクトル６が直列接続されている。また、負荷８には、平滑コンデンサ７が並列接続されている。平滑コンデンサ７は、平滑リアクトル６の負荷８側の一端と、共通アノード端５０ｂとに接続されている。平滑リアクトル６は、整流回路５の出力電流を平滑する。平滑コンデンサ７は、平滑リアクトル６に流れる電流のリップル電圧波形を平滑して、出力電圧Ｖｏｕｔとして負荷８に出力する。

逆電流阻止ダイオード１０ａ，１０ｂは、負荷電流と逆向きに流れる電流を阻止するための逆電流阻止半導体スイッチング素子である。ここでは、逆電流阻止半導体スイッチング素子として、ダイオードを用いているが、それに限定されることはなく、他の半導体スイッチング素子を用いるようにしてもよい。逆電流阻止ダイオード１０は、単相インバータ２の半導体スイッチング素子２ａ〜２ｄのうちの少なくとも１つに対して設ける。図１の例では、半導体スイッチング素子２ｃ，２ｄに対して、それぞれ、逆電流阻止ダイオード１０ａ，１０ｂが直列接続されている。逆電流阻止ダイオード１０ａ，１０ｂのアノードは、半導体スイッチング素子２ｃ，２ｄのソース端子にそれぞれ接続され、逆電流阻止ダイオード１０ａ，１０ｂのカソードは、共振コンデンサ２０ｃ，２０ｄの負側端子にそれぞれ接続される。このように、逆電流阻止ダイオード１０ａ，１０ｂは、負荷電流と逆向きに流れる電流を阻止する方向に設けられている。すなわち、逆電流阻止ダイオード１０ａ，１０ｂは、ダイオードの性質により、一方向にしか電流を流さない。そのため、図１では、負荷電流の方向と逆向きに流れようとする電流は、逆電流阻止ダイオード１０ａ，１０ｂによって阻まれ、流れることができない。従って、逆電流阻止ダイオード１０ａ，１０ｂを設けることで、負荷電流と逆向きに流れる電流を阻止することができる。

一次側還流ダイオード９ａ及び９ｂは、共振リアクトル３による一次側還流電流をバイパスさせるためのバイパス半導体スイッチング素子である。ここでは、バイパス半導体スイッチング素子として、ダイオードを用いているが、それに限定されることはなく、他の半導体スイッチング素子を用いるようにしてもよい。
一次側還流ダイオード９ａのアノードは、共振リアクトル３とトランス４との接続点２１ｃに接続され、一次側還流ダイオード９ａのカソードは、直流電源１の正側端子に接続されている。
また、一次側還流ダイオード９ｂのアノードは、直流電源１の負側端子に接続され、一次側還流ダイオード９ｂのカソードは、共振リアクトル３とトランス４との接続点２１ｃに接続されている。

ＤＣ／ＤＣコンバータの主回路の外部には、制御回路３０が配置されている。入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔはそれぞれモニタされて制御回路３０へ入力される。制御回路３０は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに基づいて、出力電圧Ｖｏｕｔが目標電圧になるように、単相インバータ２内の半導体スイッチング素子２ａ〜２ｄへのゲート信号３１を出力し、半導体スイッチング素子２ａ〜２ｄのオンＤｕｔｙ（オン期間）を制御する。

上記のように構成されたＤＣ／ＤＣコンバータの動作について以下に説明する。
図２は、単相インバータ２の半導体スイッチング素子２ａ〜２ｄへのゲート信号３１と、半導体スイッチング素子２ａ〜２ｄのドレイン−ソース間電圧Ｖｄｓと、トランス４に流れる電流と、逆電流阻止ダイオード１０ａ，１０ｂに流れる電流と、一次側還流ダイオード９ａ，９ｂに流れる電流と、整流回路５の整流ダイオード５ａ〜５ｄに流れる電流とを示したタイミングチャートである。図２の横軸は時間である。図２において、ｔ０〜ｔ１２は、各タイミングを示す時刻である。なお、図２において、逆電流阻止ダイオード１０ｂ、一次側還流ダイオード９ｂ、及び、整流回路５の整流ダイオード５ｂ、５ｃに流れる電流は一点鎖線で表す。
単相インバータ２において、半導体スイッチング素子２ａ，２ｂはそれぞれデューティ５０％に近く、どちらもオフする期間を設けて交互にオンする。半導体スイッチング素子２ｃ，２ｄも、同様に、それぞれデューティ５０％に近く、どちらもオフする期間を設けて交互にオンする。なお、半導体スイッチング素子２ａ，２ｂと半導体スイッチング素子２ｃ，２ｄとの間の位相差を０°から１８０°の範囲で可変して出力制御が行われる。

各タイミングにおける回路動作を図２および図３から図９までを用いて説明する。

図２の時刻ｔ０より前の期間では、半導体スイッチング素子２ａ，２ｄのゲート信号３１がオン状態であり、図３に示すように、一次側では、直流電源１，半導体スイッチング素子２ａ，共振リアクトル３，トランス４の一次巻線４ａ，半導体スイッチング素子２ｄ，逆電流阻止ダイオード１０ｂ，直流電源１の経路で電流が流れる。また、二次側では、トランス４の二次巻線４ｂ，整流ダイオード５ａ，平滑リアクトル６，負荷８，整流ダイオード５ｄ，トランス４の二次巻線４ｂの経路で電流が流れ、負荷８に直流電源１からの電流が供給される。

時刻ｔ０で半導体スイッチング素子２ｄのゲート信号３１をオフにすると、時刻ｔ０からｔ１の期間では、図４に示すように、半導体スイッチング素子２ｄに流れていた電流が、共振コンデンサ２０ｄを充電する方向に流れるようになる。すなわち、一次側で、直流電源１，半導体スイッチング素子２ａ，共振リアクトル３，トランス４の一次巻線４ａ，共振コンデンサ２０ｄ，直流電源１の経路で電流が流れる。その結果、半導体スイッチング素子２ｄのドレイン−ソース間電圧Ｖｄｓは徐々に増加する。
同時に、共振リアクトル３，トランス４の一次巻線４ａ，共振コンデンサ２０ｃ，半導体スイッチング素子２ａ，共振リアクトル３の経路で、共振コンデンサ２０ｃを放電する電流が流れる。その結果、半導体スイッチング素子２ｃのドレイン−ソース間電圧Ｖｄｓは徐々に減少する。

ここで、共振リアクトル３が持つエネルギーにより、半導体スイッチング素子２ｃ，２ｄのドレイン−ソース間電圧Ｖｄｓが、直流電源１の電圧の半分（＝Ｖｉｎ／２）となっても、図４に示した電流は流れ続ける。その結果、半導体スイッチング素子２ｃのドレイン−ソース間電圧Ｖｄｓはゼロとなり、半導体スイッチング素子２ｄのドレイン−ソース間電圧ＶｄｓはＶｉｎとなる（時刻ｔ１）。

このとき、時刻ｔ１で、共振コンデンサ２０ｃに電流が流れなくなる。また、逆電流阻止ダイオード１０ａがあるため、半導体スイッチング素子２ｃにも電流が流れない。そのため、図５に示すように、共振リアクトル３の電流は、トランス４の一次巻線４ａには流れず、一次側還流ダイオード９ａを流れる。すなわち、図５に示す通り、共振リアクトル３，一次側還流ダイオード９ａ，半導体スイッチング素子２ａ，共振リアクトル３の経路で電流が流れ続けることができる。

このとき、二次側では、トランス４の二次巻線４ｂに電流が流れないので、二次側の電流は、平滑リアクトル６，負荷８，整流ダイオード５ａ，５ｂの直列回路と整流ダイオード５ｃ，５ｄの直列回路との並列回路，平滑リアクトル６の経路で流れる。この二次側の電流経路は、時刻ｔ５まで続き、整流ダイオード５ａ，５ｄに流れる電流が半減する（図５〜図７参照）。

時刻ｔ１以降の、図５の経路で一次側還流ダイオード９ａに電流が流れている状態で、半導体スイッチング素子２ｃのゲート信号をオンすることで、ＺＶＳ（Zero Voltage Switching）が成立する（時刻ｔ２）。

時刻ｔ３で、半導体スイッチング素子２ａのゲート信号３１をオフとすると、時刻ｔ３からｔ４の期間では、図６に示す通り、半導体スイッチング素子２ａに流れていた電流が共振コンデンサ２０ａを充電する方向に流れる。すなわち、共振リアクトル３，一次側還流ダイオード９ａ，共振コンデンサ２０ａ，共振リアクトル３の経路で電流が流れる。その結果、半導体スイッチング素子２ａのドレイン−ソース間電圧Ｖｄｓは徐々に増加する。
同時に、共振リアクトル３，一次側還流ダイオード９ａ，直流電源１，共振コンデンサ２０ｂ，共振リアクトル３の経路で、共振コンデンサ２０ｂを放電する電流が流れる。その結果、半導体スイッチング素子２ｂのドレイン−ソース間電圧Ｖｄｓは徐々に減少する。

ここで、共振リアクトル３が持つエネルギーにより、半導体スイッチング素子２ａ，２ｂのドレイン−ソース間電圧が直流電源１の電圧の半分（＝Ｖｉｎ／２）となっても、図６に示した電流は流れ続ける。その結果、半導体スイッチング素子２ａのドレイン−ソース間電圧Ｖｄｓは、Ｖｉｎとなり、半導体スイッチング素子２ｂのドレイン−ソース間電圧Ｖｄｓは、ゼロとなる（時刻ｔ４）。

このとき、図７に示すように、一次側の電流は、共振リアクトル３，一次側還流ダイオード９ａ，直流電源１，半導体スイッチング素子２ｂのボディダイオード，共振リアクトル３の経路で電流が流れる（時刻ｔ４〜ｔ５）。

時刻ｔ５で、半導体スイッチング素子２ｂのゲート信号３１をオンとすると、ＺＶＳが成立し、図８に示すように、一次側では、直流電源１，半導体スイッチング素子２ｃ，逆電流阻止ダイオード１０ａ，トランス４の一次巻線４ａ，共振リアクトル３，半導体スイッチング素子２ｂ，直流電源１の経路で電流が流れる。一方、二次側では、トランス４の二次巻線４ｂ，整流ダイオード５ｃ，平滑リアクトル６，負荷８，整流ダイオード５ｂ，トランス４の二次巻線４ｂの経路で電流が流れ、負荷８に直流電源１からの電流が供給される（時刻ｔ５〜ｔ６）。

時刻ｔ５で、整流ダイオード５ａ，５ｄがオフする際にリカバリが発生するが、図５から図７までに示した通り、トランス４の一次巻線４ａに電流が流れないために、トランス４の二次巻線４ｂにも電流が流れない。そのため、整流ダイオード５ａ，５ｄに流れる電流が負荷電流の半分に抑圧されるため、リカバリ電流を低減することが可能であり、サージの発生を抑制することができる。

以上説明した時刻ｔ０からｔ６までが半周期であり、その中で、半導体スイッチング素子２ａ，２ｄがオフし、半導体スイッチング素子２ｂ，２ｃがオンする。
また、時刻ｔ６からｔ１２までが、残りの半周期である。時刻ｔ６〜ｔ１２までの動作は、時刻ｔ０〜ｔ６と同様であるが、但し、半導体スイッチング素子２ｂ，２ｃがオフし、半導体スイッチング素子２ａ，２ｄがオンする点が異なる。
こうして、時刻ｔ０〜ｔ１２を一周期として、同様の動作を繰り返すことにより負荷電流が継続する。

以上のように、本実施の形態では、単相インバータ２の半導体スイッチング素子２ｃ，２ｄに対して、直列に、逆電流阻止ダイオード１０ａ，１０ｂをそれぞれ接続している。これにより、トランス４に流れる電流を減少させる。それにより、整流回路５の整流ダイオード５ａ〜５ｄに流れる電流を低減させて、リカバリを低減することができる。その結果、サージの発生を抑制することができる。また、本実施の形態においては、一次側において、共振リアクトル３に流れる還流電流をバイパスする一次側還流ダイオード９ａ，９ｂを設けている。これにより、一次側に流れる還流電流を維持することができ、ＺＶＳ成立性を維持することができる。

上記の説明においては、本実施の形態では、整流回路５の出力に、平滑リアクトル６と平滑コンデンサ７とが接続され、負荷８へ出力電圧Ｖｏｕｔが出力される構成において、負荷電流が整流ダイオード５ａ，５ｂの直列回路と整流ダイオード５ｃ，５ｄの直列回路との並列回路を流れることにより、整流ダイオード５ａ，５ｄに流れる電流が半減する例を示した。しかしながら、それに限定されずに、トランス４の一次巻線４ａに直流電源１の電圧が印加されていない期間（図２の時刻ｔ２からｔ３までに相当）に負荷電流を還流させる二次側還流回路を接続してもよい。具体的には、図９に示す通り、整流回路５の出力に対して、整流回路５と並列になるように、二次側還流ダイオード１１を接続してもよい。すなわち、二次側還流ダイオード１１のカソードを共通カソード端５０ａに接続し、二次側還流ダイオード１１のアノードを共通アノード端５０ｂに接続する。二次側還流ダイオード１１として、例えば、整流回路５における電圧降下（つまり、整流ダイオード５ａ〜５ｄの二直列分の電圧降下）よりも電圧降下の小さいダイオードを用いれば、負荷電流は全て二次側還流ダイオード１１を流れる。そのため、整流ダイオード５ａ及び５ｄ（または５ｂ及び５ｄ）二つ分のダイオードのリカバリ発生を二次側還流ダイオード１１の一つ分のダイオードのリカバリ発生に低減し、サージの発生を抑制することができる。

さらに、図９に示した二次側還流ダイオード１１をリカバリの発生しないダイオード、例えばワイドギャップ半導体であるＳｉＣ（Silicon Carbide）やＧａＮ（Gallium Nitride）、ダイヤモンド系のショットキーバリアダイオード、とすることでリカバリに起因するサージを無くすことができる。

また、トランス４の一次巻線４ａに直流電源１の電圧が印加されていない期間に負荷電流を還流させる二次側還流回路として、整流回路５の出力に正電圧を印加する構成を設けるようにしてもよい。具体的には、図１０に示す通り、整流回路５の出力に対して、整流回路５と並列になるように、二次側還流ダイオード１２と還流リアクトル１３の直列回路を接続する。これにより、還流リアクトル１３と平滑リアクトル６とが磁気的に結合する。この構成では、トランス４に直流電源１の電圧が印加されていない期間に、整流回路５の出力側には、互いに磁気的に結合された平滑リアクトル６と還流リアクトル１３との巻数比に応じた電圧Ｖｃが印加される。なお、電圧Ｖｃは下式（１）に従って算出される。

ここで、上式（１）において、Ｎ１は、平滑リアクトル６の巻数であり、Ｎ２は、還流リアクトル１３の巻数であり、Ｖｏｕｔは出力電圧であり、Ｖｆ１２は二次側還流ダイオード１２の順方向電圧である。また、Ｖｃ＞０となるように、巻数Ｎ１及び巻数Ｎ２を設定すると、整流回路５に逆電圧が印加され、整流ダイオード５ａ〜５ｄがオフとなる。したがって、負荷電流は全て二次側還流ダイオード１２と還流リアクトル１３との直列回路を流れるため、整流ダイオード５ａ及び５ｄ（または５ｂ及び５ｄ）二つ分のダイオードのリカバリ発生を二次側還流ダイオード１２の一つ分のダイオードのリカバリ発生に低減し、サージの発生を抑制することができる。

さらに、図１０に示した二次側還流ダイオード１２をリカバリの発生しないダイオード、例えばワイドギャップ半導体であるＳｉＣ（Silicon Carbide）やＧａＮ（Gallium Nitride）、ダイヤモンド系のショットキーバリアダイオード、とすることでリカバリに起因するサージを無くすことができる。

また、図１１に示す通り、トランス４の一次巻線４ａに直流電源１の電圧が印加されていない期間に、整流回路５の出力に正電圧を印加し、且つ、負荷電流を還流させる二次側還流回路として、還流コンデンサ１５と二次側還流ダイオード１４を直列接続した直列回路を設ける構成としても良い。すなわち、二次側還流ダイオード１４のカソードと還流コンデンサ１５の一端とを接続する。また、還流コンデンサ１５の他端は、整流回路５の正側出力である共通カソード端５０ａに接続する。さらに、二次側還流ダイオード１４のアノードは整流回路５の負側出力である共通アノード端５０ｂに接続する。さらに、平滑リアクトル６をバイパスするダイオード１６を備える。ダイオード１６のアノード端子を二次側還流ダイオード１４のカソードと還流コンデンサ１５との接続点５２ａに接続し、ダイオード１６のカソード端子を平滑リアクトル６と負荷８との接続点５２ｂに接続する。

図１２に、図１１の構成においてトランス４の一次巻線４ａに直流電源１の電圧Ｖｉｎが印加されている期間（図２のｔ０以前に相当）の電流経路を示す。図１２は、例として、半導体スイッチング素子２ａ，２ｄがオンしている場合の電流経路を示している。一次側では、直流電源１，半導体スイッチング素子２ａ，共振リアクトル３，トランス４の一次巻線４ａ，半導体スイッチング素子２ｄ，逆電流阻止ダイオード１０ｂ，直流電源１の経路で電流が流れる。また、二次側では、トランス４の二次巻線４ｂ，整流ダイオード５ａ，還流コンデンサ１５，ダイオード１６，負荷８，整流ダイオード５ｄ，トランス４の二次巻線４ｂの経路で電流が流れ、負荷８に直流電源１からの電流が供給される。また、還流コンデンサ１５およびダイオード１６に対して並列接続の関係にある平滑リアクトル６にも電流が流れる。

図１３に、図１１の構成においてトランス４の一次巻線４ａに直流電源１の電圧Ｖｉｎが印加されていない期間の電流経路を示す。二次側は、還流コンデンサ１５が充電されているため、還流コンデンサ１５，平滑リアクトル６，負荷８，二次側還流ダイオード１４，還流コンデンサ１５の経路で電流が流れて、整流回路５の出力には正電圧が印加される。そのため、整流ダイオード５ａ〜５ｄがオフとなる。したがって、負荷電流は全て二次側還流ダイオード１４と還流コンデンサ１５との直列回路を流れるため、整流ダイオード５ａ及び５ｄ（または５ｂ及び５ｄ）二つ分のダイオードのリカバリ発生を二次側還流ダイオード１２の一つ分のダイオードのリカバリ発生に低減し、サージの発生を抑制することができる。

さらに、図１１に示した二次側還流ダイオード１４をリカバリの発生しないダイオード、例えばワイドギャップ半導体であるＳｉＣ（Silicon Carbide）やＧａＮ（Gallium Nitride）、ダイヤモンド系のショットキーバリアダイオード、とすることでリカバリに起因するサージを無くすことができる。

また、図１及び図３〜図１３に示した構成では、一次側回路として、フルブリッジ構成の単相インバータ２を例に説明したが、ハーフブリッジ構成としてもよい。また、二次側の整流回路として、フルブリッジ構成の整流回路５を例に説明したが、センタータップ型の整流回路を用いてもよい。

１直流電源、２単相インバータ、２ａ，２ｂ，２ｃ，２ｄ半導体スイッチング素子、３共振リアクトル、４トランス、４ａ一次巻線、４ｂ二次巻線、５整流回路、５ａ〜５ｄ整流ダイオード、６平滑リアクトル、７平滑コンデンサ、８負荷、９ａ，９ｂ一次側還流ダイオード、１０ａ，１０ｂ逆電流阻止ダイオード、１１，１２，１４二次側還流ダイオード、１３還流リアクトル、１５還流コンデンサ、１６ダイオード、２０ａ，２０ｂ，２０ｃ，２０ｄ共振コンデンサ、３０制御回路、３１ゲート信号。

Claims

直流電源の直流電力をＤＣ／ＤＣ変換して負荷に出力するＤＣ／ＤＣコンバータであって、
ブリッジ回路を構成する複数の半導体スイッチング素子を有し、前記直流電源の直流電力を交流電力に変換するインバータと、
前記インバータの前記ブリッジ回路を構成する前記複数の半導体スイッチング素子に対して設けられた共振コンデンサと、
前記インバータの出力に共振リアクトルを介して一次側が接続されたトランスと、
複数の半導体スイッチング素子を有し、前記トランスの二次側に接続され、前記トランスの二次側に誘起される電圧を整流する整流回路と、
前記整流回路に接続され、前記整流回路の出力電流を平滑する平滑リアクトルと、
ダイオードから構成され、前記トランスの一次巻線の一端と前記共振リアクトルとの接続点と、前記直流電源の各端子との間に設けられ、前記共振リアクトルによる一次側還流電流をバイパスさせるバイパス半導体スイッチング素子と、
ダイオードから構成され、前記インバータの前記ブリッジ回路を構成する前記複数の半導体スイッチング素子のうちの前記トランスの前記一次巻線の他端に接続された半導体スイッチング素子に直列接続され、直列接続された当該半導体スイッチング素子に対して負荷電流と逆向きの方向に流れる電流を阻止する逆電流阻止半導体スイッチング素子と
を備え、
前記共振コンデンサは、
前記半導体スイッチング素子に前記逆電流阻止半導体スイッチング素子が接続されていない場合は、前記半導体スイッチング素子に並列に接続され、
前記半導体スイッチング素子に前記逆電流阻止半導体スイッチング素子が直列接続されている場合は、前記半導体スイッチング素子と前記逆電流阻止半導体スイッチング素子との直列回路に、並列に接続される、
ＤＣ／ＤＣコンバータ。
前記バイパス半導体スイッチング素子は、
第一の端子が前記トランスの前記一次巻線の前記一端と前記共振リアクトルとの前記接続点に接続され、第二の端子が前記直流電源の第一の端子に接続された第一の半導体スイッチング素子と、
第一の端子が前記直流電源の第二の端子に接続され、第二の端子が前記トランスの前記一次巻線の前記一端と前記共振リアクトルとの前記接続点に接続された第二の半導体スイッチング素子と
を有する請求項１に記載のＤＣ／ＤＣコンバータ。
前記整流回路の出力側に設けられ、前記トランスの一次側に前記直流電源の電圧が印加されていない期間に前記負荷電流を還流させる二次側還流回路
をさらに備えた
請求項１または２に記載のＤＣ／ＤＣコンバータ。
前記二次側還流回路は、
前記負荷電流を還流させる還流用半導体スイッチング素子を有する
請求項３に記載のＤＣ／ＤＣコンバータ。
前記還流用半導体スイッチング素子は、前記整流回路の電圧降下よりも小さい電圧降下を持つ
請求項４に記載のＤＣ／ＤＣコンバータ。
前記二次側還流回路は、前記トランスの一次側に前記直流電源の電圧が印加されていない期間に、前記整流回路の出力に正電圧を印加する
請求項３に記載のＤＣ／ＤＣコンバータ。
前記二次側還流回路は、
還流用半導体スイッチング素子と還流リアクトルとを直列接続した直列回路を有し、
前記還流リアクトルは、前記平滑リアクトルと磁気的に結合する
請求項６に記載のＤＣ／ＤＣコンバータ。
前記二次側還流回路は、
還流コンデンサと還流用半導体スイッチング素子とを直列接続した直列回路と、
第一の端子を前記直列回路の前記還流コンデンサと前記還流用半導体スイッチング素子との接続点に接続し、第二の端子を前記平滑リアクトルと前記負荷との接続点に接続して、前記平滑リアクトルをバイパスする半導体スイッチング素子と
を有し、
前記直列回路の前記還流コンデンサ側の端子は前記整流回路の正側出力に接続され、前記直列回路の前記還流用半導体スイッチング素子側の端子は前記整流回路の負側出力に接続される
請求項６に記載のＤＣ／ＤＣコンバータ。
前記還流用半導体スイッチング素子は、
前記整流回路の前記複数の半導体スイッチング素子よりもリカバリが小さい
請求項４，５，７，８のいずれか１項に記載のＤＣ／ＤＣコンバータ。
前記還流用半導体スイッチング素子は、ワイドバンドギャップ半導体によって形成されたトランジスタもしくはダイオードから構成される
請求項９に記載のＤＣ／ＤＣコンバータ。
前記還流用半導体スイッチング素子は、ＳｉＣ（Silicon Carbide）のトランジスタもしくはダイオードである
請求項１０に記載のＤＣ／ＤＣコンバータ。
前記還流用半導体スイッチング素子は、ＧａＮ（Gallium Nitride）のトランジスタもしくはダイオードである
請求項１０に記載のＤＣ／ＤＣコンバータ。
前記還流用半導体スイッチング素子は、ダイヤモンド系のトランジスタもしくはダイオードである
請求項１０に記載のＤＣ／ＤＣコンバータ。